RU2014741C1

RU2014741C1 - Цифровой частотный детектор

Info

Publication number: RU2014741C1
Authority: RU
Inventors: А.А. Матвеев
Original assignee: Матвеев Александр Александрович
Priority date: 1991-05-12
Filing date: 1991-05-12
Publication date: 1994-06-15

Abstract

Сущность изобретения: цифровой частотный детектор содержит 1 блок задержки (1), 1 сумматор (2), 2 квадратора (3,4), 2 фильтра нижних частот (5,6), 2 делителя (7,10), 2 вычитателя (8,9), 1-2-3-5-7-8b, 1-9-4-6-10-8, 5-10, 6-7. 1 ил.

Description

Изобретение относится к радиотехнике и может использоваться в телевизионной технике для демодуляции частотно-модулированных (ЧМ) сигналов, а также в качестве частотного детектора в цифровых устройствах отработки ЧМ-сигналов, в частности ЧМ-сигналов цветности СЕКАМ или в цифровых видеомагнитронах.

Цель изобретения - повышение линейности и устранение неоднозначности демодуляционной характеристики.

На чертеже изображена структурная электронная схема предложенного цифрового частотного детектора.

Детектор содержит блок 1 задержки, сумматор 2, первый, второй квадраторы 3, 4, первый, второй фильтры 5, 6 нижней частоты, первый делитель 7, первый вычитатель 80 второй вычитатель 9, второй делитель 10.

Цифровой детектор работает следующим образом.

Входной ЧМ-сигнал, который может быть представлен выражением
U_вх.чм =R cos ω t, (1) где R - амплитуда входного ЧМ-сигнала, ω =2ПF - круговая частота входного ЧМ-сигнала; F=F_o+ Δ F - мгновенная частота входного ЧМ-сигнала; F_o - несущая частота входного ЧМ-сигнала; Δ F - девиация частоты входного ЧМ-сигнала; t=n τ - текущее время, τ=1/F_т - период дискретизации; F_т - тактовая частота дискретизации; n=0,1, 2,3,...n, n+1...,oo - номер такта, поступает с входа цифрового частотного детектора на объединенные первые входы сумматора 2 и второго вычитателя 9, а также на вход блока 1 задержки. Сигнал на выходе блока 1 задержки может быть представлен выражением
U_зад=R cos ω (t - τ), (2)
В сумматоре 2 и вычитателе 9 происходит соответственно суммирование и вычитание сигналов (1) и (2) в соответствии с выражениями
U_{вых.сум}=U_вх.им+U_зад= 2Rcos

cos(ωt-

) (3)
U

=U_вх.им-U_зад=- 2Rsin

sin(ωt-

) (4)
Сигналы (3) и (4) поступают соответственно на первый 3 и второй 4 квадраторы, на выходах которых сигналы могут быть представлены выражениями U_{вых.кв.1}= R²[1+cosωt+cos(2ωt-ωτ)+cosωτ cos(2ωt-ωτ)] (5) U_{вых.кв.2}=R²[1-cosωτ-cos(2ωt-ωτ)+cosωτ cos(2ωt-ωτ)] (6)
Сигналы (5) и (6) поступают соответственно на первый 5 и второй 6 фильтры нижних частот, в которых подавляются составляющие двойной (2 ωt) частоты, в результате чего сигналы на их выходах могут быть описаны выражениями
U_{вых.фни1}=R²⁽1+cos ωτ), (7)
U_{вых.фни2}=R²(1-cos ωτ), (8)
Сигналы (7) и (8) поступают одновременно на первый 7 и второй 10 делители, причем в первом 7 делителе сигнал 8 делится на сигнал 7, а во втором 10 делителе наоборот сигнал (7) делится на сигнал (8), в результате чего сигналы на выходах делителей 7 и 10 могут быть представлены выражениями
U

=

(9)
U

=

(10)
Сигналы (9) и (10) поступают соответственно на первый и второй входы первого 8 вычитателя, в котором из сигнала (9) вычитается сигнал (10). Выходной сигнал первого делителя 8 является выходным сигналом цифрового частотного детектора и может быть описан выражением
U_вых.ид =

-

(11)
Анализ выражения (11) показывает, что при F_т=4F_о и F=F_o выходной сигнал цифрового частотного детектора принимает нулевое значение, при F>F_о выходной сигнал цифрового частотного детектора принимает положительные значения, а при F<F_o - отрицательные. Если в качестве несущей частоты F_o входного ЧМ сигнала выбрать частоту 4,286 МГц (резонансную частоту цепи высокочастотных предыскажений системы СЕКАМ), то демодуляционная характеристика предлагаемого цифрового частотного детектора симметрична относительно F_o, и однозначна, а ее нелинейность в области девиации частот сигнала цветности СЕКАМ (+ 0,5 МГц) не превышает 0,4%, что значительно лучше требований стандарта на систему СЕКАМ (25%).

Claims

ЦИФРОВОЙ ЧАСТОТНЫЙ ДЕТЕКТОР, содержащий сумматор, первый вход которого и вход блока задержки являются входом цифрового частотного детектора, выход блока задержки соединен с вторым входом сумматора, выход которого через последовательно соединенные первый квадратор, первый фильтр нижних частот и первый делитель соединен с первым входом первого вычитателя, выход которого является выходом цифрового частотного детектора, второй квадратор, выход которого через второй фильтр нижних частот соединен с вторым входом первого делителя, отличающийся тем, что, с целью повышения линейности и устранения неоднозначности демодуляционной характеристики, введены второй вычитатель и второй делитель, причем первый вход второго вычитателя является входом цифрового частотного детектора, выход блока задержки соединен с вторым входом второго вычитателя, выход которого соединен с входом второго квадратора, выход второго фильтра нижних частот соединен с первым входом второго делителя, второй вход которого соединен с выходом первого фильтра нижних частот, а выход - с вторым входом первого вычитателя.