JPS63160484A - 同期標本化回路 - Google Patents

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】 〔産業上の利用分野〕 本発明はアナログテレビジョン信号をディジタル信号に
変換する装置における同期標本化回路に関するものであ
る。

〔従来の技術〕

従来、アナログテレビジョン信号をアナログ−ディジタ
ル変換器（以下、Ａ／Ｄ変換器と呼称する）によりディ
ジタル信号に変換する装置は、サンプリング周波数と水
平同期信号の周波数が非同期の場合、同期分離回路にエ
リ分離されたアナログの水平同期信号とそのアナログの
水平同期信号を上記サンプリング周波数でサンプリング
したディジタルの水平同期信号との位相を同期させるた
めに電圧制御水晶発振器などを用いて同期標本化を行な
ってい丸。

〔発明が解決しＬうとする問題点〕

上述した従来のアナログテレビジョン信号をＡ／Ｄ変換
器にエリディジタル信号に変換する装置では、サンプリ
ング周波数と水平同期信号の周波数が非同期の場合、同
期分離回路により分離されたアナログの水平同期信号と
そのアナログの水平同期信号をサンプリング周波数でサ
ンプリングしたディジタルの水平同期信号を位相同期さ
せてサンプリング周波数を発生させるために電圧制御水
晶発振器が必要であり、サンプリング周波数もテレビジ
ョン信号に依存するという問題点があった。

〔問題点を解決するための手段〕

本発明の同期標本化回路は、アナログテレビジョン信号
をディジタル信号に変換するＡ／Ｄ変換器と、このＡ　
／　Ｄ変換器エリ出力されるディジタル信号を再標本化
するりサンプラ１ｇ１ｗｒと、上記アナログテレビジョ
ン信号を入力とする同期分離回路により分離されたアナ
ログの水平同期信号とそのアナログの水平同期信号をサ
ンプリングしたディジタ、ルの水平同期信号との時間的
ずれを検出するずれ検出回路とを備えてなる工うにした
ものである。

〔作用〕

本発明においては、従来のアナログテレビジョン信号を
Ａ／ＤＲ換器にエフディジタル信号に変換する装置にお
いて、アナログの水平同期信号とディジタルの水平同期
信号の時間的ずれを検出し、その時間的ずれに応じてサ
ンプル値の重みづけを行い、補間する。

〔実施例〕

以下、図面に基づき本発明の実施例を詳細に説明する。

ｉ１図は本発明の一実施例を示すブロック図である。

図において、１はアナログテレビジョン信号が印加され
る入力端子、２はこの入力端子１エクのアナログテレビ
ジョン信号をディジタル信号に変換するＡ／Ｄ変換器、
３はこのＡ／Ｄ変換器２工り出力されるディジタル信号
を再標本化するりサンプラ回ｗ５％４は上記アナログテ
レビジョン信号Ｌ９アナログの水平同期信号ｒＨムを分
離する同期分離回路、５はこの同期分離側ｗ！１４にエ
フ分離されたアナログの水平同期信号ｆＨＡをクロック
発生回路ＩＬす出力されるサンプリングクロックｆ８テ
サンプリングするレジスタ、６は上記同期分離４にエフ
分離されたアナログの水平同期信号ｆＨＡとこのアナロ
グの水平同期信号ｆＨＡをレジスタ５でサンプリングし
たディジタルの水平同期信号ｆＨＤとの時間的ずれを検
出するずれ検出Ｉ！２１路である。

８はディジタル信号が得られる出力端子である。

そして、クロック発生回路７エジ出力されるサンプリン
グクロックｆ　ｓ　ｕＡ／　Ｄ変換器２に供給されると
共にレジスタ５とずれ検出回路６お工びリサンプラ回路
３にそれぞれ供給され、ま九、このリサンプラ回路３に
はずれ検出回路６の出力が供給される工うに構成されて
いる。

つぎにこの第１図に示す実施例の動作を説明する。

まず、入力端子１からのアナログテレビジョン信号をＡ
／Ｄ変換器２にエリディジタル信号に変換する。また、
入力端子１からのアナログテレビジョン信号は同期分１
ｌｌｉＩＰ！回路４にＬｖアナログの水平同期信号軸ム
が分離される。そして、この分離されたアナログの水平
同期信号ｆＨＡはレジスタ５にエリクロック発生回路Ｔ
１り出力されるサンプリングクロックｆＢでサンプリン
グされる。

つぎに、同期分離回路４の出力であるアナログの水平同
期信号ｆＨムとレジスタ５の出力であるディジタルの水
平同期信号ｆＨＤの時間的ずれをずれ検出口ｗ＋６で検
出する。そして、リサンプラ回路３では、このずれ検出
回路６にエフ検出された時間的ずれをもとに、Ａ／Ｄ変
換器２で変換されたディジタル信号を重みづけ演算する
。

第２図はｔａ１図の動作説明に供するアナＰグの水平同
期信号ｆ、ムとディジタルの水平同期信号ｆＨＤの時間
的ずれを説明する念めの波形図で、（ａ）は入力水平同
期信号を示したものであり、伽）は同期分離回路４の出
力であるアナログの水平同期信号ｆＨム、（Ｃ）はレジ
スタ５の出力であるデジタルの水平同期信号ｆＨＤｓ　
（ｄ）はりサンプラ回路３の出力を示したものである。

そして、ｔは時間的ずれを示し、Ｓはサンプル点を示す
。

第３図は第１図におけるずれ検出回路６とリサンプラｌ
ＰｊＩＭ３に係る部分を抽出した実施例のブロック図で
ある。

この第３図において、リサンプラ回路３における３−１
はディジタル信号の入力端、３−２．３−３はレジスタ
、３−４．３−５は乗算器、３−６は加算器、３−７は
重み係数発生回路、３−８はりサンプル信号出力端であ
る。また、ずれ検出回路６における６−１はアナログの
水平同期信号ｆＨ＾の入力端、６−２はディジタルの水
平同期信号ｆＨＤの入力端、６−３はサンプリングクロ
ックｆ５の入力端、６−４は位相比較器、６−５はカウ
ンタである。そして、ＣＫｆｌクロックを示し、ＣＬＲ
はクリアを示す。

まず、ずれ検出Ｉ！？Ｊ略６においては、入力端６−１
から入力されたアナログの水平同期信号ｆＨＡと入力端
６−２から入力されたディジタルの水平同期信号ｆＨＤ
の位相を位相比較器６−４により比較し、位相が一致し
たとき力９ンタ６−５をクリアする。

そして、このアナログの水平同期信号ｆ、ムとディジタ
ルの水平同期信号ｆＨＤの位相が一致するまでのディジ
タルの水平同期信号ｆＨＤの数をカウンタ６−５で計数
する。

つぎに、リサンプラ回路３においては、カウンタ６−５
の計数値をもとに重み係数発生回路３−７より重み係数
にお工び１−Ｋ（０≦に５１）を発生させる。

そして、入力端３−１から入力されたディジタル信号は
レジスタ３−２．３−３と乗算器３−４゜３−５および
加算器３−６によりＫｘ、　＋　（１−Ｋ）ｘｌの喰み
づけ演算を行い、出力端３−８に出力される。ただし、
Ｘ！はレジスタ３−２の出力であり、ｘＩハレジスタ３
−３の出力である。

つぎにその具体例を第４図を参照して説明する。

第３図の動作説明に供する具体例を示す説明図である＠
４図の（ａ）　、　（ｂ）において、Ｘｒ　ｐ　Ｘ！　
１ｌＥ３図におけるレジスタ３−３．３−２の各出力を
示し、Ｓはサンプル点、＋ｒはリサンプラ回路３の出力
を示す。

第４図（ａ）　、　（ｂ）においては、例えば、６ライ
ンおきにサンプル点Ｓがサンプリングクロックｆ、のＩ
クロック分ずれる場合には、リサンプラ回路３の出力金
は各ラインごとにそれぞれ重みづけられて出力される。

このラインとりサンプラＬｌ）Ｊ路の出力の関係を下記
表に示す。

〔発明の効果〕

以上説明した工うに、本発明によれば、従来のアナログ
テレビジョン信号をＡ／Ｄ変換器に１リデイジタル信号
に変換する装置において、アナログの水平同期信号とデ
ィジタルの水平同期信号の時間的ずれを検出し、その時
間的ずれに応じてサンプル値の重みづけを行い、補間す
ることに１９ｔアナログの水平同期信号とディジタルの
水平同期信号の位相を合わせることができるので、実用
上の効果は極めて大である。

【図面の簡単な説明】

第１図は不発明の一実施例を示すブロック図、ｔａｚ図
は第１図の動作説明に供するアナログの水平同期信号と
ディジタルの水平同期信号の時間的ずれを説明するため
の波形図、第３図は第１図におけるずれ検出回路とりサ
ンプラ回路に係る部分を抽出して示した゛火廊例のブロ
ック図、第４図はＨ２Ｓ図の動作説明に供する具体例を
示す説明図である。 ２・・・・アナログ−ディジタル変換器、３・・・・リ
サンブラ回路、４・・・・同期分離回路、５・・・−レ
ジスタ、６・・・・ずれ検出回路、７・・・・クロック
発生（９）略。

Claims (1)

【特許請求の範囲】
1. アナログテレビジョン信号をディジタル信号に変換する
   アナログ−ディジタル変換器と、このアナログ−ディジ
   タル変換器より出力されるディジタル信号を再標本化す
   るリサンプラ回路と、前記アナログテレビジョン信号を
   入力とする同期分離回路により分離されたアナログの水
   平同期信号と該アナログの水平同期信号をサンプリング
   したディジタルの水平同期信号との時間的ずれを検出す
   るずれ検出回路とを備えてなることを特徴とする同期標
   本化回路。