KR100261141B1 - 데이터 송수신시스템의 타이밍 복원장치 - Google Patents

데이터 송수신시스템의 타이밍 복원장치 Download PDF

Info

Publication number
KR100261141B1
KR100261141B1 KR1019960015472A KR19960015472A KR100261141B1 KR 100261141 B1 KR100261141 B1 KR 100261141B1 KR 1019960015472 A KR1019960015472 A KR 1019960015472A KR 19960015472 A KR19960015472 A KR 19960015472A KR 100261141 B1 KR100261141 B1 KR 100261141B1
Authority
KR
South Korea
Prior art keywords
signal
analog
output
digital converter
phase
Prior art date
Application number
KR1019960015472A
Other languages
English (en)
Other versions
KR970078198A (ko
Inventor
이재필
Original Assignee
서평원
엘지정보통신주식회사
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 서평원, 엘지정보통신주식회사 filed Critical 서평원
Priority to KR1019960015472A priority Critical patent/KR100261141B1/ko
Publication of KR970078198A publication Critical patent/KR970078198A/ko
Application granted granted Critical
Publication of KR100261141B1 publication Critical patent/KR100261141B1/ko

Links

Classifications

    • HELECTRICITY
    • H04ELECTRIC COMMUNICATION TECHNIQUE
    • H04LTRANSMISSION OF DIGITAL INFORMATION, e.g. TELEGRAPHIC COMMUNICATION
    • H04L7/00Arrangements for synchronising receiver with transmitter
    • H04L7/02Speed or phase control by the received code signals, the signals containing no special synchronisation information
    • H04L7/033Speed or phase control by the received code signals, the signals containing no special synchronisation information using the transitions of the received signal to control the phase of the synchronising-signal-generating means, e.g. using a phase-locked loop

Landscapes

  • Engineering & Computer Science (AREA)
  • Computer Networks & Wireless Communication (AREA)
  • Signal Processing (AREA)
  • Synchronisation In Digital Transmission Systems (AREA)

Abstract

본 발명은 입력되는 아날로그 신호를 그에 상응하는 디지털 신호로 변환하는 아날로그/디지털 변환기와, 상기 아날로그/디지털 변환기에서 출력된 신호를 전치 필터링 하여 심볼 주파수 신호를 추출하기 위한 성분만을 출력하는 전치 필터와, 상기 전치 필터에서 출력된 신호 중 일부를 선택하여 위상을 비교한 후 그에 따른 위상차 신호를 발생하는 위상 비교부, 및 상기 위상 비교부에서 출력된 위상차 신호를 안정화시켜 아날로그/디지털 변환기의 샘플링 클록 조절 신호로 출력하는 평균기를 구비하고, 상기 전치필터를 디지털 회로로 구현함으로써, 심볼 타이밍 복원에 필요한 신호만을 추출하므로 기존의 고속 푸리에 변환을 사용하지 않고도 용이하게 위상차 데이터를 얻을 수 있을 뿐만 아니라 기존에 고속 푸리에 변환을 거친후의 신호에서 위상차를 구하기 위해 위상각을 구해야 하는 복잡한 계산 과정을 제거할 수 있어 고속 데이터 수신시 실시간 처리가 가능한 데이터 송수신시스템의 타이밍 복원장치를 제공한다.

Description

데이터 송수신시스템의 타이밍 복원장치
본 발명은 데이터 송수신시스템(Modem)의 타이밍 복원에 관한 것으로, 특히 타이밍 복원시 계산량을 저감시켜 고속 데이터 수신에 적합하도록 한 데이터 송수신시스템의 타이밍 복원장치에 관한 것이다.
일반적으로, 수신 신호를 원래의 신호로 복원하기 위해서는 심볼을 전송하는데 사용한 클록과 동일한 주파수와 동일한 펄스를 갖는 클록으로 수신신호를 샘플링 해야 하는 데, 이를 타이밍 복원(Recovery)이라 한다.
근래에는 타이밍 복원을 대부분 디지털로 처리하는 데, 그 방법중의 하나가 고속 푸리에 변환(Fast Fourier Transform;이하 ‘FFT’라 칭함)을 이용하는 방식이다.
이는 샘플링 된 데이터를 FFT하여 송신 심볼 주파수를 구하고, 이의 평균을 취하여 정확한 주파수 성분을 구한다.
그리고 이 신호의 위상 성분을 구하여 송신 신호의 주파수와 위상에 맞게 수신 장치의 아날로그/디지털 컨버터의 클록을 조절하여 타이밍을 복원하는 방법이다.
상기와 같은 고속 푸리에 변환을 이용한 종래의 타이밍 복원장치가 제1도에 도시되었다.
이에 도시된 바와 같이 입력되는 아날로그 신호를 디지털 신호로 변환하는 아날로그/디지털 변환기(1)와, 상기 아날로그/디지털 변환기(1)에서 출력된 디지털 신호를 고속 푸리에 변환하여 심볼 주파수 성분을 추출하는 고속 푸리에 변환부(2)와, 상기 고속 푸리에 변환부(2)에서 출력된 신호를 일정한 크기의 윈도우 사이즈에 의해 평균하는 이동 평균부(3)와, 상기 이동 평균부(3)에서 출력된 심볼 주파수 성분으로 입력 신호의 위상을 산출하여 후단의 아날로그/디지털 변환기의 샘플링 클록 조절신호로 출력시키는 위상 추출부(4)로 구성 되어 있다.
이와 같이 구성된 종래 타이밍 복원장치의 동작을 설명하면 다음과 같다.
먼저, 아날로그/디지털 변환기(1)는 입력되는 수신신호를 그에 상응하는 디지털 신호로 변환하여 고속 푸리에 변환부(2)에 인가한다.
고속 푸리에 변환부(2)는 입력되는 디지털 신호를 고속 푸리에 변환하여 송신신호의 심볼 주파수 성분을 추출한다.
여기서, 고속 푸리에 변환을 사용하여 심볼 주파수 성분을 추출하기 위해서는 일정한 길이의 세그먼트를 관찰해야 하는 데, 이는 매 심볼마다 고속 푸리에 변환을 하고 일정한 크기의 윈도우 사이즈 내에 이동을 평균한 것과 동일하다.
이렇게 추출되는 심볼 주파수 성분은 이동 평균부(3)에서 일정한 윈도우 사이즈로 평균치를 구하고, 그 평균치에 의거 위상 취출부(4)는 위상을 계산하여 후단의 아날로그/디지털 변환기(1)의 샘플링 클록 조절신호를 출력하게 된다.
그러나, 이러한 종래의 타이밍 복원장치는 매 심볼마다 고속 푸리에 변환을 취하고 이를 이동 평균하여 위상의 각을 구하는 방법으로 타이밍을 복원하므로 그 계산량이 많아 실시간 처리가 불가능한 문제점이 있었다.
따라서, 본 발명의 목적은 위상을 계산하지 않고 샘플 차이만으로 위상을 계산함으로써, 타이밍 복원시 계산량을 저감시켜 고속 데이터 수신에 적합하도록 한 데이터 송수신시스템의 타이밍 복원장치를 제공하는 데 있다.
상기 목적을 달성하기 위한 본 발명의 기술적 수단은, 입력되는 아날로그 신호를 그에 상응하는 디지털 신호로 변환하는 아날로그/디지털 변환기와, 상기 아날로그/디지털 변환기에서 출력된 신호를 전치 필터링 하여 심볼 주파수 신호를 추출하기 위한 성분만을 출력하는 전치 필터와, 상기 전치 필터에서 출력된 신호중 일부를 선택하여 위상을 비교한 후 그에 따른 위상차 신호를 발생하는 위상 비교부, 및 상기 위상 비교부에서 출력된 위상차 신호를 안정화 시켜 아날로그/디지털 변환기의 샘플링 클록 조절 신호로 출력하는 평균기를 구비하는 것을 특징으로 한다.
제1도는 종래 데이터 송수신시스템의 타이밍 복원장치를 나타낸 구성도이고,
제2도는 본 발명에 의한 데이터 송수신시스템의 타이밍 복원장치를 나타낸 블록도이고,
제3도는 본발명의 실시예에 의한 제2도의 상세 회로도이고,
제4도는 제3도에서 진폭이 변화된 사인 파형도이고,
제5도는 본 발명에 의한 전치필터의 동작을 설명하기 위한 신호 파형도이고,
제6도는 본 발명에 의한 데이터 선택 기준을 설명하기 위한 신호 파형도이고,
제7도는 본 발명의 평균기를 나타낸 블록도이다.
* 도면의 주요부분에 대한 부호의 설명
10 : 아날로그/디지털 변환기 30 : 전치 필터
50 : 위상 비교부 70 : 평균기
이하, 첨부한 도면을 참조하여 본 발명을 보다 상세하게 살펴보고자 한다.
제2도는 본 발명에 의한 데이터 송수신시스템의 타이밍 복원장치를 나태낸 블록도 이다.
도시된 바와 같이 입력되는 아날로그 수신 신호를 그에 상응하는 디지털 신호로 변환하는 아날로그/디지털 변환기(10)와, 상기 아날로그/디지털 변환기(10)에서 출력된 신호를 전치 필터링 하여 심볼 주파수 신호를 추출하기 위한 성분만을 출력하는 전치 필터(30)와, 상기 전치 필터(30)에서 출력된 신호 중 선택적으로 위상을 비교하여 위상차 신호를 발생하는 위상 비교부(50)와, 상기 위상 비교부(50)에서 출력된 신호를 안정화하여 아날로그/디지털 변환시의 샘플링 클록 조절신호로 출력하는 평균기(70)로 구성되어 있다.
이와 같이 구성된 본 발명에 의한 타이밍 복원장치의 작용 및 효과를 제3도 내지 제7도를 참조하여 설명하면 다음과 같다.
먼저, 아날로그/디지털 변환기(10)는 입력되는 아날로그 수신신호를 그에 상응하는 디지털 신호로 변환하여 전치 필터(30)에 인가하게 되고, 전치 필터(30)는 이를 필터링하여 타이밍 복원에 필요한 신호만을 추출한다.
즉, 전치 필터(30)는 제3도에 도시한 바와 같이 몇 개의 지연소자(D;플립플롭)와 계수(a1, a2, b0, b1)로 구현되며, 입력신호에는 타이밍 복원에 필요한 신호와 그렇지 않은 신호가 혼합되어 있으므로 타이밍 복원에 필요상 4개의 신호만을 추출하여 출력하게 되는 것이다.
상기한 전치 필터(30)는 IIR(Infinite Impulse Response)필터로 구성되어 입력 신호에 타이밍 복원에 필요한 신호(1/2T Frequency)와 그렇지 않은 신호가 혼합되어 입력되므로 1/2T 주파수 근처의 신호만 필터링 하는 밴드패스 필터이다.
이렇게 추출된 신호는 제4도와 같이 주기가 심볼의 주기와 같고 진폭이 변하게 되는 사인파 형태가 되는데, 이때 주기는 심볼 주기와 동일하나 진폭이 다르기 때문에 위상 비교부(50)에서는 4개의 추출 데이터 중에서 선택적으로 2개(A 와 C)를 추렴하여 그 위상차를 구한다.
샘플링을 심볼당 4개씩 하면 제4도에서와 같은 A, B, C, D 4개의 샘플이 구해지는 데 타이밍 복원이 완벽하게 되면 B가 심볼에 해당하는 위치이고, A, C의 크기가 동일하게 되며 타이밍 복원이 제대로 되지 못하면 제6도와 같다.
제6(a)도는 A′〈 C′로 샘플링 위상이 다소 앞선 경우를 나타냈고, 제6(b)도는 A′〉 C′로 샘플링 위상이 다소 늦은 경우를 나타냈다.
이렇게 구해진 위상차 신호는 제7도에 도시된 평균기(70)를 거쳐 안정화 시킨 후 후단의 아날로그/디지털 변환기의 샘플링 클록 조절신호로 출력되어 진다.
따라서, 본 발명에서는 전치 필터를 디지털 회로로 구현하여 심볼 타이밍 복원에 필요한 신호만을 추출하므로 기존의 고속 푸리에 변환을 사용하지 않고도 용이하게 위상차 데이터를 얻을 수 있을 뿐만 아니라 기존에 고속 푸리에 변환을 거친 후의 신호에서 위상차를 구하기 위해 위상각을 구해야 하는 복잡한 계산 과정을 제거 할 수 있어 고속 데이터 수신시 실시간 처리가 가능한 효과가 있다.

Claims (1)

  1. 입력되는 아날로그 신호를 그에 상응하는 디지털 신호로 변환하는 아날로그/디지털 변환기 ; 상기 아날로그/디지털 변환기에서 출력된 신호를 전치 필터링하여 심볼 주파수 신호를 추출하기 위한 성분만을 출력하는 전치 필터 ; 상기 전치 필터에서 출력된 신호 중 일부를 선택하여 위상을 비교한 후 그에 따른 위상차 신호를 발생하는 위상 비교부 ; 및 상기 위상 비교부에서 출력된 위상차 신호를 안정화시켜 아날로그/디지털 변환기의 샘플링 클록 조절 신호로 출력하는 평균기를 포함한 데이터 송수신시스템의 타이밍 복원장치.
KR1019960015472A 1996-05-10 1996-05-10 데이터 송수신시스템의 타이밍 복원장치 KR100261141B1 (ko)

Priority Applications (1)

Application Number Priority Date Filing Date Title
KR1019960015472A KR100261141B1 (ko) 1996-05-10 1996-05-10 데이터 송수신시스템의 타이밍 복원장치

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1019960015472A KR100261141B1 (ko) 1996-05-10 1996-05-10 데이터 송수신시스템의 타이밍 복원장치

Publications (2)

Publication Number Publication Date
KR970078198A KR970078198A (ko) 1997-12-12
KR100261141B1 true KR100261141B1 (ko) 2000-07-01

Family

ID=19458334

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1019960015472A KR100261141B1 (ko) 1996-05-10 1996-05-10 데이터 송수신시스템의 타이밍 복원장치

Country Status (1)

Country Link
KR (1) KR100261141B1 (ko)

Families Citing this family (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100548234B1 (ko) * 1998-12-15 2006-05-12 엘지전자 주식회사 디지탈 심볼 타이밍 복원 장치

Also Published As

Publication number Publication date
KR970078198A (ko) 1997-12-12

Similar Documents

Publication Publication Date Title
EP0793363A3 (en) Timing recovery system for a digital signal processor
CN102405614B (zh) 时钟恢复设备
KR100612594B1 (ko) 잔류 측파대역 수신기에 대하여 위상 검출 및 타이밍 복구를 수행하기 위한 방법 및 장치
KR101355580B1 (ko) 나이캠 오디오 신호 리샘플러
US6381291B1 (en) Phase detector and method
DE69419167D1 (de) Digitale vorrichtung zur änderung der grösse eines bildes und verwendungsmethode desgleichen
KR100261141B1 (ko) 데이터 송수신시스템의 타이밍 복원장치
JP2001094531A (ja) Ofdm信号におけるシンボル境界を表す同期パルスを生成する方法およびofdm信号の受信方法
KR20040066610A (ko) 디지털 티브이 수신기 및 심볼 클럭 복구 장치
KR0156196B1 (ko) 디지탈 타이밍 복원장치
WO2002100035A3 (de) Verfahren zum digitalen verarbeiten eines analogen datenstroms und schaltungsanordnung
KR20010074497A (ko) 심볼 부호 지시 위상 검출기
KR100343689B1 (ko) 심볼 동기화 장치
KR960000542B1 (ko) 디지탈 무선 통신 시스템에서 동기 신호를 이용한 프레임 타이밍신호 추출방법 및 시스템
KR100247349B1 (ko) 심볼타이밍복구장치
KR100289404B1 (ko) 국소대칭강제파형부를 이용한 패턴지터를 줄이는 장치 및 방법
KR100548234B1 (ko) 디지탈 심볼 타이밍 복원 장치
JP2003516038A (ja) 受信機を直交振幅変調信号に同期させるための方法および構成
CN111900954A (zh) 一种随机相位噪声数字化抽取滤波方法及装置
KR100209647B1 (ko) 디지탈 데이타의 타이밍 복원시스템
KR0141283B1 (ko) 실시간 처리를 위한 qam 심볼 타이밍 동기방법과 그 제어방법
KR100279525B1 (ko) 측대역 전치 필터쌍을 이용한 cap 방식을 위한 심볼 타이밍복원 장치
KR100603606B1 (ko) 최소 대역폭 시스템의 클럭 복구 장치 및 그 방법
KR100966550B1 (ko) 디지털 티브이 수신기 및 심볼 클럭 복구 장치
JP2576237B2 (ja) 波形歪除去装置

Legal Events

Date Code Title Description
A201 Request for examination
E902 Notification of reason for refusal
E902 Notification of reason for refusal
E701 Decision to grant or registration of patent right
GRNT Written decision to grant
FPAY Annual fee payment

Payment date: 20030219

Year of fee payment: 4

LAPS Lapse due to unpaid annual fee