KR100209647B1 - 디지탈 데이타의 타이밍 복원시스템 - Google Patents
디지탈 데이타의 타이밍 복원시스템 Download PDFInfo
- Publication number
- KR100209647B1 KR100209647B1 KR1019960000670A KR19960000670A KR100209647B1 KR 100209647 B1 KR100209647 B1 KR 100209647B1 KR 1019960000670 A KR1019960000670 A KR 1019960000670A KR 19960000670 A KR19960000670 A KR 19960000670A KR 100209647 B1 KR100209647 B1 KR 100209647B1
- Authority
- KR
- South Korea
- Prior art keywords
- timing
- error
- offset
- digital data
- converter
- Prior art date
Links
Classifications
-
- H—ELECTRICITY
- H04—ELECTRIC COMMUNICATION TECHNIQUE
- H04L—TRANSMISSION OF DIGITAL INFORMATION, e.g. TELEGRAPHIC COMMUNICATION
- H04L7/00—Arrangements for synchronising receiver with transmitter
- H04L7/02—Speed or phase control by the received code signals, the signals containing no special synchronisation information
- H04L7/033—Speed or phase control by the received code signals, the signals containing no special synchronisation information using the transitions of the received signal to control the phase of the synchronising-signal-generating means, e.g. using a phase-locked loop
Landscapes
- Engineering & Computer Science (AREA)
- Computer Networks & Wireless Communication (AREA)
- Signal Processing (AREA)
- Synchronisation In Digital Transmission Systems (AREA)
Abstract
본 발명은 디지탈 데이타 수신 시스템에 관한 것으로서, 특히 기저대역(Baseband)에서 동작되도록 하여 타이밍 동기를 빠르게 복원하는 디지탈 데이타의 타이밍 복원시스템에 관한 것이다.
상기와 같은 목적을 달성하기 위한 본 발명에 따른 디지탈 데이타의 타이밍 복원시스템은 기저대역신호를 입력클럭에 따라서 샘플링하는 A/D 컨버터와, 상기 A/D 컨버터의 샘플링 출력중 타이밍 동기 에러를 추출하는 타이밍 동기 에러추출부와, 상기 타이밍 동기 에러의 오프셋을 보상하는 오프셋 보상부와, 오프셋 보상된 타이밍 에러 신호를 필터링하고 그 출력전압으로 발진 주파수를 발생시켜 A/D 컨버터의 샘플링 클럭을 구동하는 에러 보상부로 이루어짐을 특징으로 한다.
따라서, 본 발명에 따른 디지탈 데이타의 타이밍 복원시스템은 통과대역을 기저대역으로 변환시켜 시스템을 간략화하므로 제작비용을 줄일 수 있으며, 제4도에 나타낸 특성비교 그래프와 같이 오프셋을 보상하면 데이타 패턴에 따른 수렴지점의 변화가 현저하게 감소함은 물론 정상상태 지터량이 저하되므로 복원성능이 향상되는 효과가 있다.
Description
제1도는 일반적인 디지탈 데이타의 타이밍 복원시스템의 구성 블록도.
제2도는 종래 기술에 따른 디지탈 데이타의 타이밍 복원시스템의 구성도.
제3도는 본 발명에 따른 디지탈 데이타의 타이밍 복원시스템의 구성도.
제4도는 종래 기술과 본 발명에 따른 특성 비교를 나타낸 그래프.
* 도면의 주요부분에 대한 부호의 설명
1 : A/D 컨버터 20 : 타이밍 동기 에러추출부
30 : 오프셋(offset) 보상부 7 : PLO
본 발명은 디지탈 데이타 수신 시스템에 관한 것으로서, 특히 기저대역(Baseband)에서 동작되도록 하여 타이밍 동기를 빠르게 복원하는 디지탈 데이타의 타이밍 복원시스템에 관한 것이다.
이하, 첨부된 도면을 참조하여 종래 기술에 따른 디지탈 데이타의 타이밍 복원시스템에 대하여 설명하면 다음과 같다.
제1도는 일반적인 디지탈 데이타의 타이밍 복원시스템의 구성 블록도로써, 아날로그 데이타 신호를 디지탈의 데이타 신호로 샘플링하여 출력하거나 에러 보상 신호를 받아 상기 데이타 신호의 샘플링 동기를 보정하는 A/D 컨버터(1)와, 상기 A/D 컨버터(1)에서 샘플링된 데이타 신호를 허수부와 실수부로 분리하는 데이타 분리부(2)와, 상기 데이타 분리부(2)의 허수부와 실수부의 데이타 신호를 받아 중심 주파수 fo-1/2T로 각각 필터링하는 제1대역통과필터(3)와, 상기 허수부와 실수부의 데이타 신호를 받아 중심 주파수 fo+1/2T로 각각 필터링하는 제2대역통과필터(4)와, 상기 제1 및 제2대역통과필터(3,4)에서 출력되는 각각의 신호를 곱하여 최대 신호 에너지를 주는 점과의 시간차이에 해당하는 에러 신호를 만드는 곱셈부(5)와, 상기 곱셈부(5)의 두 출력중 허수부의 데이타 신호를 선택하여 타이밍 에러를 검출하는 검출부(6)와, 상기 검출부(6)의 에러 신호를 루프 필터링한 후 그 출력 전압으로 발진 주파수를 발생하여 상기 A/D 컨버터(1)에 출력하는 PLO(Phase Locked Oscillator)(7)로 이루어진다.
제2도는 상기와 같이 구성된 블록도를 근간으로 재구성한 즉, 종래 기술에 따른 디지탈 데이타의 타이밍 복원시스템의 상세도로써, 아날로그 데이타 신호를 일정 비율로 샘플링하여 디지탈의 데이타 신호로 출력하거나 에러 보상 신호를 받아 상기 데이타 신호의 샘플링 동기중 보정하는 A/D 컨버터(1)와, 상기 A/D 컨버터(1)에서 샘플링된 데이타 신호를 허수부와 실수부로 분리하여 중심 주파수 fo-1/2T으로 각각 필터링하는 제1분리 및 대역통과필터(11)와, 상기 A/D 컨버터(1)에서 샘플링된 데이타 신호를 허수부와 실수부로 분리하여 중심 주파수 fo+1/2T으로 각각 필터링하는 제2분리 및 대역통과필터(12)와, 상기 제1분리 및 대역통과필터(11)와 제2분리 및 대역통과필터(12)에서 출력되는 각각의 신호를 곱하여 최대 신호 에너지를 주는 점과의 시간차이에 해당하는 에러 신호를 만드는 곱셈부(13)와, 상기 곱셈부(13)의 두 출력중 허수부를 선택하여 즉 두 출력을 합하여 타이밍 에러를 발생하고 이 T/M 비율로 발생된 타이밍 에러중 매 T 비율에서 정확한 타이밍 에러를 추출하는 검출부(6)와, 상기 검출부(6)에서 출력되는 타이밍 에러중 T/M 비율로 샘플링된 성분을 원형으로 복원시키는 샘플링 복원부(14)와, 상기 샘플링 복원된 타이밍 에러신호에 대한 전압으로 발진 주파수를 변화시키고 이를 루프 필터링하여 에러 보상 신호를 상기 A/D 컨버터(1)에 출력하는 PLO(7)로 이루어진다.
상기와 같은 종래 기술에 따른 동작은 먼저 A/D 컨버터(1)에서 수신된 통과대역신호 즉, 아날로그 데이타 신호를 T/M 비율로 샘플링하여 디지탈의 데이타 신호로 출력하면 제1분리 및 대역통과필터(11)에서 복소신호로 변화되어 실수부와 허수부로 분리되고 이는 중심 주파수 fo-1/2T으로 각각 필터링되어 출력된다.
또한, 상기 제1분리 및 대역통과필터(11)와 마찬가지로 제2분리 및 대역통과필터(12)에서 복소 변환되어 실수부와 허수부로 분리되고, 이는 중심 주파수 fo+1/2T로 각각 필터링되어 출력된다.
이때, 상기 출력 신호는 대역통과필터에서 입력신호와 마찬가지로 T/M 비율로 오버 샘플링되어 나타난다.
상기 대역통과필터를 통과한 각각의 신호는 서로 각각의 곱셈부(13)에서 곱해져 최대 신호 에너지를 주는 시간과 현재의 샘플링 시간과의 차이에 비례하여 에어 신호를 만들 수 있게 된다.
이어 검출부(6)에서 상기 두 곱셈기 출력을 더한 후 1/M 비율로 추출(Decimation)함으로서 타이밍 에러 신호를 검출하게 된다.
이후, 1/M 비율로 추출된 타이밍 에러는 PLO(7)에서 이 에러 신호에 대한 전압으로 발진 주파수를 변화시키고, 이를 루프 필터링하여 에러 보상 신호를 A/D 컨버터(1)에 출력한다.
그리하여 A/D 컨버터(1)에서는 상기 에러 보상 신호로 보상된 샘플 클럭을 이용하여 수신되는 통과대역신호를 샘플링 하게 되어 수신 신호의 샘플링 동기를 복원한다.
상술한 바와 같은 종래 기술에 따른 디지탈 데이타의 타이밍 복원시스템은 다음과 같은 문제점이 있다.
첫째, 가산기, 곱셈기, 대역통과필터등의 디지탈 회로에 의해서 빠른 반송 주파수로 구현이 어려우며, 둘째, 다수의 곱셈기와 복수개의 대역통과필터를 요구하기 때문에 매우 복잡하고, 셋째, 검출부의 타이밍 에러 수렴지점이 0이 아니므로 오프셋(offset)이 존재하며, 넷째, 상기 오프셋으로 인해 다수의 비대칭성이 발생할 뿐아니라 데이타 패턴에 따른 수렴지점의 변화가 빈번하게 발생하여 추적 성능이 열화된다.
상기와 같은 문제로 인해 고속 무선 통신에 널리 활용되지 못하고 등화기와의 연동해서 사용되는 보조적인 역할만 하였다.
본 발명은 상기와 같은 문제점을 해결하기 위해 안출한 것으로서, 본 발명의 목적은 디지탈 회로의 곱셈기, 덧셈기, 대역통과필터등의 수를 줄여 구현하고 기저대역(Baseband)에서 동작되고, 이로 인해 타이밍 동기를 빠르게 복원함은 물론 오프셋을 보상하는 디지탈 데이타의 타이밍 복원시스템을 제공하는데 있다.
상기와 같은 목적을 달성하기 위한 본 발명에 따른 디지탈 데이타의 타이밍 복원시스템은, 기저대역신호를 입력클럭에 따라서 샘플링하는 A/D 컨버터와, 상기 A/D 컨버터의 샘플링 출력중 타이밍 동기 에러를 추출하는 타이밍 동기 에러추출부와, 상기 타이밍 동기 에러의 오프셋을 보상하는 오프셋 보상부와, 오프셋 보상된 타이밍 에러 신호를 필터링하고 그 출력전압으로 발진 주파수를 발생시켜 A/D 컨버터의 샘플링 클럭을 구동하는 에러 보상부로 이루어짐을 특징으로 한다.
이하, 첨부된 도면을 참조하여 본 발명에 따른 디지탈 데이타의 타이밍 복원시스템에 대하여 설명하면 다음과 같다.
제3도는 제1도에 구성된 블록도를 근간으로 발명한 즉, 본 발명에 따른 디지탈 타이밍 복원시스템의 구성도로써, 아날로그 데이타 신호를 T/2 비율로 샘플링하여 디지탈의 데이타 신호로 출력하거나 에러 보상 신호를 받아 상기 데이타 신호의 샘플링 동기를 보정하는 A/D 컨버터(1)와, 상기 A/D 컨버터(1)에서 샘플링된 T/2 비율의 데이타 신호를 1/2T의 중심 주파수로 필터링하여 자승하고, 그 결과의 허수항을 취한후 수신된 신호의 에너지를 최대로 하여 타이밍 동기 에러를 추출하는 타이밍 동기 에러추출부(20)와, 상기 타이밍 동기 에러추출부(20)에서 추출된 에러 신호에 오프셋을 보상하여 출력하는 오프셋 보상부(30)와, 상기 오프셋 보상부(30)에서 출력되는 신호 중 T/2 비율의 샘플링된 성분을 원형으로 복원시키는 샘플링 복원부(14)와, 상기 샘플링 복원부(14)의 출력신호에 대한 전압으로 발진 주파수를 변화시키고 이를 루프 필터링하여 에러 보상 신호를 상기 A/D 컨버터(1)에 출력하는 PLO(7)로 이루어진다.
상기와 같이 구성된 본 발명에 따른 동작은 먼저 A/D 컨버터(1)에서 수신된 아날로그 데이타 신호 즉, 직교신호인 I, Q채널중 하나의 신호를 T/2 비율로 샘플링하여 디지탈의 데이타 신호로 출력하면 이러한 신호를 타이밍 동기 에러추출부(20)에서 1/2T를 중심 주파수로 하는 필터를 통과시켜 자승하고, 그 결과의 허수항을 취하여 수신된 신호의 에너지를 최대로 하는 타이밍 동기 시스템 기준에 따른 타이밍 동기 에러를 얻는다.
여기서 상기 필터는 입력된 신호중 실제 타이밍 에러에 관계되는 성분만을 남게 함으로써, 심볼 타이밍 루프에 대한 잡음의 영향을 최소화할 뿐 아니라 실제 구현에 있어서 위상 분리부의 DC 부근에서의 불완전한 성능에 의한 성능 열화를 미연에 방지한다.
즉, 상세히 설명하면, 반송파 복원 오류에 의한 영향을 제거한 기저대역신호를 사인과 코사인 함수에 의해 저역통과필터가 각각 전환된 대역통과필터에 통과시킴으로써 다음과 같이 나타난다.
여기서, Ts는 샘플링 주기이며, V=0∼1의 값으로써 더블 사이드 밴드(double side band)의 필터 대역폭을 결정한다.
이를 다시 임펄스 응답으로 표현하면
이다.
이를 대역통과필터로 전환시키기 위한 사인과 코사인 함수는 심볼당 두 샘플을 가정할때 각각 다음과 같다.
따라서, 출력되는 실수부와 허수부는 각각
이다.
그리하여 상기 실수부와 허수부를 곱하면 타이밍 동기 에러를 얻을 수 있다.
이때, 상기 타이밍 동기 에러추출부(20)의 성능은 상기 필터 대역폭을 결정하는 V값에 매우 민감하므로 다음과 같이 나타난다.
잔류주파수 성분을 무시했을 경우:
심벌 속도로 정규화된 3dB 대역폭이 0.08(v=0.98)일때 성능이 매우 우수하고,
잔류 반송파가 존재할 경우:
심벌 속도로 정규화된 3dB 대역폭이 0.2(v=0.95)일때 최적의 성능을 보이며,
정규화 대역폭이 0.2보다 클 경우:
이득이 작아지면서 분산이 커져 성능이 열화되고,
정규화된 대역폭이 0.2보다 작을 경우:
동작이 불안해진다.
이어 상기 타이밍 동기 에러추출부(20)에서 추출된 타이밍 동기 에러는 수렴지점이 0이 아닌 오프셋이 존재하므로 오프셋 보상부(30)에서 과도한 대역폭에 의해서만 영향을 받는 오프셋을 실험치의 값으로 보상한다.
즉, 상세히 설명하면, 대역통과필터의 그룹지연을 무시할 경우, 타이밍 초기 에러추출부(20)의 타이밍 동기 에러는
이다.
상기 타이밍 동기 에러는 수렴지점이 0이 아니기 때문에 오프셋이 존재하고, 이 오프셋은 잡음이나 대역폭을 결정하는 V값에 따라서는 변하지 않고 신호의 과도한 대역폭에 의해서만 영향을 받으므로 롤오프(roll off) 인수=0.2일때 발생하는 정규화된 오프셋(Ts/T) 0.04469와=0.35에서의 오프셋 0.03993를 상쇄시켜 보상한다.
이로 인해 다소 발생되는 비대칭성과 데이타 패턴에 따른 수렴지점의 변화에 따른 추적성능의 열화를 극복할 수 있다.
이렇게 보상된 타이밍 동기 에러는 샘플링 복원부(14)에서 T/2 비율의 샘플링된 성분을 원형으로 복원시키고, PLO(7)에서 이 신호에 대한 전압으로 발진 주파수를 변화시키며, 이를 루프 필터링하여 에러 보상 신호를 상기 A/D 컨버터(1)에 출력한다. 그리하여 A/D 컨버터(1)는 상기 에러 보상 신호에 의해 수신되는 기저대역신호를 샘플링 동기에 맞게 보정한다.
상술한 바와 같은 본 발명에 따른 디지탈 데이타의 타이밍 복원시스템은 통과대역을 기저대역으로 변환시켜 시스템을 간략화하므로 제작비용을 줄일 수 있으며, 제4도에 나타낸 특성비교 그래프와 같이 오프셋을 보상하면 데이타 패턴에 따른 수렴지점의 변화가 현저하게 감소함은 물론 정상상태 지터량이 저하되므로 복원성능이 향상되는 효과가 있다.
Claims (2)
- 기저대역신호를 입력클럭에서 따라서 샘플링하는 A/D 컨버터와, 상기 A/D 컨버터의 샘플링 출력중 타이밍 동기 에러를 추출하는 타이밍 동기 에러추출부와, 상기 타이밍 동기 에러의 오프셋을 보상하는 오프셋 보상부와, 오프셋 보상된 타이밍 에러 신호를 필터링하고 그 출력전압으로 발진 주파수를 발생시켜 A/D 컨버터의 샘플링 클럭을 구동하는 에러 보상부로 이루어짐을 특징으로 하는 디지탈 데이타의 타이밍 복원시스템.
- 제1항에 있어서, 상기 타이밍 동기에서 추출부의 성능은 필터대역폭에 의해 결정됨을 특징으로 하는 디지탈 데이타의 타이밍 복원시스템.
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| KR1019960000670A KR100209647B1 (ko) | 1996-01-15 | 1996-01-15 | 디지탈 데이타의 타이밍 복원시스템 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| KR1019960000670A KR100209647B1 (ko) | 1996-01-15 | 1996-01-15 | 디지탈 데이타의 타이밍 복원시스템 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| KR970060770A KR970060770A (ko) | 1997-08-12 |
| KR100209647B1 true KR100209647B1 (ko) | 1999-07-15 |
Family
ID=19449430
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| KR1019960000670A KR100209647B1 (ko) | 1996-01-15 | 1996-01-15 | 디지탈 데이타의 타이밍 복원시스템 |
Country Status (1)
| Country | Link |
|---|---|
| KR (1) | KR100209647B1 (ko) |
Families Citing this family (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| KR100474995B1 (ko) * | 1997-08-21 | 2005-06-07 | 삼성전자주식회사 | Pr４ 신호처리 채널의 신호 전처리 영역에서의 adc 클럭 타이밍 에러 복구 회로 및 복구 방법 |
| KR100316026B1 (ko) * | 1999-06-30 | 2001-12-20 | 박종섭 | 멀티 레벨 데이터 전송을 위한 심볼 타이밍 에러의 판별 및 복원 장치 |
-
1996
- 1996-01-15 KR KR1019960000670A patent/KR100209647B1/ko not_active IP Right Cessation
Also Published As
| Publication number | Publication date |
|---|---|
| KR970060770A (ko) | 1997-08-12 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| KR0143115B1 (ko) | 심볼 타이밍 복구회로 및 방법 | |
| US20070088515A1 (en) | Carrier phase independent symbol timing recovery methods for vsb receivers | |
| JPH03236652A (ja) | 適応位相検出同期方法 | |
| CN111343125B (zh) | 32apsk调制体制接收机同步方法 | |
| KR20020065745A (ko) | 디지털 ｔｖ 수신기에서의 ｖｓｂ 복조 장치 | |
| EP0669058A1 (en) | Programmable noise bandwidth reduction by means of digital averaging | |
| US5524126A (en) | Symbol timing recovery using fir data interpolators | |
| US4862104A (en) | Phase synchronization system | |
| WO2005055449A1 (en) | Bandpass sampling receiver and the sampling method | |
| KR100393198B1 (ko) | E2pr4ml방식의등화기를이용한타이밍복원장치,그에따른타이밍복원방법및최종데이터판정장치 | |
| CA2272560A1 (en) | Carrier phase synchronization by reverse playback | |
| KR100505669B1 (ko) | 디지털 텔레비전 수신 시스템의 복조 회로 및 복조 방법 | |
| KR100209647B1 (ko) | 디지탈 데이타의 타이밍 복원시스템 | |
| KR20030071043A (ko) | 타이밍 복원 장치 | |
| US20060083339A1 (en) | Parallel sampled multi-stage decimated digital loop filter for clock/data recovery | |
| KR100327905B1 (ko) | 보간 필터를 사용한 타이밍 복원 병렬 처리 방법 및 그 장치 | |
| US5974096A (en) | Digital quadrature detection circuit | |
| US6914945B2 (en) | Clock recovery circuit | |
| KR100438586B1 (ko) | 직교진폭변조 수신기 | |
| KR960000542B1 (ko) | 디지탈 무선 통신 시스템에서 동기 신호를 이용한 프레임 타이밍신호 추출방법 및 시스템 | |
| KR20020066292A (ko) | 통신기기용 타이밍 동기 검출 장치와 방법 및 이를 적용한통신기기 | |
| KR20040046316A (ko) | 디지털 티브이 수신기 | |
| KR100547770B1 (ko) | 디지털 수신기의 심볼동기 록 검출 장치 및 그 방법 | |
| JPH0870332A (ja) | クロック再生装置 | |
| KR100617091B1 (ko) | 심볼 시간 복원을 위한 타이밍 에러 탐지기 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A201 | Request for examination | ||
| E902 | Notification of reason for refusal | ||
| E701 | Decision to grant or registration of patent right | ||
| GRNT | Written decision to grant | ||
| FPAY | Annual fee payment |
Payment date: 20070329 Year of fee payment: 9 |
|
| LAPS | Lapse due to unpaid annual fee |