KR20020066292A - 통신기기용 타이밍 동기 검출 장치와 방법 및 이를 적용한통신기기 - Google Patents
통신기기용 타이밍 동기 검출 장치와 방법 및 이를 적용한통신기기 Download PDFInfo
- Publication number
- KR20020066292A KR20020066292A KR1020010006517A KR20010006517A KR20020066292A KR 20020066292 A KR20020066292 A KR 20020066292A KR 1020010006517 A KR1020010006517 A KR 1020010006517A KR 20010006517 A KR20010006517 A KR 20010006517A KR 20020066292 A KR20020066292 A KR 20020066292A
- Authority
- KR
- South Korea
- Prior art keywords
- power
- input signal
- real
- timing synchronization
- timing
- Prior art date
Links
Classifications
-
- H—ELECTRICITY
- H04—ELECTRIC COMMUNICATION TECHNIQUE
- H04L—TRANSMISSION OF DIGITAL INFORMATION, e.g. TELEGRAPHIC COMMUNICATION
- H04L7/00—Arrangements for synchronising receiver with transmitter
-
- H—ELECTRICITY
- H04—ELECTRIC COMMUNICATION TECHNIQUE
- H04L—TRANSMISSION OF DIGITAL INFORMATION, e.g. TELEGRAPHIC COMMUNICATION
- H04L7/00—Arrangements for synchronising receiver with transmitter
- H04L7/0054—Detection of the synchronisation error by features other than the received signal transition
-
- H—ELECTRICITY
- H04—ELECTRIC COMMUNICATION TECHNIQUE
- H04L—TRANSMISSION OF DIGITAL INFORMATION, e.g. TELEGRAPHIC COMMUNICATION
- H04L7/00—Arrangements for synchronising receiver with transmitter
- H04L7/02—Speed or phase control by the received code signals, the signals containing no special synchronisation information
- H04L7/027—Speed or phase control by the received code signals, the signals containing no special synchronisation information extracting the synchronising or clock signal from the received signal spectrum, e.g. by using a resonant or bandpass circuit
Landscapes
- Engineering & Computer Science (AREA)
- Computer Networks & Wireless Communication (AREA)
- Signal Processing (AREA)
- Synchronisation In Digital Transmission Systems (AREA)
Abstract
통신기기용 타이밍 동기 검출 장치와 방법 및 이를 적용한 통신기기가 개시된다. 이 통신기기용 타이밍 동기 검출 장치는 입력신호의 파워로부터 입력신호에 대해 반 심볼구간 앞의 샘플과 반 심볼구간 뒤의 샘플의 차의 파워를 감산한 값을 타이밍 동기 판별용 신호로 출력한다. 이 통신기기용 타이밍 동기 검출 장치는 입력신호의 실수성분과 허수성분의 신호를 각각 한번 반지연시키고, 입력신호의 실수성분과 허수성분에서 감산하여 출력하는 타이밍 오차 검출부, 입력신호의 실수성분과 허수성분이 각각 반심볼지연된 신호를 입력하여 파워를 검출하는 제 1파워 검출기, 타이밍 오차 검출부에서 출력된 실수 신호와 허수 신호를 입력하여 파워를 검출하는 제 2파워 검출기, 상기 제 1파워검출기에서 검출된 파워에서 상기 제 2파워 검출기에서 출력된 파워에 소정 계수를 승산한 값을 감산하는 가산기를 구비한다. 이러한 통신기기용 타이밍 동기 검출 장치와 방법 및 이를 적용한 통신기기에 의하면, 이미 알려진 타이밍 오차 검출장치로부터 간단히 타이밍 동기를 검출할 수 있다.
Description
본 발명은 타이밍 동기 검출장치에 관한 것으로, 더욱 상세하게는 간단한 구성으로 정확하게 타이밍 동기를 검출할 수 있는 타이밍 동기 검출 장치와 방법 및이를 적용한 통신기기에 관한 것이다.
일반적으로, 디지털 모뎀과 같은 디지털 통신기기에서는 디지털 데이터 즉 심볼을 타이밍에 맞게 정확히 동기화하는 것이 매우 중요하며, 이에 따라 다양한 타이밍 동기검출장치들이 제시되어 왔다.
도 1은 종래의 타이밍 동기 검출장치의 블록도이다.
도시된 것같이, 도 1의 타이밍 동기 검출장치는 제 1파워 검출기(101), 제 1반심볼 지연기(102), 제 2반심볼 지연기(103), 제 2파워 검출기(104) 그리고 가산기(105)를 구비한다.
제 1파워검출기(101)는 입력 복소신호(S(t))의 실수 신호와 허수 신호를 각각 입력받아 파워를 검출한다.
그리고, 제 2파워검출기(104)는 제 1반심볼 지연기(102)와 제 2반심볼 지연기(103)로부터 제 1파워 검출기(104)에 입력된 신호보다 반 심볼 간격 지연된 샘플값을 입력받아 파워를 검출한다.
그리고, 가산기(105)는 제 1파워검출기(101)에서 출력된 파워에서 제 2파워검출기(104)에서 출력된 반 심볼 이전의 파워를 뺀 값을 출력한다. 이 때, 가산기(105)를 통과한 출력(Yk)은 수학식 1과 같다.
여기서, Xk는 입력 신호이고, Xk-1/2는 반심볼구간 지연된 신호이다.
이러한, 종래 타이밍 동기 검출장치는 정확한 샘플지점에서 가장 큰 값을 출력한다. 따라서, 타이밍 동기 검출장치의 출력레벨에 의거하여 타이밍 동기가 이루어졌는지 아닌지를 판별할 수 있다.
한편,데이터 수신 오류를 억제하기 위해서는 송신측에서 보낸 신호에 동기되도록 심볼을 검출하는 것이 필요하며 이를 위해 통신기기에는 입력신호의 샘플링 타이밍의 오차를 검출하고 이에 비례하는 신호를 발생시키는 타이밍 오차 검출기와 검출된 타이밍에 따라 타이밍을 복구하는 타이밍 복구회로 등이 사용된다.
그런데, 일반적인 디지털 통신장치에서 타이밍 동기 검출장치와 타이밍 오차 검출장치가 각각 사용되므로, 통신장치의 구성이 복잡해 진다.
따라서, 타이밍 오차 검출장치에 사용되는 구성부품을 이용하여 타이밍 동기 검출장치를 간단히 구현할 수 있는 연구가 계속 개발중에 있다.
본 발명의 목적은 이미 알려진 타이밍 오차 검출장치로부터 간단히 타이밍 동기를 검출할 수 있는 타이밍 동기 검출장치를 제공하는 것이다.
또한, 본 발명의 다른 목적은 타이밍 동기를 검출할 수 있는 새로운 알고리즘을 적용한 타이밍 동기 검출장치를 제공하는 것이다.
도 1은 종래의 타이밍 동기 검출장치의 블록도이고,
도 2는 본 발명에 따른 통신기기의 블록도이고,
도 3은 본 발명의 제 1실시예에 따른 타이밍 동기 검출장치의 블록도이고,
도 4는 도 3의 검출장치와 도 1의 검출장치에 대해 타이밍 오차에 따른 출력 특성을 비교하여 나타내 보인 그래프이고,
도 5는 본 발명의 제 2실시예에 따른 타이밍 동기 검출장치의 블록도이고, 그리고
도 6은 도 5의 검출장치와 도 1의 검출장치에 대해 타이밍 오차에 따른 출력 특성을 비교하여 나타내 보인 그래프이다.
상기 목적을 달성하기 위하여, 통신기기에서 입력신호의 타이밍 동기를 검출하는 장치에 있어서, 미분특성의 전달함수를 갖고, 상기 입력신호의 실수성분과 허수성분을 각각 필터링하는 복수개의 미분필터; 상기 입력신호의 실수성분과 허수성분 신호를 각각 입력받아 파워를 검출하는 제 1파워 검출기; 상기 미분필터로부터 실수성분과 허수성분 신호를 각각 입력받아 파워를 검출하는 제 2파워 검출기;및 상기 제 1파워검출기에서 검출된 파워에서 상기 제 2파워 검출기에서 검출된 파워를 감산하여 출력하는 가산기;를 구비하는 것을 특징으로 하는 통신기기용 타이밍 동기 검출장치가 제공된다.
또한, 상기 다른 목적을 달성하기 위하여, 통신기기에서 입력신호의 타이밍 동기를 검출하는 장치에 있어서, 상기 입력신호의 실수성분과 허수성분에 대하여 각각 소정의 대역을 통과시키기 위한 복수개의 대역통과필터; 미분특성의 전달함수를 갖고, 상기 입력신호의 실수성분과 허수성분을 각각 필터링하는 복수개의 미분필터; 상기 대역통과필터로부터 실수성분과 허수성분 신호를 각각 입력받아 파워를 검출하는 제 1파워 검출기; 상기 미분필터로부터 실수성분과 허수성분 신호를 각각 입력받아 파워를 검출하는 제 2파워 검출기;및 상기 제 1파워검출기에서 검출된 파워에서 상기 제 2파워 검출기에서 검출된 파워를 감산하여 출력하는 가산기;를 구비하는 것을 특징으로 하는 통신 기기용 타이밍 동기 검출장치가 제공된다.
또한, 상기 또 다른 목적을 달성하기 위하여, 통신 기기에서 입력신호의 타이밍 동기를 검출하는 장치에 있어서, 입력신호의 파워로부터 상기 입력신호에 대해 반 심볼구간 앞의 샘플과 반 심볼구간 뒤의 샘플의 차의 파워를 감산한 값을 타이밍 동기 판별용 신호로 출력하는 것을 특징으로 하는 통신 기기용 타이밍 동기검출장치가 제공된다.
바람직하게, 상기 통신 기기용 타이밍 동기 검출장치는 상기 입력신호의 실수성분과 허수성분의 신호를 각각 한번 반지연시키고, 입력신호의 실수성분과 허수성분에서 감산하여 출력하는 타이밍 오차 검출부; 상기 입력신호의 실수성분과 허수성분이 각각 반심볼지연된 신호를 입력하여 파워를 검출하는 제 1파워 검출기; 상기 타이밍 오차 검출부에서 출력된 실수 신호와 허수 신호를 입력하여 파워를 검출하는 제 2파워 검출기;및 상기 제 1파워검출기에서 검출된 파워에서 상기 제 2파워 검출기에서 출력된 파워에 소정 계수를 승산한 값을 감산하는 가산기;를 구비한다.
또한, 상기 또 다른 목적을 달성하기 위하여, 통신 기기에서 입력신호의 타이밍 동기를 검출하는 방법에 있어서, 상기 입력신호의 실수성분과 허수성분의 신호를 각각 한번 반지연시켜서 파워를 검출하는 제 1파워검출단계; 상기 입력신호의 실수성분과 허수성분의 신호를 각각 한번 지연시켜서 상기 입력신호의 실수성분과 허수성분에서 감산하여 파워를 검출하는 제 2파워검출단계; 상기 제 2파워 검출단계에서 출력된 파워에 소정 계수를 승산하는 계수승산단계;및 상기 제 1파워검출단계에서 검출된 파워에서 상기 계수승산단계에서 출력된 값을 감산하는 단계;를 포함하는 것을 특징으로 하는 통신 기기용 타이밍 동기 검출방법이 제공된다.
여기서, 상기 계수는 0.5인 것이 바람직하다.
또한, 상기 또 다른 목적을 달성하기 위하여, 입력신호의 파워로부터 상기 입력신호에 대해 반 심볼구간 앞의 샘플과 반 심볼구간 뒤의 샘플의 차의 파워를감산한 값을 타이밍 동기 판별용 신호로 출력하는 타이밍 동기 검출부; 상기 타이밍 동기 검출부로부터 출력된 타이밍 동기 판별용 신호에 의거하여 상기 입력신호를 검출하는 검출타이밍을 결정하는 검출타이밍 결정부;및 상기 검출 타이밍 결정부에 의해 결정된 타이밍에서 입력신호를 검출하여 수신하는 데이터 검출부;를 포함하는 것을 특징으로 하는 통신기기가 제공된다.
다음은 본 발명의 바람직한 실시예들에 대하여 도면을 참조하여 상세히 설명한다.
도 2는 본 발명에 따른 통신기기의 블록도이다.
도면을 참고하면, 통신기기(1)는 타이밍 동기 검출부(200 또는 300), 데이터 검출부(2), 검출타이밍 결정부(4)를 포함한다.
검출타이밍 결정부(4)는 타이밍 동기 검출부(200 또는 300)로부터 출력된 타이밍 동기 판별용 신호에 의거하여 입력신호를 검출하는 검출타이밍을 결정한다.
데이터 검출부(2)는 검출 타이밍 결정부(4)에 의해 결정된 타이밍에서 입력신호를 검출하여 수신한다.
타이밍 동기검출부(200 또는 300)에 대하여 도 3 및 도 5를 참고하여 설명한다.
먼저, 도 3은 본 발명의 제 1실시예에 따른 타이밍 동기 검출장치의 블록도이다.
도면을 참고하면, 타이밍 동기 검출장치(200)는 주파수 및 타이밍 오차 검출장치(10), 제 1파워 검출기(203), 제 2파워 검출기(206) 및 가산기(207)를 구비한다.
그리고, 주파수 및 타이밍 오차 검출장치(10)는 본 출원인에 의해 출원된 "통신시스템에서의 주파수 및 타이밍 오차 검출장치"(특허 출원번호 042903, 출원일 1999.10.05)에 개시되어 있는 것으로서, 제 1대역통과필터(201), 제 2대역통과필터(202), 제 3필터(204) 및 제 4필터(205)를 구비한다.
여기에서, 제1, 2대역통과필터[h(f)필터;(201, 202)]는 전치 필터로서 주파수 타이밍 오차 검출기의 패턴 지터(jiter)를 감소시키기 위한 것으로서, 반드시 필요한 것은 아니다.
그리고, 제3, 4필터[hd(f)필터;(203, 204)]는 아날로그 구현에서는 미분특성의 필터이고 디지털 구현에서는 반 심볼구간 지연회로 혹은 힐버트(Hilbert) 필터를 사용한다.
S(t)는 기저대역 복소신호이다. 입력신호 S(t) 중에서 실수 성분은 제1대역통과필터(201)에 인가시키고, 허수 성분은 제2대역통과필터(202)에 인가시킨다.
이때, 제 1 및 제 2대역 통과필터(201, 202)의 출력신호는 X1r, X1i이고, 그 복소신호 X1 = X1r + jX1i가 된다.
제 1파워검출기(203)는 제 1대역통과필터(201)를 통과한 실수 신호(X1r)와 제 2대역통과필터(202)를 통과한 허수 신호(X1i)를 입력받아 파워를 검출한다.
또한, 제 1대역통과필터(201) 및 제 2대역통과필터(202)를 통과한 실수 신호(X1r)와 허수 신호(X1i)는 각각 제 3필터(203) 및 제 4필터(204)를 거쳐 실수신호(X2r)와 허수 신호(X2i)로 출력된다. 그리고, 그 복소 신호 X2 = X2r + jX2i가 된다.
제 2파워검출기(206)는 제 3필터(204)를 통과한 실수 신호(X2r)와 제 4필터(205)를 통과한 허수 신호(X2i)를 입력받아 파워를 검출한다.
가산기(207)는 제 1파워검출기(203)에서 검출된 파워에서 제 2파워 검출기(206)에서 검출된 파워를 감산한다.
그러면, 가산기(207)에서 출력된 신호(Y)는 수학식 2와 같다.
따라서, 입력된 신호(X1)의 파워에서 반 심볼 이전 신호(X2)의 파워를 뺀 값으로 부터 타이밍 동기를 검출할 수 있게 된다.
그러므로, 도 3의 본 발명의 바람직한 제 1실시예에 따른 타이밍 동기 검출장치에 의하면, 기존의 타이밍 오차 검출장치를 이용하여 타이밍 동기 검출장치를 구현할 수 있다.
도 4는 도 3의 검출장치와 도 1의 검출장치에 대해 타이밍 오차에 따른 출력 특성을 비교하여 나타내 보인 그래프이다.
도시된 비교에서는 변조방식으로 64QAM(Quadrature Amplitude Modulation)을 사용하고 롤오프 팩터(roll-off factor)가 0.18로 적용되었다.
타이밍 오차가 0인 최적지점과 0이 아닌 지점의 차가 종래의 검출장치에 비해 도 2의 검출장치에서 크게 발생함을 알 수 있다.
따라서, 종래의 검출장치에 비해 동기검출판별을 보다 용이하게 할 수 있다.
도 5는 본 발명의 제 2실시예에 따른 타이밍 동기 검출장치의 블록도이다.
도면을 참고하면, 타이밍 동기 검출장치는 가드너(Gardner) 타이밍 오차 검출장치(20), 제 1파워 검출기(303), 제 2파워 검출기(308), 계수승산기(309) 및 가산기(310)를 구비한다.
가드너 타이밍 오차 검출장치(20)는 G.Karam, V.Paxal, M.Noeneclaey에 의해 제시된 "Lock Detection for Timing Recovery"(IEEE International Conference on Communications vo13. June 1996)에 개시되어 있다.
그리고, 가드너 타이밍 오차 검출장치(20)는 제 1반심볼 지연기(301), 제 2반심볼 지연기(302), 제 3반심볼 지연기(303), 제 4반심볼 지연기(304), 제 1가산기(306) 및 제 2가산기(307)를 구비한다.
가드너 타이밍 오차 검출장치(20)는 일반적으로 널리 사용되는 동기 검출장치이다.
제 1파워 검출기(303)는 입력신호의 실수성분과 허수성분이 각각 제 1 및 2반심볼지연기(301, 302)를 통과한 신호를 입력받아 파워를 검출한다.
또한, 제 2파워 검출기(308)는 입력신호의 실수성분에서 제 1 및 3반심볼지연기(301, 304)를 통과하여 한 심볼지연된 신호를 감산한 실수신호와 입력신호의 허수성분에서 제 2 및 4반심볼지연기(302, 305)를 통과하여 한 심볼지연된 신호를 감산한 허수신호를 각각 입력받아 파워를 검출한다.
제 2파워 검출기(308)에서 출력된 파워는 계수 승산기(309)에서 계수(0.5)가 승산된다. 여기에서, 계수승산기(309)는 시프터가 사용될 수 있다.
가산기(310)는 제 1파워검출기(303)에서 검출된 파워에서 계수승산기(309)에서 출력된 파워를 감산한다.
그러면, 가산기(310)로부터 다음의 수학식 3으로 표현되는 출력신호(Yk)가 출력된다.
수학식 3에서, Xk는 입력 신호이고, Xk+1/2는 반심볼구간 빠른 신호이고, Xk-1/2반심볼구간 지연된 신호이다.
따라서, 도 5의 타이밍 동기 검출장치의 출력신호는 최적 샘플지점의 파워에서 반 심볼구간 앞과 뒤의 샘플차의 파워를 감산한 값이 되어 타이밍 동기를 검출할 수 있게 된다.
도 6은 도 5의 검출장치와 도 1의 검출장치에 대해 타이밍 오차에 따른 출력 특성을 비교하여 나타내 보인 그래프이다.
특히, 도 6은 변조방식으로 QPSK(Quadrature Phase Shift Keying)을 사용하고 롤오프 팩터(roll-off factor)는 0.3인 경우이다.
도 5의 검출장치는 타이밍 오차가 0인 최적지점에서 종래의 검출장치보다 더큰 값을 나타내고, 타이밍 오차가 가장 큰 지점에서는 더욱 작은 값을 나타낸다. 따라서, 종래의 검출장치에 비해 동기검출 성능이 우수한 것을 알 수 있다.
본 발명은 상술한 실시예에 한정되지 않으며, 본 발명의 사상을 해치지 않는 범위내에서 당업자에 의한 변형이 가능함은 물론이다. 본 실시예에서는 입력신호에 대해 반심볼구간 앞/뒤의 샘플 차의 파워를 감산한 값을 타이밍 동기 판별용 신호로 출력하였지만, 반 심볼구간 이외의 심볼구간의 앞/뒤의 샘플 차의 파워를 계산하는 것도 가능하다.
따라서, 본 발명에서 권리를 청구하는 범위는 상세한 설명의 범위내로 정해지는 것이 아니라 후술하는 청구범위로 한정될 것이다.
이러한 타이밍 동기 검출장치에 의하면, 이미 알려진 타이밍 오차 검출장치로부터 간단히 타이밍 동기를 검출할 수 있다.
또한, 새로운 알고리즘을 적용하여 더 정확하게 타이밍 동기를 검출할 수 있다.
Claims (10)
- 통신기기에서 입력신호의 타이밍 동기를 검출하는 장치에 있어서,미분특성의 전달함수를 갖고, 상기 입력신호의 실수성분과 허수성분을 각각 필터링하는 복수개의 미분필터;상기 입력신호의 실수성분과 허수성분 신호를 각각 입력받아 파워를 검출하는 제 1파워 검출기;상기 미분필터로부터 실수성분과 허수성분 신호를 각각 입력받아 파워를 검출하는 제 2파워 검출기;및상기 제 1파워검출기에서 검출된 파워에서 상기 제 2파워 검출기에서 검출된 파워를 감산하여 출력하는 가산기;를 구비하는 것을 특징으로 하는 통신기기용 타이밍 동기 검출장치.
- 통신기기에서 입력신호의 타이밍 동기를 검출하는 장치에 있어서,상기 입력신호의 실수성분과 허수성분에 대하여 각각 소정의 대역을 통과시키기 위한 복수개의 대역통과필터;미분특성의 전달함수를 갖고, 상기 입력신호의 실수성분과 허수성분을 각각 필터링하는 복수개의 미분필터;상기 대역통과필터로부터 실수성분과 허수성분 신호를 각각 입력받아 파워를 검출하는 제 1파워 검출기;상기 미분필터로부터 실수성분과 허수성분 신호를 각각 입력받아 파워를 검출하는 제 2파워 검출기;및상기 제 1파워검출기에서 검출된 파워에서 상기 제 2파워 검출기에서 검출된 파워를 감산하여 출력하는 가산기;를 구비하는 것을 특징으로 하는 통신 기기용 타이밍 동기 검출장치.
- 통신 기기에서 입력신호의 타이밍 동기를 검출하는 장치에 있어서,입력신호의 파워로부터 상기 입력신호에 대해 소정 심볼구간 앞의 샘플과 소정 심볼구간 뒤의 샘플의 차의 파워를 감산한 값을 타이밍 동기 판별용 신호로 출력하는 것을 특징으로 하는 통신 기기용 타이밍 동기 검출장치.
- 제 3항에 있어서,상기 입력신호의 실수성분과 허수성분의 신호를 각각 한번 반지연시키고, 입력신호의 실수성분과 허수성분에서 감산하여 출력하는 타이밍 오차 검출부;상기 입력신호의 실수성분과 허수성분이 각각 반심볼지연된 신호를 입력하여 파워를 검출하는 제 1파워 검출기;상기 타이밍 오차 검출부에서 출력된 실수 신호와 허수 신호를 입력하여 파워를 검출하는 제 2파워 검출기;및상기 제 1파워검출기에서 검출된 파워에서 상기 제 2파워 검출기에서 출력된 파워에 소정 계수를 승산한 값을 감산하는 가산기;를 구비하는 것을 특징으로 하는 통신 기기용 타이밍 동기 검출장치.
- 제 4항에 있어서, 상기 타이밍 오차 검출부는상기 입력신호의 실수성분에 대하여 반 심볼구간 지연시키기 위한 제 1반심볼 지연기;상기 입력신호의 허수성분에 대하여 반 심볼구간 지연시키기 위한 제 2반심볼 지연기;상기 제 1반 심볼 지연기에서 지연된 신호를 다시 반 심볼구간 지연시키기 위한 제 3반심볼 지연기;상기 제 2반 심볼 지연기에서 지연된 신호를 다시 반 심볼구간 지연시키기 위한 제 4반심볼 지연기;상기 입력신호의 실수성분에서 상기 제 3반심볼 지연기에서 지연된 신호를 감산하기 위한 제 1가산기; 및상기 입력신호의 허수성분에서 상기 제 4반심볼 지연기에서 지연된 신호를 감산하기 위한 제 2가산기를 포함하는 것을 특징으로 하는 통신 기기용 타이밍 동기 검출장치.
- 제 4항에 있어서,상기 계수는 0.5인 것을 특징으로 하는 통신 기기용 타이밍 동기 검출장치.
- 통신 기기에서 입력신호의 타이밍 동기를 검출하는 방법에 있어서,상기 입력신호의 실수성분과 허수성분의 신호를 각각 한번 반지연시켜서 파워를 검출하는 제 1파워검출단계;상기 입력신호의 실수성분과 허수성분의 신호를 각각 한번 지연시켜서 상기 입력신호의 실수성분과 허수성분에서 감산하여 파워를 검출하는 제 2파워검출단계;상기 제 2파워 검출단계에서 출력된 파워에 소정 계수를 승산하는 계수승산단계;및상기 제 1파워검출단계에서 검출된 파워에서 상기 계수승산단계에서 출력된 값을 감산하는 단계;를 포함하는 것을 특징으로 하는 통신 기기용 타이밍 동기 검출방법.
- 제 7항에 있어서,상기 계수는 0.5인 것을 특징으로 하는 통신 기기용 타이밍 동기 검출방법.
- 입력신호의 파워로부터 상기 입력신호에 대해 반 심볼구간 앞의 샘플과 반 심볼구간 뒤의 샘플의 차의 파워를 감산한 값을 타이밍 동기 판별용 신호로 출력하는 타이밍 동기 검출부;상기 타이밍 동기 검출부로부터 출력된 타이밍 동기 판별용 신호에 의거하여 상기 입력신호를 검출하는 검출타이밍을 결정하는 검출타이밍 결정부;및상기 검출 타이밍 결정부에 의해 결정된 타이밍에서 입력신호를 검출하여 수신하는 데이터 검출부;를 포함하는 것을 특징으로 하는 통신기기.
- 제 9항에 있어서,상기 검출타이밍은 상기 타이밍 동기 판별용 신호가 최대값 또는 변곡점인 때를 특징으로 하는 통신기기.
Priority Applications (2)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| KR1020010006517A KR100725486B1 (ko) | 2001-02-09 | 2001-02-09 | 통신기기용 타이밍 동기 검출 장치와 방법 및 이를 적용한 통신기기 |
| US10/043,095 US7050519B2 (en) | 2001-02-09 | 2002-01-14 | Device for detecting timing synchronization, method thereof, and communication device using the same |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| KR1020010006517A KR100725486B1 (ko) | 2001-02-09 | 2001-02-09 | 통신기기용 타이밍 동기 검출 장치와 방법 및 이를 적용한 통신기기 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| KR20020066292A true KR20020066292A (ko) | 2002-08-14 |
| KR100725486B1 KR100725486B1 (ko) | 2007-06-08 |
Family
ID=19705563
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| KR1020010006517A KR100725486B1 (ko) | 2001-02-09 | 2001-02-09 | 통신기기용 타이밍 동기 검출 장치와 방법 및 이를 적용한 통신기기 |
Country Status (2)
| Country | Link |
|---|---|
| US (1) | US7050519B2 (ko) |
| KR (1) | KR100725486B1 (ko) |
Families Citing this family (5)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| DE602004011899T2 (de) * | 2004-04-21 | 2009-02-12 | Sony Deutschland Gmbh | Rahmensynchronisation mit Interferenzverminderung |
| KR100787568B1 (ko) * | 2005-01-07 | 2007-12-21 | 포스데이타 주식회사 | 높은 대역 효율의 고차 변조 시스템을 위한 심볼 타이밍동기 검출 장치 및 검출 방법 |
| US7804922B2 (en) * | 2007-03-02 | 2010-09-28 | Skyworks Solutions, Inc. | System and method for adjacent channel power detection and dynamic bandwidth filter control |
| CN109714144B (zh) * | 2018-11-23 | 2021-08-06 | 清华大学 | 一种定时同步恢复方法及系统 |
| CN109768852B (zh) * | 2019-02-27 | 2021-08-13 | 东南大学 | 基于计算机软件系统实现精确符号同步处理的方法、装置及存储介质 |
Family Cites Families (8)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US3818341A (en) * | 1972-10-02 | 1974-06-18 | N Burdick | Apparatus for providing output indications responsive to the movement of a moving body |
| JPS63156460A (ja) * | 1986-12-19 | 1988-06-29 | Fujitsu Ltd | タイミング抽出方式 |
| JPH05183590A (ja) * | 1992-01-06 | 1993-07-23 | Ricoh Co Ltd | タイミング再生装置 |
| DE4445986C1 (de) * | 1994-12-22 | 1996-06-13 | Ant Nachrichtentech | Frequenzdetektor zur Trägerfrequenzsynchronisation |
| US5566214A (en) * | 1995-06-19 | 1996-10-15 | Westinghouse Electric Company | Automatic noise normalization and reacquisition control for a QPSK demodulator symbol tracking loop |
| KR100250072B1 (ko) * | 1997-11-20 | 2000-03-15 | 선우명훈 | 디지탈 통신 수신기의 타이밍 복구회로 및 타이밍 복구방법 |
| KR100373338B1 (ko) * | 2000-06-24 | 2003-02-25 | 주식회사 팬택앤큐리텔 | 부호분할 다중접속 코드 타이밍 추적장치 |
| US6775341B2 (en) * | 2001-11-30 | 2004-08-10 | Motorola, Inc. | Time recovery circuit and method for synchronizing timing of a signal in a receiver to timing of the signal in a transmitter |
-
2001
- 2001-02-09 KR KR1020010006517A patent/KR100725486B1/ko not_active IP Right Cessation
-
2002
- 2002-01-14 US US10/043,095 patent/US7050519B2/en not_active Expired - Lifetime
Also Published As
| Publication number | Publication date |
|---|---|
| US7050519B2 (en) | 2006-05-23 |
| US20020110207A1 (en) | 2002-08-15 |
| KR100725486B1 (ko) | 2007-06-08 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JPH03236652A (ja) | 適応位相検出同期方法 | |
| US6430235B1 (en) | Non-data-aided feedforward timing synchronization method | |
| US9722845B2 (en) | Bluetooth low energy frequency offset and modulation index estimation | |
| JPH11136300A (ja) | タイミング位相同期検出回路及び復調器 | |
| JPS6359147A (ja) | 信号処理システム | |
| EP1683316B1 (en) | Apparatus for determining a frequency offset error and receiver based thereon | |
| JP2003520495A (ja) | ボー・レート・タイミング復元 | |
| KR100725486B1 (ko) | 통신기기용 타이밍 동기 검출 장치와 방법 및 이를 적용한 통신기기 | |
| WO2007111629A2 (en) | Adaptive synchronization enhancement technique for serial modulated waveforms | |
| KR100787568B1 (ko) | 높은 대역 효율의 고차 변조 시스템을 위한 심볼 타이밍동기 검출 장치 및 검출 방법 | |
| Gudovskiy et al. | A novel nondata-aided synchronization algorithm for MSK-type-modulated signals | |
| JP2001094531A (ja) | Ｏｆｄｍ信号におけるシンボル境界を表す同期パルスを生成する方法およびｏｆｄｍ信号の受信方法 | |
| KR100534592B1 (ko) | 디지털 통신 시스템의 수신 장치 및 그 방법 | |
| CA2110017C (en) | Dqpsk delay detection circuit that produces stable clock signal in response to both i and q signals | |
| US6874096B1 (en) | Apparatus and method for detecting packet arrival time | |
| JP3489493B2 (ja) | シンボル同期装置および周波数ホッピング受信装置 | |
| JP3973332B2 (ja) | ディジタル変復調の同期方式 | |
| KR100327905B1 (ko) | 보간 필터를 사용한 타이밍 복원 병렬 처리 방법 및 그 장치 | |
| US20070248189A1 (en) | Symbol timing detector and wireless terminal | |
| JP3518429B2 (ja) | デジタルｐｌｌ装置およびシンボル同期装置 | |
| JP2001007875A (ja) | 直交検波受信機における復調方法及び復調回路 | |
| Sciagura et al. | An efficient and optimized FPGA feedback M-PSK symbol timing recovery architecture based on the Gardner timing error detector | |
| KR100325690B1 (ko) | 엘엠에스 기법을 이용한 결정-지향 반송파 복원장치 및 방법 | |
| US6560304B1 (en) | Apparatus for reducing pattern jitter by using locally symmetry forcing wave generating unit and method using the same | |
| WO2006062050A1 (ja) | 多値ｑａｍシンボルタイミング検出回路および多値ｑａｍ通信信号受信機 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A201 | Request for examination | ||
| E902 | Notification of reason for refusal | ||
| E701 | Decision to grant or registration of patent right | ||
| GRNT | Written decision to grant | ||
| FPAY | Annual fee payment |
Payment date: 20130429 Year of fee payment: 7 |
|
| FPAY | Annual fee payment |
Payment date: 20140429 Year of fee payment: 8 |
|
| FPAY | Annual fee payment |
Payment date: 20150429 Year of fee payment: 9 |
|
| LAPS | Lapse due to unpaid annual fee |