KR100617091B1 - 심볼 시간 복원을 위한 타이밍 에러 탐지기 - Google Patents

Abstract

본 발명은 디지털 TV 수신 시스템에서 아날로그 신호를 디지털 신호로 변환할 때, 샘플링을 위한 최적 타이밍을 추정하는데 이용되는 타이밍 에러 탐지기를 제공하기 위한 것으로서, 전단에 위치하는 프리 필터에서 타이밍 정보를 포함하여 입력되는 입력 신호의 부호를 추출하는 사인부(Sign)와, 상기 사인부에서 현재 입력된 신호의 부호와 한 샘플 지연된 신호의 부호를 곱하는 제 1 곱셈기와, 상기 제 1 곱셈기에서 곱해진 값과 두 샘플 지연된 신호의 부호를 곱하는 제 2 곱셈기와, 상기 제 2 곱셈기에서 곱해진 값에 상응하는 여러 신호 중 원하는 신호를 주기적으로 추출하는 제 1 제거기와, 상기 제 2 곱셈기에서 곱해진 값에 상응하는 여러 신호를 한 샘플 지연된 연산 결과로부터 원하는 신호를 주기적으로 추출하는 제 2 제거기와, 상기 제 1 제거기 및 제 2 제거기에서 각각 추출된 두 신호를 서로 곱하는 제 3 곱셈기와, 상기 제 3 곱셈기에서 산출된 이득을 조절하여 타이밍 에러를 탐지하는 마스크를 포함하여 구성되는데 있다.

가드너 타이밍 에러 탐지기(TED), VSB, 심볼 타이밍 복원기

Description

심볼 시간 복원을 위한 타이밍 에러 탐지기{Timing-error-detector for symbol timing recovery}

도 1 은 디지털 지상파 수신 방식의 하나인 VSB 수신 시스템의 예를 나타낸 도면

도 2 는 양각의 코사인(raised cosine) 필터를 사용한 신호의 펄스 형태로서, 샘플링할 때 발생하는 심볼 타이밍 에러의 발생 예를 나타낸 도면

도 3 은 일반적인 심볼 타이밍 복원기의 구조를 나타낸 도면

도 4 는 도 3에서 사용된 가드너(Gardner) 타이밍 에러 탐지기(TED)의 구조를 나타낸 도면

도 5 는 본 발명에 따른 심볼 시간 복원을 위한 타이밍 에러 탐지기의 구성을 나타낸 도면

도 6(a)(b) 은 본 발명에 따른 타이밍 에러 탐색기와 가드너 방식의 타이밍 에러 탐색기의 특성 비교를 나타낸 도면

*도면의 주요부분에 대한 부호의 설명

10 : 튜너 20 : 아날로그 처리부

30 : A/D 변환기 40 : 위상 분리기

50 : 반송파 복원기 60 : 심볼 타이밍 복원기

61 : 리샘플러 62 : 프리 필터

63 : 가드너 TED 64 : 루프 필터

65 : NCO 63a : 지연부

63b : 뺄셈기 63c : 곱셈기

100 : 사인부 110, 120, 150 : 지연부

130, 140, 180 : 곱셈기 160, 170 : 제거기

190 : 마스크

본 발명은 디지털 통신 시스템에 관한 것으로, 특히 심볼 시간 복원을 위한 시간 오차 보상기에서 시간 오차를 효율적으로 탐지하는 방법에 관한 것이다.

디지털 통신 시스템에서 수신기는 송신단에서 보내진 아날로그 신호를 디지털 신호로 변환하기 위해 아날로그-디지털 신호 변환 과정을 거친다. 이때, 아날로그 신호를 디지털 신호로 변환하기 위해 아날로그 신호를 샘플링하는 과정이 필요하다.

도 1 은 디지털 지상파 수신 방식의 하나인 VSB 수신 시스템의 예를 나타낸 도면으로, 튜너(10)와, 아날로그 처리부(20)와, A/D 변환기(30)와, 위상 분리기(40)와, 반송파 복원기(50) 그리고 심볼 타이밍 복원기(60)를 포함하여 구성된다.

이때, 상기 튜너(10)는 원하는 채널의 신호를 다음 단의 아날로그 처리부 (20)로 보내주는 역할을 한다. 그리고 상기 아날로그 처리부(20)는 아날로그 필터와 증폭 등의 신호 처리를 수행하여 다음 단의 A/D 변환기(30)로 출력한다. 그러면, 상기 A/D 변환기(30)는 아날로그 신호를 디지털 신호로 변환하는 기능을 수행하게 된다. 이때, 상기 A/D 변환기(30)에서 심볼 타이밍 에러가 발생하게 된다.

이에 따라, 근래의 시스템은 상기 A/D 변환기(30)에서 발생하는 심볼 타이밍 에러를 A/D 과정에 사용되는 클록을 제어하여 보정하지 않고 리샘플러(resampler)를 사용하여 심볼 타이밍 에러를 보상한다.

따라서, 위상 분리기(40)는 상기 A/D 변환기(30)에서 디지털 신호로 변환된 실수 신호로 수신된 신호를 복소 신호로 변환한다. 그리고 반송파 복원기(50)에서 송신기에서 사용하는 주파수 생성기와 수신기에서 사용하는 주파수 생성기의 오차를 복원한다.

그러면 다음 단에 위치하는 심볼 타이밍 복원기(60)는 상기 반송파 복원기(50)에서 복원된 오차를 이용하여 아날로그 신호를 디지털 신호로 변환하기 위해 수행하는 샘플링 타이밍의 오차를 보상한다.

도 3 은 일반적인 심볼 타이밍 복원기의 구조를 나타내고 있다.

도 3과 같이, 고정 주파수로 샘플링된 신호를 디지털 도메인에서 리샘플러(61)를 이용하여 원하는 타이밍에서 샘플링이 되도록 조정한다. 그리고 이 리샘플러(61)를 거친 신호는 프리 필터(pre-filter)(62)를 통해 타이밍 정보를 얻을 수 있는 신호를 얻고 가드너 TED(63)를 통해 타이밍 에러를 추출한 후 루프필터(64)와 NCO(수제어 발진기)(65)를 통해 상기 리샘플러(61)를 통제한다.

이때, 상기 프리 필터(62)는 타이밍 에러를 추출하기 위한 신호를 생성하는데, 예를 들어 대역 통과 필터(BPF) 등을 이용하여 타이밍 에러 추출용 사인 또는 코사인 곡선을 생성한다.

그리고 상기 가드너 TED(63)는 대표적인 타이밍 에러 탐색기(timing error detector: TED)의 일종인 가드너(Gardner) 방식의 TED를 나타낸다.

또한, 상기 루프필터(64)는 추출된 타이밍 에러로부터 타이밍 정보를 생성한다.

도 4 는 도 3에서 사용된 가드너(Gardner) 타이밍 에러 탐지기(TED)의 구조를 나타낸 도면으로, 한 샘플의 시간 지연을 갖는 2개의 지연부(63a)와, 뺄셈기(63b) 및 곱셈기(63c)로 구성된다.

도 4와 같이, 현재 입력된 신호에서 2개의 지연부(63a)를 통해 두 샘플 지연된 신호를 뺄셈기(63b)를 통해 뺀다. 그리고 앞의 결과를 한 샘플 지연된 신호와 곱셈기(63c)를 통해 곱하여 타이밍 에러 정보를 추출한다.

이를 식으로 나타내면 다음과 같다.

(타이밍 에러) = x[n-1] * (x[n] - x[n-2])

이때, x[n]은 샘플 시간 n에서의 수신 신호이다.

그러나 수신기에서는 아날로그 신호로부터 디지털 데이터인 심볼을 추출하기 위한 최적 샘플 시간이 언제 인지 알 수 없으므로 심볼을 샘플링하는 최적 위치를 찾기 위한 심볼 타이밍 복원 과정이 필요하다.

도 2 는 양각의 코사인(raised cosine) 필터를 사용한 신호의 펄스 형태로서, 샘플링할 때 발생하는 심볼 타이밍 에러의 발생 예를 보였다.

도 2를 참조하여 설명하면, 최적 샘플링 위치인 A 에서는 인접 심볼의 영향을 받지 않으며 크기의 왜곡도 없다. 그러나 타이밍 에러가 발생하여 B 의 위치에서 샘플링하게 되면 샘플링 되는 심볼의 크기의 왜곡이 발생하고 인접 심볼에 의해 C 만큼의 크기 왜곡이 추가로 발생하게 된다. 이때, D 는 인접 심볼이 샘플링 될 때 현재 심볼에 의해 영향을 받아 왜곡되는 신호의 크기를 보여준다.

이와 같이, 타이밍 복원기를 구성하는 앞의 여러 블록 중에서 타이밍 에러를 추출하는 타이밍 에러 탐색기의 역할은 매우 중요하다.

따라서 본 발명은 상기와 같은 문제점을 해결하기 위해 안출한 것으로서, 디지털 TV 수신 시스템에서 아날로그 신호를 디지털 신호로 변환할 때, 샘플링을 위한 최적 타이밍을 추정하는데 이용되는 타이밍 에러 탐지기를 제공하는데 그 목적이 있다.

본 발명의 다른 목적은 심볼 타이밍 복원기에서 타이밍 에러를 추출하는 타이밍 에러 탐색기의 성능을 향상시키는데 있다.

상기와 같은 목적을 달성하기 위한 본 발명에 따른 심볼 시간 복원을 위한 타이밍 에러 탐지기의 특징은 전단에 위치하는 프리 필터에서 타이밍 정보를 포함하여 입력되는 입력 신호의 부호를 추출하는 사인부(Sign)와, 상기 사인부에서 현 재 입력된 신호의 부호와 한 샘플 지연된 신호의 부호를 곱하는 제 1 곱셈기와, 상기 제 1 곱셈기에서 곱해진 값과 두 샘플 지연된 신호의 부호를 곱하는 제 2 곱셈기와, 상기 제 2 곱셈기에서 곱해진 값에 상응하는 여러 신호 중 원하는 신호를 주기적으로 추출하는 제 1 제거기와, 상기 제 2 곱셈기에서 곱해진 값에 상응하는 여러 신호를 한 샘플 지연된 연산 결과로부터 원하는 신호를 주기적으로 추출하는 제 2 제거기와, 상기 제 1 제거기 및 제 2 제거기에서 각각 추출된 두 신호를 서로 곱하는 제 3 곱셈기와, 상기 제 3 곱셈기에서 산출된 이득을 조절하여 타이밍 에러를 탐지하는 마스크를 포함하여 구성되는데 있다.

본 발명의 다른 목적, 특성 및 이점들은 첨부한 도면을 참조한 실시예들의 상세한 설명을 통해 명백해질 것이다.

본 발명에 따른 심볼 시간 복원을 위한 타이밍 에러 탐지기의 바람직한 실시예에 대하여 첨부한 도면을 참조하여 설명하면 다음과 같다.

도 5 는 본 발명에 따른 심볼 시간 복원을 위한 타이밍 에러 탐지기의 구성을 나타낸 도면이다.

도 5와 같이, 입력 신호의 부호를 추출하는 사인부(Sign)(100)와, 한 샘플의 시간 지연을 가지는 세 개의 지연부(110)(120)(150)와, 세 개의 곱셈기(130)(140)(180)와, 연산된 여러 샘플 중에서 원하는 샘플만을 취하는 두 개의 제거기(decimation)(160)(170)와, 그리고 추출된 타이밍 에러의 이득을 조절할 수 있는 마스크(190)로 구성된다.

이와 같이 구성된 본 발명에 따른 심볼 시간 복원을 위한 타이밍 에러 탐지 기의 동작을 첨부한 도면을 참조하여 상세히 설명하면 다음과 같다.

먼저, 사인부(100)를 통해 부호를 추출하고, 제 1 곱셈기(130)를 통해 현재 입력된 신호의 부호와 제 1 지연부(110)를 통해 한 샘플 지연된 신호의 부호를 곱한다.

이어 다시 상기 제 1 곱셈기(130)에서 곱해진 값과 제 1 지연부(110) 및 제 2 지연부(120)를 통해 두 샘플 지연된 신호의 부호를 제 2 곱셈기를 이용하여 다시 곱한다.

그리고 제 1 제거기(160)를 이용하여 상기 제 2 곱셈기(140)에서 곱해진 값에 상응하는 여러 신호 중 원하는 신호를 주기적으로 추출한다. 또한, 동시에 상기 제 2 곱셈기(140)에서 곱해진 값을 제 3 지연부(150)를 이용하여 한 샘플 지연된 연산 결과로부터 또 다른 제 2 제거기(170)를 통과한 신호를 추출한다.

이렇게 상기 제 1 제거기(160) 및 제 2 제거기(170)에서 각각 추출된 두 신호를 제 3 곱셈기(180)를 통해 서로 곱하고, 그 이득을 마스크(190)를 통해 조절한 신호를 이용하여 타이밍 에러를 탐지하게 된다.

도 6(a)(b) 은 본 발명에 따른 타이밍 에러 탐색기와 가드너 방식의 타이밍 에러 탐색기의 특성 비교를 위하여 추출한 타이밍 에러의 평균과 분산에 대한 모의 실험 결과이다. 이때, 타이밍 에러의 범위는 0.5 심볼주기 시간부터 +0.5 심볼 주기 시간이다.

도 6(a)(b)을 참조하여 본 발명에 따른 방식과 종래의 가드너 방식의 특성을 살펴보면 다음과 같다.

1) 타이밍 에러가 없을 때(0.0)는 가드너 방식의 분산이 작다.

2) 본 발명에 따른 방식은 이득이 항상 일정하고 크게 유지되고, 분산도 일정하다.

3) 본 발명에 따른 방식은 타이밍 에러가 약 ±0.1 이내일 때는 가드너 방식보다 이득이 크고 분산도 크다.

4) 본 발명에 따른 방식은 타이밍 에러가 약 ±0.1 보다 클 때, 이득은 크거나 일정하게 유지하면서 분산은 상대적으로 작다.

이와 같이, 본 발명에 따른 방식의 타이밍 에러 탐색기는 타이밍 에러가 작을 때는 상대적으로 빠르게 타이밍 에러를 추출하고, 타이밍 에러가 클 때는 낮은 분산을 가지면서 일정하게 큰 이득으로 빠르게 타이밍 에러를 추출할 수 있다.

따라서, 타이밍 에러가 있을 때, 본 발명에 따른 방식은 빠른 초기 수렴 특성을 가지게 된다. 또한, 변하는 채널 환경에서는 낮은 분산으로 인해 가드너보다 우수한 추적 성능을 발휘할 수 있게 된다.

이와 같이, 본 발명에서 새로이 보이고자 한 것은 타이밍 오차가 있을 때 타이밍 에러 탐색기에 의한 잡음은 적으면서 빠른 초기 수렴과 변하는 채널 환경에서 낮은 잡음을 유지하면서 빠른 추적 성능을 가지는 타이밍 에러 탐색기이다.

이상 설명한 내용을 통해 당업자라면 본 발명의 기술 사상을 일탈하지 아니하는 범위에서 다양한 변경 및 수정이 가능함을 알 수 있을 것이다.

따라서, 본 발명의 기술적 범위는 실시예에 기재된 내용으로 한정되는 것이 아니라 특허 청구의 범위에 의하여 정해져야 한다.

이상에서 설명한 바와 같은 본 발명에 따른 심볼 시간 복원을 위한 타이밍 에러 탐지기는 심볼 타이밍을 복원하는데 있어서 타이밍 에러가 일정 수준 이상 클 때, 낮은 분산을 가지면서 이득은 큰 타이밍 에러 탐색기를 사용함으로써 채널이 변하는 환경에서 보다 낮은 잡음 특성을 가지면서 빠른 추적 성능을 얻을 수 있게 될 것이다.

Claims (1)

1. 전단에 위치하는 프리 필터에서 타이밍 정보를 포함하여 입력되는 입력 신호의 부호를 추출하는 사인부(Sign)와,

   상기 사인부에서 현재 입력된 신호의 부호와 한 샘플 지연된 신호의 부호를 곱하는 제 1 곱셈기와,

   상기 제 1 곱셈기에서 곱해진 값과 두 샘플 지연된 신호의 부호를 곱하는 제 2 곱셈기와,

   상기 제 2 곱셈기에서 곱해진 값에 상응하는 여러 신호 중 원하는 신호를 주기적으로 추출하는 제 1 제거기와,

   상기 제 2 곱셈기에서 곱해진 값에 상응하는 여러 신호를 한 샘플 지연된 연산 결과로부터 원하는 신호를 주기적으로 추출하는 제 2 제거기와,

   상기 제 1 제거기 및 제 2 제거기에서 각각 추출된 두 신호를 서로 곱하는 제 3 곱셈기와,

   상기 제 3 곱셈기에서 산출된 이득을 조절하여 타이밍 에러를 탐지하는 마스크를 포함하여 구성되는 것을 특징으로 하는 타이밍 에러 탐지기.

Images