KR20040006659A - 타이밍 복원 장치 - Google Patents

타이밍 복원 장치 Download PDF

Info

Publication number
KR20040006659A
KR20040006659A KR1020020040999A KR20020040999A KR20040006659A KR 20040006659 A KR20040006659 A KR 20040006659A KR 1020020040999 A KR1020020040999 A KR 1020020040999A KR 20020040999 A KR20020040999 A KR 20020040999A KR 20040006659 A KR20040006659 A KR 20040006659A
Authority
KR
South Korea
Prior art keywords
timing error
timing
output
signal
band
Prior art date
Application number
KR1020020040999A
Other languages
English (en)
Other versions
KR100937404B1 (ko
Inventor
안근희
Original Assignee
엘지전자 주식회사
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 엘지전자 주식회사 filed Critical 엘지전자 주식회사
Priority to KR1020020040999A priority Critical patent/KR100937404B1/ko
Publication of KR20040006659A publication Critical patent/KR20040006659A/ko
Application granted granted Critical
Publication of KR100937404B1 publication Critical patent/KR100937404B1/ko

Links

Classifications

    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04N—PICTORIAL COMMUNICATION, e.g. TELEVISION
    • H04N5/00—Details of television systems
    • H04N5/44—Receiver circuitry for the reception of television signals according to analogue transmission standards
    • H04N5/455—Demodulation-circuits
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03H—IMPEDANCE NETWORKS, e.g. RESONANT CIRCUITS; RESONATORS
    • H03H17/00—Networks using digital techniques
    • H03H17/02—Frequency selective networks
    • H03H17/04—Recursive filters
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04L—TRANSMISSION OF DIGITAL INFORMATION, e.g. TELEGRAPHIC COMMUNICATION
    • H04L7/00—Arrangements for synchronising receiver with transmitter
    • H04L7/0016—Arrangements for synchronising receiver with transmitter correction of synchronization errors
    • H04L7/002—Arrangements for synchronising receiver with transmitter correction of synchronization errors correction by interpolation

Landscapes

  • Engineering & Computer Science (AREA)
  • Signal Processing (AREA)
  • Multimedia (AREA)
  • Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Mathematical Physics (AREA)
  • Computer Networks & Wireless Communication (AREA)
  • Synchronisation In Digital Transmission Systems (AREA)

Abstract

수신된 데이터로부터 심볼 클럭을 복구하는 타이밍 복원 장치에 관한 것으로서, 특히 타이밍 복원을 위한 타이밍 에러 검출시 기저대역 I,Q 신호에 대해 각각 제곱을 취하여 더한 후 그 결과에 대해 대역 통과 필터링하고 필터링 결과로부터 부호만을 추출하여 타이밍 에러 정보로 출력함으로써, 타이밍 에러에 대해 매우 큰 평균 이득과 매우 작은 잔류 지터 특성을 가지므로 타이밍 에러를 포착/추적하는 시간을 단축할 수 있다. 특히 낮은 SNR 환경에서 0dB 고스트가 존재하는 경우 또는, SFN(Single Frequency Network) 채널에 대해서도 매우 큰 평균 이득이 얻어지므로 빠른 시간 안에 타이밍 오프셋을 포착할 수 있으며, 포착 및 추적 과정에서 상당히 작은 잔류 지터 특성을 얻을 수 있다.

Description

타이밍 복원 장치{Timing recovery Apparatus}
본 발명은 디지털 TV 수신기에 관한 것으로서, 특히 수신된 데이터로부터 심볼 클럭을 복구하는 타이밍 복원 장치에 관한 것이다.
디지털 TV와 같은 수신측에서 수신된 데이터를 복원하기 위해서는 송신시에 사용된 것과 같은 클럭을 생성하여야 한다. 이 역할을 수행하는 부분이 타이밍 복원(Timing Recovery)부이다. 즉, 타이밍 복원부는 심볼 열의 클럭을 재생하는 것이며, 타이밍 복원의 목표는 수신된 데이터 열에 근거하여 수신기에서의 심볼 천이시점을 올바르고 정확하게 추정하는데 있다.
이러한 타이밍 복원부는 일반적으로 디지털 TV 수신기의 기저대역에 위치하여 후단의 반송파 복구부와 채널 등화기에 동기화된 심볼 데이터를 전달한다.
도 1은 이러한 타이밍 복원부의 일 예를 보인 일반적인 구성 블록도로서, 재샘플부(100)의 출력에서 일정 대역만을 통과시키는 프리 필터(pre filter)(101a), 상기 프리 필터(101a)의 출력으로부터 타이밍 에러를 구하는 타이밍 에러 검출부(101b), 상기 타이밍 에러에 관한 정보중 저대역 신호 성분만을 통과시키는 루프 필터(101c), 및 상기 타이밍 에러의 저대역 성분에 따라 출력 주파수를 변환시켜 상기 재샘플부(100)의 샘플링 타이밍을 조절하는 수치제어 발진기(Numerically Controlled Oscillator ; NCO)(101d)로 구성된다.
즉, 상기 재샘플부(100)의 출력은 타이밍 복원부(101)의 프리 필터(101a)로 입력되고, 상기 프리 필터(101a)는 타이밍 정보를 구할 수 있는 스펙트럼의 에지 부분만을 통과시켜 타이밍 에러 검출부(101b)로 출력한다.
상기 타이밍 에러 검출부(101b)는 상기 프리 필터(101a)를 통과한 심볼 샘플들로부터 타이밍 에러에 관한 정보를 추출한다.
도 2는 상기 타이밍 에러 검출부(101b)의 일 실시예를 보인 상세 블록도로서, 가드너(Gardner) 방식을 이용하여 타이밍 에러를 검출하는 경우이다.
도 2를 보면, 프리 필터(101a)에서 필터링된 심볼은 지연기(201)와 감산기(203)로 출력된다. 상기 지연기(201)는 입력 심볼을 1클럭 지연시켜 다음단의 지연기(202)로 출력함과 동시에 곱셈기(204)로 출력한다. 상기 지연기(202)는 1클럭 지연된 심볼을 다시 1 클럭 지연시켜 감산기(203)로 출력한다. 상기 감산기(203)는 2클럭 지연된 심볼과 입력 심볼과의 차를 곱셈기(204)로 출력한다. 상기 곱셈기(204)는 상기 지연기(201)의 출력과 감산기(203)의 출력을 곱하여 루프 필터(101c)로 출력한다.
즉, 상기 '가드너 방식'은 타이밍 복원에 세그먼트 동기 신호를 이용하지 않고 일반 데이터 심볼을 이용하는 방법으로, 하기의 수학식 1은 상기된 도 2를 수식으로 표현한 것이다.
즉, 도 2의 가드너 방식은 두 개의 심볼 샘플과 하나의 중간 샘플을 이용하여 타이밍 에러를 구한다.
도 3은 상기 타이밍 에러 검출부(101b)의 다른 실시예를 보인 상세 블록도로서, 수정된 가드너(Modified Gardner) 방식을 이용하여 타이밍 에러를 검출하는 경우이다.
즉, 두 개의 심볼 샘플의 부호만을 추출한 후 상기 두 부호의 차 값에 중간 샘플을 곱하여 타이밍 에러를 검출하는 것이다.
도 3을 보면, 프리 필터(101a)에서 필터링된 심볼은 지연기(301)와 부호 추출기(304)로 출력된다. 상기 지연기(301)는 입력 심볼을 1클럭 지연시켜 다음단의 지연기(302)로 출력함과 동시에 곱셈기(306)로 출력한다. 상기 지연기(302)는 1 클럭 지연된 심볼을 다시 1 클럭 지연시켜 부호 추출기(303)로 출력한다. 상기 부호 추출기(303)는 지연기(303)에서 출력되는 심볼 샘플의 부호를 추출하여 감산기(305)로 출력하고, 상기 부호 추출기(304)는 상기 입력 심볼 샘플의 부호를 추출하여 감산기(305)로 출력한다. 상기 감산기(305)는 2클럭 지연된 심볼 샘플의 부호와 입력 심볼 샘플의 부호와의 차를 곱셈기(306)로 출력한다. 상기 곱셈기(306)는 상기 지연기(301)의 출력과 감산기(305)의 출력을 곱하여 루프 필터(101c)로 출력한다.
상기 수정된 가드너 방식은 두 개의 심볼 샘플의 부호를 구하여 타이밍 에러를 구하는 방식으로, 하기의 수학식 2는 상기된 도 3을 수식으로 표현한 것이다.
상기 루프 필터(101c)는 도 2 또는 도 3과 같은 타이밍 에러 검출부(101b)에서 추출된 타이밍 에러 정보 중 저대역 신호 성분만을 필터링하여 NCO(101d)로 출력한다. 상기 NCO(101d)는 상기 타이밍 에러 정보의 저대역 성분에 따라 출력 주파수를 변환시켜 상기 재샘플부(100)의 샘플링 타이밍을 조절한다.
이때, 상기 재샘플부(100)의 출력은 채널 등화기와 반송파 복구부로 출력된다.
즉, 타이밍 복원의 수렴 특성은 후단의 반송파 복구부와 채널 등화기의 수렴 특성에 영향을 주게 된다. 그러므로, 타이밍 복원부의 수렴 특성은 초기 동기 포착과 수렴 후 적은 잡음 특성이 요구된다.
이때, 큰 타이밍 오프셋에 대한 빠른 동기 포착을 위해서는 타이밍 에러 검출기의 평균 이득(즉, S-커브)이 커야하며, 타이밍 복원 루프의 루프 대역폭(Loop Bandwidth)이 넓어야 한다. 특히, 0dB에 가까운 고스트에 대해서도 빠른 동기 포착을 위해서는 타이밍 에러 검출기의 평균 이득 특성이 매우 중요하다.
도 2와 같은 가드너 방식을 이용한 타이밍 에러 검출기는 주로 BPSK/QPSK 변조 방식을 위한 타이밍 에러 추출 알고리즘으로서, 포착과 추적의 어느 동작 모드에서도 유효하며, 의사 결정 궤환 방식(Decision Direct)이 아니므로 기본적으로 반송파 복구에 독립적으로 작용할 수 있다. 그리하여 반송파 복구가 완료되지 않은 상태 즉, 위상 에러가 존재하는 경우에도 타이밍 에러 검출 특성에 의하여 위상 에러가 소거된다. 즉, 반송파 복구부로부터의 효과가 무시됨으로써, 반송파 복구부와 병행하여 타이밍 포착이 진행되는 장점이 있다. 하지만, 이러한 가드너 방식은 1dB 크기의 고스트가 존재하는 경우 타이밍 에러 검출기의 평균 이득(S-커브)이 거의 0에 가까워지므로 타이밍 복원부는 타이밍 오프셋을 포착하지 못하는 문제점을 갖고 있다.
한편, 상기된 도 3과 같은 수정된 가드너 방식을 이용한 타이밍 에러 검출기는 1dB 크기의 고스트 신호가 존재하는 경우에도 타이밍 오프셋을 포착할 수 있도록 개선된 효과를 보여주지만, 타이밍 에러 검출기의 평균 이득(S-커브)이 상당히 작기 때문에 타이밍 에러를 포착하는데 오랜 시간이 소요되며, 0dB 크기의 고스트가 존재하는 경우에는 전혀 타이밍 에러를 포착하지 못하는 문제점을 갖고 있다.
또한, 상기된 도 2, 도 3과 같은 타이밍 에러 검출기에서 검출된 타이밍 에러는 데이터형이므로 루프 필터(101c)의 루프 필터 대역폭은 상수가 아니라 변수로 정의된다. 따라서, 이러한 변수들을 선택 출력하기 위해 곱셈기가 요구되므로 하드웨어 구성이 복잡해지는 단점이 있다.
이러한 문제점을 해결하기 위하여 본 출원인은 상기 도 3의 수정된 가드너 방식을 이용한 타이밍 에러 검출기의 출력으로부터 부호를 추출하여 타이밍 에러 신호로 출력하는 극성형 타이밍 에러 검출기를 제안한 바 있다. 이후 이러한 방식을 극성형 가드너(Polarity-typed Gardner) 타이밍 에러 검출기라 칭한다.
본 발명의 목적은 0dB에 가까운 고스트 신호가 존재하는 경우에도 타이밍 에러 검출기의 평균 이득이 빠른 시간에 타이밍 오프셋을 포착하도록 하면서 잔류 지터가 충분히 작은 타이밍 복원 장치를 제공함에 있다.
본 발명의 다른 목적은 기저대역 신호를 제곱하여 필터링한 후 부호를 추출하여 타이밍 에러 정보로 이용하는 타이밍 복원 장치를 제공함에 있다.
도 1은 일반적인 타이밍 복원 장치의 구성 블록도
도 2는 도 1의 타이밍 에러 검출기의 일 실시예를 보인 구성 블록도
도 3은 도 1의 타이밍 에러 검출기의 다른 실시예를 보인 구성 블록도
도 4는 본 발명에 따른 타이밍 복원 장치의 구성 블록도
도 5a 내지 도 5c는 도 4의 제곱 연산부의 입/출력과 대역 통과 필터의 출력을 주파수 영역에서 표현한 도면
도 6은 도 4의 제곱 연산부의 상세 블록도
도 7은 본 발명에 따른 타이밍 복원 장치 중 루프 필터의 상세 블록도
도 8a는 SNR=10dB이고 고스트가 없는 경우, 타이밍 에러 검출기들의 평균 이득을 비교한 실험 그래프
도 8b는 SNR=10dB이고 고스트가 없는 경우, 타이밍 에러 검출기들의 잔류 지터 특성을 비교한 실험 그래프
도 9a는 SNR=10dB이고 0dB 고스트가 존재하는 경우, 타이밍 에러 검출기들의 평균 이득을 비교한 실험 그래프
도 9b는 SNR=10dB이고 0dB 고스트가 존재하는 경우, 타이밍 에러 검출기들의 잔류 지터 특성을 비교한 실험 그래프
도 10a는 본 발명과 종래의 타이밍 에러 검출기들의 평균 이득 변화를 실험한 그래프
도 10b는 본 발명과 종래의 타이밍 에러 검출기들의 잔류 지터 변화를 실험한 그래프
도 11은 본 발명의 극성형 제곱 타이밍 에러 검출기를 장착한 타이밍 복원 장치의 심볼 주파수 오프셋에 따른 추적/포착 그래프
도면의 주요부분에 대한 부호의 설명
100 : 재샘플부400 : 타이밍 복원부
401 : 타이밍 에러 검출부401a : 제곱 연산부
401b : 대역 통과 필터401c : 부호 추출기
402 : 루프 필터403 : NCO
상기와 같은 목적을 달성하기 위한 본 발명에 따른 타이밍 복원 장치는, 재샘플부로부터 출력되는 기저대역 신호를 제곱하여 일정 대역만을 통과시키고, 통과된 신호의 부호를 추출하여 타이밍 에러에 관한 정보로 출력하는 타이밍 에러 검출부와, 상기 타이밍 에러 검출부에서 출력되는 타이밍 에러 정보 중 저대역 신호 성분만을 필터링하는 루프 필터와, 상기 타이밍 에러 정보의 저대역 성분에 따라 출력 주파수를 변환시켜 상기 재샘플부의 샘플링 타이밍을 조절하는 NCO로 구성되는 것을 특징으로 한다.
상기 타이밍 에러 검출부는 재샘플부로부터 출력되는 기저대역 I,Q 신호에 대해 각각 제곱한 후 두 제곱된 신호를 더하여 출력하는 제곱 연산부와, 상기 제곱 연산부의 출력을 대역 통과 필터링하는 대역 통과 필터와, 상기 대역 통과 필터의 출력으로부터 부호만을 추출하여 출력하는 부호 추출기로 구성되는 것을 특징으로 한다.
상기 루프 필터는 상기 타이밍 에러 검출부에서 검출된 극성형 타이밍 에러의 방향에 따라 미리 계산된 양 또는 음의 대역폭 값을 누적하여 출력하는 것을 특징으로 한다.
본 발명의 다른 목적, 특징 및 잇점들은 첨부한 도면을 참조한 실시예들의 상세한 설명을 통해 명백해질 것이다.
이하, 첨부된 도면을 참조하여 본 발명의 실시예의 구성과 그 작용을 설명하며, 도면에 도시되고 또 이것에 의해서 설명되는 본 발명의 구성과 작용은 적어도하나의 실시예로서 설명되는 것이며, 이것에 의해서 상기한 본 발명의 기술적 사상과 그 핵심 구성 및 작용이 제한되지는 않는다.
도 4는 본 발명에 따른 타이밍 복원 장치의 구성 블록도로서, 재샘플부(100)의 출력에 대해 제곱을 취하여 대역 통과 필터링한 후 부호를 추출하여 타이밍 에러 정보로서 출력하는 타이밍 에러 검출부(401), 상기 타이밍 에러 정보 중 저대역 신호 성분만을 필터링하는 루프 필터(402), 상기 타이밍 에러 정보의 저대역 성분에 따라 출력 주파수를 변환시켜 상기 재샘플부(100)의 샘플링 타이밍을 조절하는 NCO(403)로 구성된다. 여기서, 상기 타이밍 에러 검출부(401)는 상기 재샘플부(100)의 I,Q 출력에 대해 각각 제곱을 취하여 더하는 제곱 연산부(401a), 상기 제곱 연산부(401a)의 출력을 대역 통과 필터링하는 대역 통과 필터(401b), 상기 대역 통과 필터(401b)의 출력으로부터 부호를 추출하여 타이밍 에러 신호로 출력하는 부호 추출기(401c)로 구성된다.
이와 같이 구성된 본 발명에서 재샘플부(100)에서 출력되는 기저대역 I,Q 신호는 타이밍 에러 검출부(400)의 제곱 연산부(401b)로 입력된다.
상기 재샘플부(100)에서 출력되는 기저대역 I,Q 신호 x(t)=[xI(t),xQ(t)]라 하자. 즉, xI(t)와 xQ(t)는 기저대역에서 x(t)의 실수(in-phase) 성분과 허수 성분(quadrature) 성분을 나타낸다.
이러한 기저대역 신호 x(t)가 타이밍 에러 검출부(401)의 제곱 연산부(401a)를 거치면 하기의 수학식 3과 같이 기저대역 I,Q 신호에 제곱이 취해진다.
이때, 상기 y(t)는 비선형 스펙트럼-라인(spectrum-line) 방법에 의해 원래의 신호뿐만 아니라 송신기의 정합 필터의 롤-오프(roll-off) 성분에 의해 심볼 주파수(1/T)를 중심 주파수로 하는 정현파 신호도 갖게 되며, 타이밍 복구부의 타이밍 정보는 이 정현파로부터 구해진다.
따라서, 대역 통과 필터(401b)는 이 정현파를 필터링하기 위해 사용된다.
상기 수학식 3을 주파수 영역에서 콘벌루션(convolution) 이론을 적용하면 하기의 수학식 4와 같이 나타낼 수 있다.
상기된 수학식 4를 주파수 영역에서 도식적으로 나타내면 도 5a 내지 도 5c와 같다. 즉, 도 5a는 주파수 영역에서의 I,Q 성분이고, 도 5b는 상기 주파수 영역에서의 I,Q 성분에 제곱을 하여 더한 결과이고, 도 5c는 도 5b의 출력에 대해 대역 통과 필터링한 결과이다.
도 6은 상기된 극성형 제곱 타이밍 에러 검출기 알고리즘을 회로로 구현한 예로서, 제곱 연산부(401a)는 기저대역 실수 성분의 신호 XI(t)를 제곱하는 제 1 제곱부(601), 기저대역 허수 성분의 신호 XQ(t)를 제곱하는 제 2 제곱부(602), 상기제 1, 제 2 제곱부(601,602)의 출력을 더하여 대역 통과 필터(401b)로 출력하는 가산기(603)로 구성된다.
상기 제곱 연산부(401a)의 출력은 대역 통과 필터(401b)에서 대역 통과 필터링되어 부호 추출기(401c)로 출력된다. 상기 대역 통과 필터(401b)는 4차 IIR 필터를 사용하는 것을 실시예로 한다.
상기 부호 추출기(401c)는 상기 대역 통과 필터(401b)의 출력으로부터 부호를 추출한 후 상기 부호를 타이밍 에러 정보로 하여 루프 필터(402)로 출력한다. 즉, 상기 부호 추출기(401c)는 대역 통과 필터(401b)의 출력에서 부호만을 추출하여 출력하므로, 극성형 타이밍 에러 정보로 표현된다.
상기 루프 필터(402)는 타이밍 에러 검출부(401)에서 출력되는 타이밍 에러 정보 중 저대역 신호 성분만을 필터링하여 NCO(403)로 출력하고, 상기 NCO(403)는 상기 타이밍 에러 정보의 저대역 성분에 따라 출력 주파수를 변환시켜 상기 재샘플부(100)의 샘플링 타이밍을 조절한다.
도 7은 상기 타이밍 에러 검출부(401)를 통해 생성된 극성형 타이밍 에러의 방향성에 따라 루프 대역폭을 결정하는 루프 필터(402)의 일 실시예를 보인 블록도이다.
도 7을 보면, 제 1 저장부(701a)는 다수개의 루프 필터의 제 1 양의 대역폭 값(Frequency1Bw_0∼Frequency1Bw_3)을 미리 계산하여 저장하고 있고, 제 2 저장부(702a)는 다수개의 루프 필터의 제 1 음의 대역폭 값(Frequency1Bw_0∼Frequency1Bw_3)을 미리 계산하여 저장하고 있다. 제 1먹스(703a)는 락 검출 신호 LD[2:0]에 따라 상기 제 1 저장부(701a)에 저장된 다수개의 제 1 양의 대역폭 값들중 하나를 선택하여 제 3 먹스(705a)로 출력하고, 제 2 먹스(704a)는 락 검출 신호 LD[2:0]에 따라 상기 제 2 저장부(702a)에 저장된 다수개의 제 1 음의 대역폭 값들중 하나를 선택하여 상기 제 3 먹스(705a)로 출력한다. 상기 제 3 먹스(705a)는 상기 타이밍 에러 검출부(401)의 극성형 타이밍 에러값에 따라 상기 제 1, 제 2 먹스(703a,704a)의 출력 중 어느 하나를 선택하여 가산기(708)로 출력한다.
한편, 제 3 저장부(701b)는 다수개의 루프 필터의 제 2 양의 대역폭 값(Frequency2Bw_0∼Frequency2Bw_3)을 미리 계산하여 저장하고 있고, 제 4 저장부(702b)는 다수개의 루프 필터의 제 2 음의 대역폭 값(Frequency2Bw_0∼Frequency2Bw_3)을 미리 계산하여 저장하고 있다. 제 4 먹스(703b)는 락 검출 신호 LD[2:0]에 따라 상기 제 3 저장부(701b)에 저장된 다수개의 제 2 양의 대역폭 값들중 하나를 선택하여 제 6 먹스(705b)로 출력하고, 제 5 먹스(704b)는 락 검출 신호 LD[2:0]에 따라 상기 제 4 저장부(702b)에 저장된 다수개의 제 2 음의 대역폭 값들중 하나를 선택하여 제 6 먹스(705b)로 출력한다. 상기 제 6 먹스(705b)는 상기 타이밍 에러 검출부(401)의 극성형 타이밍 에러값에 따라 상기 제 4, 제 5 먹스(703b,704b)의 출력 중 어느 하나를 선택하여 가산기(706)로 출력한다. 상기 가산기(706)는 제 6 먹스(705b)의 출력과 다음단의 지연기(707)에서 피드백되는 값을 더하여 다음단의 지연기(707)로 출력하고, 상기 지연기(707)는 가산기(706)의 출력을 1심볼만큼 지연시켜 상기 가산기(706)로 피드백시킴과 동시에 상기 가산기(708)로 출력한다. 상기 가산기(708)는 상기 제 3 먹스(705a)의 출력과 상기 지연기(707)의 출력을 더하여 NCO(403)로 출력한다. 여기서, 상기 가산기(706,708), 지연기(707)는 일종의 적분기이며, 상기 제 3, 제 6 먹스(705a,705b)의 결과를 심볼 단위로 누적한다. 이때, 상기 필터 대역폭의 기어 쉬프팅(Gear Shifting)은 락 검출 신호 LD[2:0]에 의해 자동으로 이루어진다.
즉, 상기 루프 필터(101c)는 극성형 타이밍 에러의 방향성이 양(+1)이면 양의 대역폭 값을 누적하고, 반대로 극성형 타이밍 에러의 방향성이 음(-1)이면 음의 대역폭 값을 누적하면 된다. 따라서, 루프 필터의 대역폭 값은 상수가 되며, 루프 필터 대역폭 값의 선택을 위해 곱셈기 대신 먹스를 사용할 수 있으므로 하드웨어 자원을 많이 줄일 수 있다. 이는 타이밍 에러 값이 데이터형이 아니고 극성형이기 때문에 가능하다.
도 8a, 8b은 SNR=10dB이고, 고스트가 없는 경우, 종래의 타이밍 에러 검출기와 본 발명의 타이밍 에러 검출기의 타이밍 오프셋에 따른 평균 이득(즉, S-커브)과 정규화한 후 잔류 지터(variation)의 실험 결과를 보여준다. 도 8a에서와 같이 본 발명의 극성형 제곱 타이밍 에러 검출기의 평균 이득이 종래의 타이밍 에러 검출기들보다 최소 3배 이상 큼을 알 수 있다. 또한, 도 8b에서와 같이 잔류 지터 특성도 극성형 가드너 방식에 비해 최대 40배 이상 적음을 알 수 있다.
도 9는 SNR=10dB이고, 0dB 고스트가 존재하는 경우, 종래의 타이밍 에러 검출기와 본 발명의 타이밍 에러 검출기의 타이밍 오프셋에 따른 평균 이득(S-커브)과 정규화한 후 잔류 지터(variation)의 실험 결과를 보여준다. 도 9a에서와 같이본 발명의 극성형 제곱 타이밍 에러 검출기의 평균 이득이 종래의 타이밍 에러 검출기들보다 최소 10배 이상 큼을 알 수 있다. 또한, 도 9b에서와 같이 잔류 지터 특성도 극성형 가드너 방식에 비해 최대 40배 이상 적음을 알 수 있다.
도 10은 본 발명의 극성형 제곱 타이밍 에러 검출기의 평균 이득 및 잔류 지터 특성이 기존의 타이밍 에러 검출기와는 다르게, 고스트의 크기에 상관없이 거의 동일한 결과를 보여준다. 따라서, 본 발명의 극성형 제곱 타이밍 에러 검출기의 평균 이득 및 잔류 지터는 종래의 타이밍 에러 검출기보다 상당히 우수함을 알 수 있으며, 이러한 결과는 타이밍 복원 장치의 성능 개선에 크게 기여하게 된다.
도 11은 본 발명의 극성형 제곱 타이밍 에러 검출기를 장착한 타이밍 복원 장치의 심볼 주파수 오프셋에 따른 추적/포착 그래프를 보여준다. 도 11은 심볼 주파수 오프셋에 상관없이 일정한 수렴 시간을 보여준다. 이때, SNR=20dB, 고스트는 0dB인 경우를 예로 들고 있다. 즉, 기존의 타이밍 에러 검출기들은 심볼 주파수 오프셋의 크기에 따라 수렴 속도가 심하게 변화하였지만, 본 발명은 극성형 제곱 타이밍 에러 검출기의 우수한 평균 이득 및 잔류 지터 특성에 의해 거의 동일한 시간에 수렴함을 알 수 있다.
또한, 이러한 특성은 채널 등화기의 수렴 속도의 향상에 기여함을 알 수 있다.
본 발명은 VSB/QPSK/QAM 수신기의 통신 분야에 적용 가능하다.
이상에서와 같이 본 발명에 따른 타이밍 복원 장치에 의하면, 타이밍 복원을위한 타이밍 에러 검출시 기저대역 I,Q 신호에 대해 각각 제곱을 취하여 더한 후 그 결과에 대해 대역 통과 필터링하고 필터링 결과로부터 부호만을 추출하여 타이밍 에러로 출력함으로써, 타이밍 에러에 대해 매우 큰 평균 이득과 매우 작은 잔류 지터 특성을 가지므로 타이밍 에러를 포착/추적하는 시간을 단축할 수 있다. 특히 낮은 SNR 환경에서 0dB 고스트가 존재하는 경우 또는, SFN(Single Frequency Network) 채널에 대해서도 매우 큰 평균 이득이 얻어지므로 빠른 시간 안에 타이밍 오프셋을 포착할 수 있으며, 포착 및 추적 과정에서 상당히 작은 잔류 지터 특성을 얻을 수 있다. 일 예로, 거의 10dB 이하의 SNR 조건에서 고스트의 크기 및 위치에 상관없이 일정한 시간안에 타이밍 오프셋을 포착/추적할 수 있다.
또한, 타이밍 에러가 극성형이므로 루프 필터의 하드웨어 자원을 줄일 수 있다.
이상 설명한 내용을 통해 당업자라면 본 발명의 기술 사상을 일탈하지 아니하는 범위에서 다양한 변경 및 수정이 가능함을 알 수 있을 것이다.
따라서, 본 발명의 기술적 범위는 실시예에 기재된 내용으로 한정되는 것이 아니라 특허 청구의 범위에 의하여 정해져야 한다.

Claims (3)

  1. 현재 심볼들의 타이밍 에러를 입력받아 디지털화된 신호와 신호 사이의 에러를 줄이는 방향으로 보간을 하는 재샘플부로부터 출력되는 기저대역 신호를 제곱하여 일정 대역만을 통과시키고, 통과된 신호의 부호를 추출하여 타이밍 에러에 관한 정보로 출력하는 타이밍 에러 검출부;
    상기 타이밍 에러 검출부에서 출력되는 타이밍 에러 정보 중 저대역 신호 성분만을 필터링하는 루프 필터; 그리고
    상기 타이밍 에러 정보의 저대역 성분에 따라 출력 주파수를 변환시켜 상기 재샘플부의 샘플링 타이밍을 조절하는 NCO로 구성되는 것을 특징으로 하는 타이밍 복원 장치.
  2. 제 1 항에 있어서, 상기 타이밍 에러 검출부는
    상기 재샘플부로부터 출력되는 기저대역 I,Q 신호에 대해 각각 제곱한 후 두 제곱된 신호를 더하여 출력하는 제곱 연산부와,
    상기 제곱 연산부의 출력을 대역 통과 필터링하는 대역 통과 필터와,
    상기 대역 통과 필터의 출력으로부터 부호만을 추출하여 출력하는 부호 추출기로 구성되는 것을 특징으로 하는 타이밍 복원 장치.
  3. 제 1 항에 있어서, 상기 루프 필터는
    상기 타이밍 에러 검출부에서 검출된 극성형 타이밍 에러의 방향에 따라 미리 계산된 양 또는 음의 대역폭 값을 누적하여 출력하는 것을 특징으로 하는 타이밍 복원 장치.
KR1020020040999A 2002-07-13 2002-07-13 타이밍 복원 장치 KR100937404B1 (ko)

Priority Applications (1)

Application Number Priority Date Filing Date Title
KR1020020040999A KR100937404B1 (ko) 2002-07-13 2002-07-13 타이밍 복원 장치

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1020020040999A KR100937404B1 (ko) 2002-07-13 2002-07-13 타이밍 복원 장치

Publications (2)

Publication Number Publication Date
KR20040006659A true KR20040006659A (ko) 2004-01-24
KR100937404B1 KR100937404B1 (ko) 2010-01-18

Family

ID=37316529

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020020040999A KR100937404B1 (ko) 2002-07-13 2002-07-13 타이밍 복원 장치

Country Status (1)

Country Link
KR (1) KR100937404B1 (ko)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100640827B1 (ko) * 2005-02-28 2006-11-06 엘지전자 주식회사 디지털 방송 수신기의 타이밍 복원 장치 및 방법

Family Cites Families (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR0148140B1 (ko) * 1993-06-30 1998-09-15 김광호 심볼 타이밍 복구장치
KR100195756B1 (ko) * 1996-09-30 1999-06-15 전주범 가변 레이트 복조기의 심볼 타이밍 복원 회로
KR100247349B1 (ko) * 1997-04-22 2000-03-15 윤종용 심볼타이밍복구장치
KR100236042B1 (ko) * 1997-09-12 1999-12-15 전주범 잔류측파대 hdtv 시스템의 타이밍 복원을 위한 위상 검출방법 및 그 회로
KR100354839B1 (ko) * 1999-12-24 2002-10-05 주식회사 하이닉스반도체 저면적 및 저잡음을 위한 심볼 타이밍 복원 장치
KR100351833B1 (ko) * 2000-10-20 2002-09-11 엘지전자 주식회사 디지털 ｔｖ 수신기

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100640827B1 (ko) * 2005-02-28 2006-11-06 엘지전자 주식회사 디지털 방송 수신기의 타이밍 복원 장치 및 방법

Also Published As

Publication number Publication date
KR100937404B1 (ko) 2010-01-18

Similar Documents

Publication Publication Date Title
US8175193B2 (en) Apparatus for recovering carrier wave in digital broadcasting receiver and method therefor
US7418061B2 (en) Receiver having decisional feedback equalizer with remodulation and related methods
US20070088515A1 (en) Carrier phase independent symbol timing recovery methods for vsb receivers
US6351293B1 (en) Decision directed phase detector
KR100866867B1 (ko) 타이밍 복원 장치
KR100469291B1 (ko) 심볼 클럭 복구 장치
KR100519362B1 (ko) 타이밍 복원 장치
KR101019481B1 (ko) 타이밍 복구 장치 및 방법
KR100510690B1 (ko) 디지털 티브이 수신기 및 심볼 클럭 복구 장치
US7106818B2 (en) Method and apparatus for timing recovery based on dispersion characterization and components therefor
KR100937404B1 (ko) 타이밍 복원 장치
US7463692B2 (en) Device and method for symbol clock recovery in digital television
KR100640827B1 (ko) 디지털 방송 수신기의 타이밍 복원 장치 및 방법
KR100783399B1 (ko) 큐에이엠 수신기의 타이밍 락 디텍터
KR101345016B1 (ko) 디지털 방송수신기의 반송파 복원 장치 및 그 방법
KR100438586B1 (ko) 직교진폭변조 수신기
KR101344976B1 (ko) 디지털 방송수신기의 반송파 복원 장치
KR20040080221A (ko) 하이브리드 타이밍 복원 장치
KR100617091B1 (ko) 심볼 시간 복원을 위한 타이밍 에러 탐지기
KR100732170B1 (ko) 타이밍 복원 장치 및 방법
KR100330236B1 (ko) 무선통신시스템에서 수신단의 타이밍 복구회로
KR100966550B1 (ko) 디지털 티브이 수신기 및 심볼 클럭 복구 장치
KR100396672B1 (ko) 디지털 ｔｖ 수신기
KR100451741B1 (ko) 반송파 복구 장치
KR100744511B1 (ko) 디지털 방송 수신기의 반송파 복원 장치 및 방법

Legal Events

Date Code Title Description
A201 Request for examination
AMND Amendment
E902 Notification of reason for refusal
E601 Decision to refuse application
J201 Request for trial against refusal decision
AMND Amendment
B701 Decision to grant
GRNT Written decision to grant
FPAY Annual fee payment

Payment date: 20121227

Year of fee payment: 4

FPAY Annual fee payment

Payment date: 20131224

Year of fee payment: 5

FPAY Annual fee payment

Payment date: 20141224

Year of fee payment: 6

FPAY Annual fee payment

Payment date: 20151224

Year of fee payment: 7

FPAY Annual fee payment

Payment date: 20161214

Year of fee payment: 8

FPAY Annual fee payment

Payment date: 20171214

Year of fee payment: 9