KR100354839B1 - 저면적 및 저잡음을 위한 심볼 타이밍 복원 장치 - Google Patents

저면적 및 저잡음을 위한 심볼 타이밍 복원 장치 Download PDF

Info

Publication number
KR100354839B1
KR100354839B1 KR1019990062205A KR19990062205A KR100354839B1 KR 100354839 B1 KR100354839 B1 KR 100354839B1 KR 1019990062205 A KR1019990062205 A KR 1019990062205A KR 19990062205 A KR19990062205 A KR 19990062205A KR 100354839 B1 KR100354839 B1 KR 100354839B1
Authority
KR
South Korea
Prior art keywords
interpolation
filtering
symbol timing
timing
output
Prior art date
Application number
KR1019990062205A
Other languages
English (en)
Other versions
KR20010064085A (ko
Inventor
이선형
이덕명
Original Assignee
주식회사 하이닉스반도체
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 주식회사 하이닉스반도체 filed Critical 주식회사 하이닉스반도체
Priority to KR1019990062205A priority Critical patent/KR100354839B1/ko
Publication of KR20010064085A publication Critical patent/KR20010064085A/ko
Application granted granted Critical
Publication of KR100354839B1 publication Critical patent/KR100354839B1/ko

Links

Classifications

    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04L—TRANSMISSION OF DIGITAL INFORMATION, e.g. TELEGRAPHIC COMMUNICATION
    • H04L27/00—Modulated-carrier systems
    • H04L27/26—Systems using multi-frequency codes
    • H04L27/2601—Multicarrier modulation systems
    • H04L27/2647—Arrangements specific to the receiver only
    • H04L27/2655—Synchronisation arrangements
    • H04L27/2662—Symbol synchronisation
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04L—TRANSMISSION OF DIGITAL INFORMATION, e.g. TELEGRAPHIC COMMUNICATION
    • H04L27/00—Modulated-carrier systems
    • H04L27/0014—Carrier regulation
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04L—TRANSMISSION OF DIGITAL INFORMATION, e.g. TELEGRAPHIC COMMUNICATION
    • H04L27/00—Modulated-carrier systems
    • H04L27/02—Amplitude-modulated carrier systems, e.g. using on-off keying; Single sideband or vestigial sideband modulation
    • H04L27/06—Demodulator circuits; Receiver circuits
    • H04L27/066—Carrier recovery circuits
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04L—TRANSMISSION OF DIGITAL INFORMATION, e.g. TELEGRAPHIC COMMUNICATION
    • H04L27/00—Modulated-carrier systems
    • H04L27/0014—Carrier regulation
    • H04L2027/0024—Carrier regulation at the receiver end
    • H04L2027/0026—Correction of carrier offset
    • H04L2027/0036—Correction of carrier offset using a recovered symbol clock

Landscapes

  • Engineering & Computer Science (AREA)
  • Computer Networks & Wireless Communication (AREA)
  • Signal Processing (AREA)
  • Digital Transmission Methods That Use Modulated Carrier Waves (AREA)
  • Synchronisation In Digital Transmission Systems (AREA)

Abstract

본 발명은 보다 작은 면적과 보다 작은 지터값을 가지는 심볼 타이밍 복원 장치를 제공하기 위한 것으로, 본 발명은 송신측으로부터 변조되어 입력되는 변조된 아날로그 신호를 입력받아 디지털 데이터로 샘플링하기 위한 아날로그-디지털 변환 수단; 임의의 샘플링 타이밍에 응답하여 상기 아날로그-디지털 변환 수단으로부터 출력되는 샘플링된 디지털 데이터를 참조하여 보간동작을 수행하고, 상기 샘플링된 디지털 데이터의 펄스를 원하는 특정 쉐이프로 필터링하기 위한 보간 및 필터링 수단; 상기 보간 및 필터링 수단으로부터의 보간된 샘플 데이터를 입력받아 심볼 타이밍의 에러를 판별하되, Mueller 알고리듬으로 판별 동작을 수행하는 판별 수단; 상기 판별 수단으로부터 출력되는 에러신호를 입력받아 상기 에러신호를 "+1", "-1" 및 "0" 중 어느 하나의 값으로 강제적으로 판정하여 상기 판별 수단으로부터 출력되는 에러신호에 존재하는 타이밍 지터를 줄이기 위한 강 판정 수단; 및 상기 강 판정 수단으로부터 출력되는 강제 판정된 값을 필터링하여 상기 보간 및 필터링 수단으로 상기 샘플링 타이밍을 보정하기 위한 업데이트신호를 출력하기 위한 루프 필터링 수단을 구비하는 심볼 타이밍 복원 장치를 제공한다.

Description

저면적 및 저잡음을 위한 심볼 타이밍 복원 장치{DEVICE FOR RECOVERING SYMBOL TIMING AND FOR SMALL AREA AND LOW NOISE}
본 발명은 데이터 통신 관련 기술로서, 특히 심볼 타이밍(symbol timing)을 복원하기 위한 심볼 타이밍 복원 장치에 관한 것이다.
최근 인터넷 사용의 증가와 화상 통신 및 멀티미디어 콘텐츠의 대중화로 인해 전송 데이터의 양이 급증하고 있고, 이러한 추세로 인해 기존의 통신망 및 전화선을 이용한 통신의 대역폭으로는 데이터 전송을 원활히 지원할 수 없는 형편이다. 따라서, 이러한 한계를 극복하기 위하여 ADSL(Asymmetric Digital Subscriber Line)이나 케이블 모뎀(cable modem) 등의 고속 통신망에 대한 연구가 활발하게 이루어지고 있고, 현재 설치 및 운용되고 있는 상태이다.
또한, 데이터의 원활한 전송을 위해 전송 채널의 상태에 따라 동일 시간에 더 많은 데이터를 주고 받을 수 있는 멀티 레벨(multi level) 데이터 전송 방식을 도입하게 되는데, 이러한 멀티 레벨 데이터 전송은 일반적으로 QAM(Quadrature Amplitude Modulation) 변/복조 방식을 이용한다.
한편, QAM 복조기는 내부에 변조된 심볼을 처음으로 받아들여 심볼 타이밍 의 에러를 판별하고 이를 복원하기 위한 장치를 구비하며, 이러한 장치는 고속 동작 및 저잡음 특성을 가질수록 복조기의 다음 단에서의 원활한 동작을 보장할 수 있다.
잘 알려진 바와 같이, 심볼 타이밍 에러를 판별하고 복원하기 위한 알고리듬으로는 BPSK(Binary Phase Shift Key), QPSK(Quadrature Phase Shift Key) 등의 이진 변조 방식에 주로 사용되는 Stochastic gradient timing recovery 방식과 이와 유사한 Minimum Mean Square Error 방식(참고 문헌 : "Digital Communication", Edward Lee, David G. Messertschmitt, 1998, Kluwer Academic Publishers), Mueller 방식(IEEE TRANSACTION ON COMMUNICATIONS, VOL. COM-24, NO.5, MAY 1976, P516) 및 Early-Late 방식 등이 있다. 상기의 이러한 알고리듬들은 각각 나름대로의 특성을 가지고 있으므로, 타이밍 복원에 적절한 복원 알고리듬을 선정하여 구현하여야 한다.
먼저, Stochastic gradient timing recovery 방식, Minimum Mean Square Error 방식 및 Mueller 방식은 직접 결정(Decision-directed) 방식으로서, 최초에 판별한 값이 오차를 갖게 되면 수렴을 하지 않거나, 수렴을 하더라도 수렴할 때까지 소요되는 시간이 긴 단점을 가진다. 그리고, Stochastic gradient timing recovery 방식 및 Minimum Mean Square Error 방식은 심볼 당 여러 개의 샘플을 취하는 반면에, Mueller 방식은 심볼 당 1개의 샘플만을 취하므로 샘플러(sampler)의 성능이 떨어지더라도 구현이 가능하다는 장점 때문에 선호되었으나 최근에는 샘플러의 성능이 심볼 당 여러 개의 샘플을 취하는 데 충분하여 많이 사용되고 있지 않다. 하지만, 샘플러가 심볼 당 여러 개의 샘플을 취한다고 하더라도 이를 처리하기 위한 하드웨어 리소스(hardware resource)는 심볼 당 1개의 샘플을 취하는 데 필요한 하드웨어 리소스보다는 크므로, 칩 설계 및 양산 시 약점으로 부각될 수 있다.
또한, Stochastic gradient timing recovery 방식, Minimum Mean Square Error 방식 및 Mueller 방식은 모두 일단 수렴하게 되면 작은 타이밍 지터(timing jitter)를 가지는 장점을 가진다. 그러나, 성좌의 갯수가 256개 이상이 되면, 각 레벨 사이의 간격이 아주 작아져 상대적으로 작은 타이밍 지터값이라 할지라도 원활한 심볼 타이밍 에러의 복원 동작에 나쁜 영향을 미칠 수 있다.
반면, Early-Late 방식은 입력 신호의 극성 변화를 관찰하여 심볼 타이밍 에러를 판별함으로써 대칭적인(symmetric) 데이터 전송 및 이진 변조에 좋은 특성을가지고, 수렴 속도면에서도 직접 결정 방식에 비해 우수한 특성을 가진다. 그리고, 이퀄라이저(equalizer)와의 연동이 필요하지 않으므로 독립적으로 동작이 가능하고, 주변 제어 로직이 줄어든다는 또다른 장점을 가진다. 그러나, 멀티 레벨 데이터 전송인 경우에는 일정 간격의 제로-크로싱(zero-crossing)을 기대할 수 없으므로 타이밍 지터가 매우 큰 단점이 있다. 이 때문에 QAM 변조 방식에는 잘 사용되지 않는다.
본 발명은 상기 문제점을 해결하기 위하여 안출된 것으로써, 보다 작은 면적과 보다 작은 지터값을 가지는 심볼 타이밍 복원 장치를 제공하는데 그 목적이 있다.
도 1은 일반적인 심볼 타이밍 복원 장치에 대한 블록도.
도 2는 본 발명의 일실시예에 따른 심볼 타이밍 복원 장치의 블록도.
* 도면의 주요 부분에 대한 설명
100 : ADC 110 : 보간 및 SRRC 필터부
120 : 판별부 130 : 루프 필터
140 : DDS 200 : 강 판정부
상기 목적을 달성하기 위한 본 발명의 일 측면에 따르면, 심볼 타이밍 복원 장치에 있어서, 송신측으로부터 변조되어 입력되는 변조된 아날로그 신호를 입력받아 디지털 데이터로 샘플링하기 위한 아날로그-디지털 변환 수단; 임의의 샘플링 타이밍에 응답하여 상기 아날로그-디지털 변환 수단으로부터 출력되는 샘플링된 디지털 데이터를 참조하여 보간동작을 수행하고, 상기 샘플링된 디지털 데이터의 펄스를 원하는 특정 쉐이프로 필터링하기 위한 보간 및 필터링 수단; 상기 보간 및 필터링 수단으로부터의 보간된 샘플 데이터를 입력받아 심볼 타이밍의 에러를 판별하되, Mueller 알고리듬으로 판별 동작을 수행하는 판별 수단; 상기 판별 수단으로부터 출력되는 에러신호를 입력받아 상기 에러신호를 "+1", "-1" 및 "0" 중 어느 하나의 값으로 강제적으로 판정하여 상기 판별 수단으로부터 출력되는 에러신호에 존재하는 타이밍 지터를 줄이기 위한 강 판정 수단; 및 상기 강 판정 수단으로부터 출력되는 강제 판정된 값을 필터링하여 상기 보간 및 필터링 수단으로 상기 샘플링 타이밍을 보정하기 위한 업데이트신호를 출력하기 위한 루프 필터링 수단을 구비하는 심볼 타이밍 복원 장치가 제공된다.
이하, 본 발명이 속하는 기술분야에서 통상의 지식을 가진 자가 본 발명의 기술적 사상을 용이하게 실시할 수 있을 정도로 상세히 설명하기 위하여, 본 발명의 가장 바람직한 실시예를 첨부된 도면을 참조하여 설명하기로 한다.
본 발명의 일실시예는, 심볼 당 1개의 샘플만을 필요로 하고, 저잡음 특성을 가지되, 성좌의 갯수가 256개를 넘는 전송방식에서 전송망의 잡음 등의 에러유발요인 및 멀티 레벨의 데이터 전송으로 인해 수렴 수의 타이밍 지터값이 커지는 문제를 가진 Mueller 방식의 알고리듬을 채택하여, 타이밍 지터 자체를 줄이지 않고 루프 필터의 동작상에서 타이밍 지터에 의한 영향을 줄임으로써 잡음 특성을 개선한 기술을 제안한다. 즉, 판별부로부터의 출력값을 그대로 루프 필터로 보내는 것이 아니라 판별부로부터의 출력값에 응답하여 "+1", "-1", "0" 중의 1개 값을 강제로 판정한 후 루프 필터로 출력하도록 구성함으로써 심볼 타이밍 복원의 오동작을 줄인다.
도 1은 일반적인 심볼 타이밍 복원 장치에 대한 블록도로서, 송신측으로부터 변조되어 입력되는 변조된 아날로그 신호를 일정한 주파수의 디지털 데이터로 샘플링하기 위한 아날로그-디지털 변환기(ADC, 100)와, 샘플링 타이밍에 응답하여 아날로그-디지털 변환기(100)로부터 출력되는 샘플링된 디지털 데이터에 대한 보간동작과 샘플링된 디지털 데이터의 펄스를 원하는 특정 쉐이프(shape)로 필터링하기 위한 보간 및 SRRC(Square Root Raised Cosine) 필터부(110)와, 상기 보간 및 SRRC 필터부(110)로부터의 보간된 샘플 데이터를 입력받아 Mueller 방식의 알고리듬을 사용하여 심볼 타이밍의 에러를 판별하기 위한 판별부(120)와, 상기 판별부(120)로부터 출력되는 에러 신호(Error)를 필터링하여 상기 샘플링 타이밍을 보정하기 위한 업데이트신호(Update)를 출력하기 위한 루프 필터(130)와, 상기 루프 필터(130)로부터의 업데이트신호(Update)에 응답하여 상기 보간 및 SRRC 필터부(110)에서의 보간 동작 시 필요한 임의의 샘플링 포인트(계수)를 지정하는 값을 출력하기 위한 DDS(Direct Digital Synthesizer)(140)로 구성된다.
상기 일반적인 심볼 타이밍 복원 장치의 동작은 상기의 구성 설명에서와 같이, 보간 및 SRRC 필터부(110)를 통해 적정 샘플링 포인트의 샘플 데이터만을 추출하고, 추출된 상기 샘플 데이터를 입력받은 판별부(120)에서 상기 샘플 데이터들에 대한 에러 판별 동작을 수행하여 에러 신호(Error)를 출력한다. 그리고, 상기의 에러 신호(Error)가 루프 필터(130) 및 DDS(140)를 거쳐서 보간 및 SRRC 필터부(110)로 피드백되어 보간 동작 시의 복원 동작을 제어하게 된다. 그리고, 보간 및 SRRC 필터부(110)로부터 출력되는 적정 샘플링 포인트의 샘플 데이터를 내부 블록(예를 들어, 이퀄라이저 및 캐리어 복원부)으로 출력한다.
상기 도 1과 같이 구성되는 심볼 타이밍 복원장치의 판별부(120)에서 사용되는 Mueller 방식의 알고리듬으로 인해 앞서 상술한 바와 같이 타이밍 지터값이 커져 잡음 특성이 나빠지게 된다.
도 2는 본 발명의 일실시예에 따른 심볼 타이밍 복원 장치의 블록도이다.
도 2를 참조하면, 본 발명의 심볼 타이밍 복원 장치는 송신측으로부터 변조되어 입력되는 변조된 아날로그 신호를 일정한 주파수의 디지털 데이터로 샘플링하기 위한 아날로그-디지털 변환기(ADC, 100)와, 샘플링 타이밍에 응답하여 아날로그-디지털 변환기(100)로부터 출력되는 샘플링된 디지털 데이터에 대한 보간동작과 샘플링된 디지털 데이터의 펄스를 원하는 특정 쉐이프(shape)로 필터링하기 위한 보간 및 SRRC(Square Root Raised Cosine) 필터부(110)와, 상기 보간 및 SRRC 필터부(110)로부터의 보간된 샘플 데이터를 입력받아 Mueller 방식의 알고리듬을 사용하여 심볼 타이밍의 에러를 판별하기 위한 판별부(120)와, 상기 판별부(120)로부터의 에러신호(Error)에 따라 "+1", "-1" 및 "0" 중 어느 하나의 값을 강제적으로 출력하여 심볼 타이밍 복원 시 발생가능한 오동작을 줄이기 위한 강 판정(hard decision)부(200)와, 상기 강 판정부(200)로부터 출력되는 어느 하나의 값을 입력받아 필터링하여 상기 샘플링 타이밍을 보정하기 위한 업데이트신호(Update)를 출력하기 위한 루프 필터(130)와, 상기 루프 필터(130)로부터의 업데이트신호(Update)에 응답하여 상기 보간 및 SRRC 필터부(110)에서의 보간 동작 시 필요한 임의의 샘플링 포인트(계수)를 지정하는 값을 출력하기 위한 DDS(Direct Digital Synthesizer)(140)로 이루어진다.
상기와 같이 구성되는 도 1의 심볼 타이밍 복원 장치는 상기 도 1의 심볼 타이밍 복원 장치와 그 구성이 유사하되, 판별부(120)와 루프 필터(130) 사이에 강 판정부(200)를 더 포함하여 이루어진다.
따라서, 본 발명의 심볼 타이밍 복원 장치를 구성하는 다른 구성요소에 대한 구체적인 설명은 여기서 생략하고, 본 발명의 핵심 구성요소인 강 판정부(200)에 대해 보다 구체적으로 설명한다.
본 발명의 심볼 타이밍 복원 장치는 도시한 바와 같이 판별부(120)의 출력값(즉, 에러신호)을 그대로 루프 필터(130)의 입력으로 출력하는 것이 아니라, 판별부(120)의 출력값을 강 판정부(200)가 입력받아 그 출력값에 응답하여 "+1", "-1", "0" 중 어느 한 값으로 판정하여 판정된 "1" 또는 "-1" 또는 "0"값을 루프 필터(130)의 입력으로 출력한다. 예를 들어, 상기 도 1과 같이 판별부(120)의 출력값을 직접 루프 필터(130)의 입력으로 보내게 되면, 판별부(120)의 출력값이 루프 필터(130) 내부에서 가산되어 판별부(120)의 출력값이 타이밍 지터에 의해 적정한 값이 아닌 값으로 입력되거나 판별부(120)의 출력값의 절대값이 상대적으로 큰 경우에 심볼 타이밍 복원 장치의 안정적인 동작을 보장할 수 없게 되는 반면에, 본 발명에서와 같이 강 판정부(200)를 통해 판별부(120)의 출력값을 강제적으로 "+1" 또는 "-1" 또는 "0"값으로 판정하여 루프 필터(130)로 출력하게 되면, 판별부(120)의 출력값이 타이밍 지터에 의해 적정값이 아닌 경우에도 루프 필터(130)로 입력되는 값은 항상 그 절대값이 "1"이 되어 심볼 타이밍 복원 장치의 오동작을 줄일 수 있다.
본 발명은 판별부(120)로부터 출력되는 타이밍 지터에 의한 심볼 타이밍 복원 동작의 오동작을 줄이기 위한 것으로, 상술한 바와 같은 Muller 방식의 알고리듬을 사용하는 심볼 타이밍 복원 장치에 한정되지 않고 앞서 기재한 다른 알고리듬을 사용하는 심볼 타이밍 복원 장치에도 그 적용이 가능하여, 강 판정부를 통해 판별부의 출력값에 존재하는 타이밍 지터를 줄임으로써 심볼 타이밍 복원 동작의 성능을 향상시킬 수 있다.
한편, 강 판정부는 판별부로부터의 결과값에 응답하여 "+1" 또는 "1" 또는 "0"으로 강제 판정하는 데, 이때 "0"으로 판정하는 경우는 판별부의 출력값이 "0"일 때이다. 여기서, 판별부로부터 "0"의 출력값이 나오는 경우의 확률을 계산해보면, 외부의 잡음이 없는 이상적인 환경에서 256 QAM인 경우 "0.000000000233"이고 64 QAM인 경우 "0.00000006"으로써 타이밍 지터에 의한 오동작 유발 확률에 비해 월등히 작다. 또한, 이러한 수치는 이상적인 경우에 한한 것이고, 실제 채널 환경 상에서는 이러한 수치보다 훨씬 작은 발생 확률을 가짐으로써 강 판정부를 구현할 때 판별부에서 "0"이 나오는 경우를 무시하고 구성할 수도 있다. 즉, 강 판정부를 판별부의 결과값에 응답하여 "+1" 또는 "-1"로 강제 판정하도록 구성함으로써 하드웨어 리소스를 줄일 수 있다.
본 발명의 기술 사상은 상기 바람직한 실시예에 따라 구체적으로 기술되었으나, 상기한 실시예는 그 설명을 위한 것이며 그 제한을 위한 것이 아님을 주의하여야 한다. 또한, 본 발명의 기술 분야의 통상의 전문가라면 본 발명의 기술 사상의 범위 내에서 다양한 실시예가 가능함을 이해할 수 있을 것이다.
상기와 같이 이루어지는 본 발명은, 강 판정부를 구비하여 판별부로부터 출력되는 타이밍 지터에 의한 심볼 타이밍 복원 동작의 오동작을 줄일 수 있다.
또한, 본 발명은 심볼 당 1개의 샘플만을 필요로 하는 Mueller 알고리듬의 장점(하드웨어 리소스가 적은 점)을 살리면서도 강 판정부를 통해 루프 필터의 동작 시 타이밍 지터에 의한 영향을 최소화함으로써 정확한 심볼 타이밍 복원 동작을 보장할 수 있는 탁월한 효과를 구현한다.

Claims (6)

  1. 삭제
  2. 심볼 타이밍 복원 장치에 있어서,
    송신측으로부터 변조되어 입력되는 변조된 아날로그 신호를 입력받아 디지털 데이터로 샘플링하기 위한 아날로그-디지털 변환 수단;
    임의의 샘플링 타이밍에 응답하여 상기 아날로그-디지털 변환 수단으로부터 출력되는 샘플링된 디지털 데이터를 참조하여 보간동작을 수행하고, 상기 샘플링된 디지털 데이터의 펄스를 원하는 특정 쉐이프로 필터링하기 위한 보간 및 필터링 수단;
    상기 보간 및 필터링 수단으로부터의 보간된 샘플 데이터를 입력받아 심볼 타이밍의 에러를 판별하되, Mueller 알고리듬으로 판별 동작을 수행하는 판별 수단;
    상기 판별 수단으로부터 출력되는 에러신호를 입력받아 상기 에러신호를 "+1", "-1" 및 "0" 중 어느 하나의 값으로 강제적으로 판정하여 상기 판별 수단으로부터 출력되는 에러신호에 존재하는 타이밍 지터를 줄이기 위한 강 판정 수단; 및
    상기 강 판정 수단으로부터 출력되는 강제 판정된 값을 필터링하여 상기 보간 및 필터링 수단으로 상기 샘플링 타이밍을 보정하기 위한 업데이트신호를 출력하기 위한 루프 필터링 수단
    을 구비하는 심볼 타이밍 복원 장치.
  3. 제2항에 있어서,
    상기 루프 필터링 수단으로부터의 업데이트신호에 응답하여 상기 보간 및 필터링 수단에서의 보간 동작 시 필요한 임의의 샘플링 포인트를 지정하기 위한 값을 출력하기 위한 수단을 더 구비하는 심볼 타이밍 복원 장치.
  4. 삭제
  5. 심볼 타이밍 복원 장치에 있어서,
    송신측으로부터 변조되어 입력되는 변조된 아날로그 신호를 입력받아 디지털 데이터로 샘플링하기 위한 아날로그-디지털 변환 수단;
    임의의 샘플링 타이밍에 응답하여 상기 아날로그-디지털 변환 수단으로부터 출력되는 샘플링된 디지털 데이터를 참조하여 보간동작을 수행하고, 상기 샘플링된 디지털 데이터의 펄스를 원하는 특정 쉐이프로 필터링하기 위한 보간 및 필터링 수단;
    상기 보간 및 필터링 수단으로부터의 보간된 샘플 데이터를 입력받아 심볼 타이밍의 에러를 판별하되, Mueller 알고리듬으로 판별 동작을 수행하는 판별 수단;
    상기 판별 수단으로부터 출력되는 에러신호를 입력받아 상기 에러신호를 "+1" 및 "-1" 중 어느 하나의 값으로 강제적으로 판정하여 상기 판별 수단으로부터 출력되는 에러신호에 존재하는 타이밍 지터를 줄이기 위한 강 판정 수단; 및
    상기 강 판정 수단으로부터 출력되는 강제 판정된 값을 필터링하여 상기 샘플링 타이밍을 보정하기 위한 업데이트신호를 출력하기 위한 루프 필터링 수단
    을 구비하는 심볼 타이밍 복원 장치.
  6. 제5항에 있어서,
    상기 루프 필터링 수단으로부터의 업데이트신호에 응답하여 상기 보간 및 필터링 수단에서의 보간 동작 시 필요한 임의의 샘플링 포인트를 지정하기 위한 값을 출력하기 위한 수단을 더 구비하는 심볼 타이밍 복원 장치.
KR1019990062205A 1999-12-24 1999-12-24 저면적 및 저잡음을 위한 심볼 타이밍 복원 장치 KR100354839B1 (ko)

Priority Applications (1)

Application Number Priority Date Filing Date Title
KR1019990062205A KR100354839B1 (ko) 1999-12-24 1999-12-24 저면적 및 저잡음을 위한 심볼 타이밍 복원 장치

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1019990062205A KR100354839B1 (ko) 1999-12-24 1999-12-24 저면적 및 저잡음을 위한 심볼 타이밍 복원 장치

Publications (2)

Publication Number Publication Date
KR20010064085A KR20010064085A (ko) 2001-07-09
KR100354839B1 true KR100354839B1 (ko) 2002-10-05

Family

ID=19629758

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1019990062205A KR100354839B1 (ko) 1999-12-24 1999-12-24 저면적 및 저잡음을 위한 심볼 타이밍 복원 장치

Country Status (1)

Country Link
KR (1) KR100354839B1 (ko)

Families Citing this family (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100937404B1 (ko) * 2002-07-13 2010-01-18 엘지전자 주식회사 타이밍 복원 장치

Also Published As

Publication number Publication date
KR20010064085A (ko) 2001-07-09

Similar Documents

Publication Publication Date Title
US6101230A (en) Sampling clock signal recovery device and method in receiving terminal of DMT system
Sari et al. New phase and frequency detectors for carrier recovery in PSK and QAM systems
US4709374A (en) Technique for decision-directed equalizer train/retrain
US7801257B2 (en) Adaptive reception techniques for over-sampled receivers
EP1672829B1 (en) Method and apparatus for reception of data over digital transmission link
US6505222B1 (en) Systems methods and computer program products for controlling undesirable bias in an equalizer
US20070195874A1 (en) Method and apparatus for generating one or more clock signals for a decision-feedback equalizer using DFE detected data
US20040001538A1 (en) Error convergence measurement circuit for providing convergence of a filter
US8902963B2 (en) Methods and apparatus for determining threshold of one or more DFE transition latches based on incoming data eye
US6088389A (en) System and method for training a plurality of equalizers and a modem employing the system or method
SE519906C2 (sv) Metod för snabb initiering av multibärsystem och punkt-till- multipunktöverföring för kontinuerlig överföring av multibärsignal i digital abonnentlinje
US5040194A (en) Method and apparatus for providing for automatic gain control of incoming signals in a modem
KR20010052213A (ko) χ디에스엘, 특히 브이디에스엘 모뎀에서의 클락 타이밍복구 방법 및 장치
US4979211A (en) Classifier for high speed voiceband digital data modem signals
US4808937A (en) Phase-locked loop for a modem
WO1996041444A1 (en) Equalization system for timing recovery in electronic data transmission
JP2003520495A (ja) ボー・レート・タイミング復元
JP3644928B2 (ja) デジタル受信器のサンプリングタイミングを制御する方法およびデバイス
US7660377B2 (en) Device for estimating a timing correction loop error for a digital demodulator
KR100354839B1 (ko) 저면적 및 저잡음을 위한 심볼 타이밍 복원 장치
KR100326263B1 (ko) 저잡음 및 고속의 심볼 타이밍 복원 동작을 위한직각증폭변조 복조기
US4868864A (en) Autocorrelating 2400 bps handshake sequence detector
EP0389027A2 (en) Procedure and device for timing recovery in the reception of base band digital signals
US6463106B1 (en) Receiver with adaptive processing
Tzeng et al. Timing recovery in digital subscriber loops using baud-rate sampling

Legal Events

Date Code Title Description
A201 Request for examination
E902 Notification of reason for refusal
E701 Decision to grant or registration of patent right
GRNT Written decision to grant
FPAY Annual fee payment

Payment date: 20050824

Year of fee payment: 4

LAPS Lapse due to unpaid annual fee