KR100783399B1

KR100783399B1 - 큐에이엠 수신기의 타이밍 락 디텍터

Info

Publication number: KR100783399B1
Application number: KR1020010064370A
Authority: KR
Inventors: 한정일
Original assignee: 엘지전자 주식회사
Priority date: 2001-10-18
Filing date: 2001-10-18
Publication date: 2007-12-10
Also published as: KR20030032550A

Abstract

본 발명은 큐에이엠 수신기에서 타이밍 리커버리에 관한 것으로, 특히 루프 필터의 루프 대역폭을 제어하는 타이밍 락 신호를 생성하여 타이밍 리커버리의 성능을 개선하는 것을 목적으로 한다. 이를 위해 본 발명은 I와 Q 채널로 나누어진 기저대역의 수신 신호를 지연시키고 제곱한 후 연산하여 출력하는 락 디텍터와; 다운 샘플링하는 데시메이터를 거친 상기 락 디텍터의 출력 신호를 심벌 레이트로 평균을 구해 출력하는 평균기와; 상기 평균기의 출력 신호를 임계치와 비교하여 크면 락 신호를 생성하는 비교/결정기로 구성된 것을 특징으로 한다. 따라서, 타이밍 락 신호를 이용하여 루프 필터의 루프 대역폭을 조절함으로써 타이밍 리커버리의 성능이 개선되는 효과가 있다.

Description

큐에이엠 수신기의 타이밍 락 디텍터{TIMING LOCK DETECTOR OF QUADRATURE AMPLITUDE MODULATION RECEIVER}

도 1은 종래의 QAM 수신기의 구성을 보인 블록도.

도 2는 도 1의 동기 검출부에서 타이밍 리커버리의 구성을 보인 블록도.

도 3은 본 발명을 설명하기 위해 타이밍 에러 추출기의 출력 특성을 보인 예시도.

도 4는 본 발명 타이밍 락 디텍터의 출력 특성을 보인 예시도.

도 5는 본 발명 타이밍 락 디텍터의 구성을 보인 블록도.

도 6은 도 5의 락 디텍터의 구성을 보인 블록도.

도 7은 도 5의 평균기의 구성을 보인 블록도.

도 8은 본 발명 타이밍 락 디텍터를 적용한 QAM 수신기에서 타이밍 에러의 수렴 특성을 보인 예시도.

도 9는 본 발명 타이밍 락 디텍터의 심볼 평균 출력값을 보인 예시도.

**도면의 주요부분에 대한 부호의 설명**

50 : 락 디텍터 51, 52, 56, 57 : 지연기

53, 54, 58, 59 : 제곱기 55, 60 : 뺄셈기

61 : 덧셈기 65 : 데시메이터

70 : 평균기 71 : 누산기

72 : 절단기 73 : 카운터

80 : 비교/결정기

본 발명은 고화질 TV(HDTV: High Definition Television)의 케이블 방송 수신칩인 큐에이엠(QAM) 수신기에서 타이밍 리커버리에 관한 것으로, 루프 필터의 루프 대역폭을 제어하는 타이밍 락 신호를 생성하여 타이밍 리커버리의 성능을 개선한 큐에이엠 수신기의 타이밍 락 디텍터에 관한 것이다.

일반적으로 HDTV(High Definition Television)의 전송 시스템은 약 20Mbps이상의 높은 전송율을 가지는 데이터를 제한 대역폭 6㎒를 통하여 전송하기 때문에 대역 효율이 좋은 변조 방식을 요구한다.

QAM(Quadrature Amplitude Modulation)방식은 이차원 성상도(Constellation)상에서 신호 집결도를 최대로 높일 수 있는 장점이 있는 반면에, 신호를 I(In-Phase)와 Q(Quadrature-Phase)신호로 나누어서 전송하기 때문에 I신호만 전송하는 VSB(Vestigial SideBand)방식에 비해 구현되기 어려운 단점이 있다.

도 1은 QAM 수신기의 구성을 보인 블록도로서, 무선주파수(RF: Radio Frequency)를 중간주파수(IF: Intermediate Frequency)로 하향시키는 튜너와, 상기 튜너에서 출력된 중간주파수를 샘플링하여 디지털 신호로 변환하는 ADC(Analog to Digital Converter)로 구성된 아날로그 수신부(10)와; 상기 디지털 신호를 입력받아 타이밍과 캐리어(Carrier)를 검출하는 동기 검출부(20)와, 상기 동기 검출부(20)에서 출력된 신호의 채널 왜곡을 보상하는 채널 등화기(30)와, 코딩 이 득을 이용하여 상기 채널 등화기(30)에서 출력된 신호의 에러를 보정하는 채널부호화부로 구성된 복조부로 구성된다.

상기 동기 검출부(20)는 상기 디지털 신호를 기저대역으로 하향시키며 롱-루프(long-loop)를 이루는 캐리어 리커버리(carrier recovery)와; 상기 캐리어 리커버리에 의해 기저대역으로 하향된 신호를 입력받아 클럭 복구를 수행하는 타이밍 리커버리(timing recovery)로 구성된다.

여기서, 상기 타이밍 리커버리에 사용되는 방법 중 재표본기를 이용한 클럭 복구 방법의 경우, 상기 타이밍 리커버리는 도 2에 도시된 바와 같이, A/D변환된 디지털 샘플을 입력받아 보간 제어기로부터 입력받은 오프셋을 이용하여 샘플과 샘플 사이의 값을 보간하여 출력하는 보간기(21)와; 상기 보간기(21)에서 출력된 신호에서 신호대잡음비가 최대가 되도록 원하는 신호를 추출하는 정합필터(22); 상기 정합필터(22)에서 출력된 신호를 다운 샘플링하는 데시메이터(23)와; 상기 데시메이터(23)에서 출력된 신호를 입력받아 타이밍 정보가 있는 스펙트럼 에지부분을 필터링하는 전치 필터(24)와; 상기 전치 필터(24)에서 출력된 신호를 입력받아 가드너(Gardner) 방법의 타이밍 추출 알고리즘을 이용해서 타이밍 에러를 생성하는 타이밍 에러 추출기(25)와; 루프 필터(26)를 거친 상기 타이밍 에러 추출기(25)에서 출력된 신호를 입력받아 즉 타이밍 에러를 이용하여 심볼 클럭을 추정해서 현재의 A/D샘플과 실제 심볼 샘플과의 시간 차이를 계산해 내고 그 차이값인 오프셋을 상기 보간기(Interpolator)(21)에 출력하는 보간 제어기(NCO: Number Controlled Oscillator)(27)로 구성된 타이밍 리커버리의 동작을 설명하면 다음과 같다.

재표본기(Resampler)는 보간기(21)와 보간 제어기(27)로 구성되며, 상기 보간기(21)는 A/D변환된 디지털 샘플을 입력받아 보간 제어기(27)로부터 입력되는 오프셋을 이용하여 샘플과 샘플 사이의 값을 보간하여 출력한다.

재표본기를 거친 데이터는 정합 필터(22)와 데시메이터(23)를 경유한 후 전치 필터(24)에 입력된다.

상기 전치 필터(24)는 타이밍 정보가 있는 스펙트럼 에지(spectrum edge)부분을 필터링하며 2 탭(tap)의 IIR(Infinite Impulse Response)로 구성된다.

타이밍 에러 추출기(25)는 상기 전치 필터(24)를 통과한 데이터를 입력받아 가드너(Gardner) 방법의 타이밍 추출 알고리즘을 이용하여 타이밍 에러를 생성한다.

상기 가드너 방법의 타이밍 추출 알고리즘은 반송파 동기가 완료되지 않은 상태, 즉 위상 에러가 존재하는 경우에도 타이밍 검출기 특성에 의해 위상 에러를 소거한다.

따라서, 상기 가드너 방법의 타이밍 추출 알고리즘은 캐리어 리커버리로부터의 효과가 무시됨으로써 상기 캐리어 리커버리와 병행하여 타이밍 포착이 진행되는 장점이 있다.

상기 타이밍 에러 추출기(25)는 I,Q채널 모두에서 타이밍 정보를 구할 수 있으므로 두 채널 각각에서 구한 타이밍 에러를 합해서 루프 필터(26)로 출력한다.

보간 제어기(27)는 루프 필터(26)를 거친 타이밍 에러를 이용하여 심볼 클럭을 추정해서 현재의 A/D샘플과 실제 심볼 샘플과의 시간 차이를 계산해 내고 그 차 이값인 오프셋을 상기 보간기(21)에 출력한다.

이상, 상기 타이밍 리커버리의 동작을 살펴보았으며 이러한 타이밍 리커버리의 특성을 살펴보면 다음과 같다.

캐리어 리커버리에 의해 기저대역으로 하향된 신호는 타이밍 리커버리에 의해 클럭 복구가 수행된다.

재표본기(resampler)를 이용한 클럭 복구 방법은 고정 주파수로 A/D변환을 하고 모든 클럭 복구를 디지털로 처리하기 때문에 변환기 외의 아날로그 소자를 필요로 하지 않아 구현이 간단하고 소자 잡음을 없앨 수 있다.

또한, 상기 클럭 복구 방법은 PLL(Phase-Locked Loop)의 루프 필터(Loop Filter)를 디지털로 구현함으로써 클럭 복구 시스템의 수렴 특성을 결정하는 루프 대역폭(Loop Bandwidth)을 조절할 수 있다.

또한, 상기 클럭 복구 방법은 첫번째 중간 주파수(44㎒)에서 두번째 중간 주파수로 주파수 변환을 위해 필요했던 아날로그 믹서(mixer)를 사용하지 않고, 첫번째 중간 주파수 대역으로 하향시키는 방법(Direct sampling)을 사용할 수 있는 장점이 있다.

마지막으로, 상기 클럭 복구 방법은 QAM 시스템의 클럭 복구에 있어서 재표본기의 제어기만을 여러 가지 심볼 클럭을 지원할 수 있도록 만들어 주면 되므로 달리 특별한 소자의 추가를 필요로 하지 않는다.

이상, 본 발명의 배경 기술에 대해 설명하였으며 이후 본 발명의 필요성에 대해 설명한다.

심볼 동기화 회로는 PLL구조로 되어 있으며, 타이밍 에러 추출기(25) 다음에 LPF(Low Pass Filter)역할을 하는 루프 필터(26)가 필수적이다.

루프 필터(26) 내의 적분기의 수가 PLL의 차수를 결정하게 되는데, 대개의 경우 추적 능력이나 시스템의 안정도를 고려하여 2차 정도의 PLL이 선택된다.

이때, 루프 필터(26)는 하나의 적분기를 가지게 되는데, Laplace변환 모델은 다음과 같다.

여기서, 루프 필터의 계수 K1, K2는 루프 필터의 특성을 결정하고 더 나아가 전체 PLL루프의 특성을 결정한다.

이 K1, K2값이 크면 시스템의 수렴 특성이 빨라지는 대신 타이밍 지터(timing jitter)가 커질 수 있다.

반대로, K1, K2값이 작은 경우 수렴 속도가 느려지는 대신 안정적인 특성을 보여준다.

따라서, 타이밍 리커버리가 진행되는 초기에는 K1, K2값을 크게 하여 빨리 수렴하도록 유도하고, 어느 정도 타이밍 리커버리가 완료되었을 때 K1, K2값을 줄여 타이밍 지터를 안정적으로 완전하게 잡을 수 있도록 한다.

이때 반드시 필요한 것이 TLD(Timing Lock Detector, 이하 타이밍 락 디텍터로 표기함)로서, 이 타이밍 락 디텍터는 타이밍 특성이 수렴하였을 때 타이밍 락 신호를 출력함으로써 루프 대역폭(Bandwidth)를 조정하는데 결정적인 역할을 수행 한다.

또한, 결정 궤환 등화기(Decision-Feedback Equalizer)에서 IIR 필터 특성이 좋지 않을 때, 이 타이밍 락 신호는 등화기의 IIR 필터를 조정하는 역할을 수행한다.

따라서, 본 발명은 상기와 같은 필요성을 감안하여 창안한 것으로, 타이밍 락 신호를 이용하여 루프 필터의 루프 대역폭의 조정을 올바로 수행함으로써 클럭 복구 시스템의 성능을 개선하고 구현이 간단하고 안정적인 큐에이엠 수신기의 타이밍 락 디텍터를 제공함에 그 목적이 있다.

또한, 본 발명은 타이밍 에러 추출기와 유사한 구성을 갖게 설계하여 구현이 간단한 큐에이엠 수신기의 타이밍 락 디텍터를 제공함에 그 목적이 있다.

상기와 같은 목적을 달성하기 위한 본 발명은, I와 Q 채널로 나누어진 기저대역의 수신 신호를 지연시키고 제곱한 후 연산하여 출력하는 락 디텍터와; 다운 샘플링하는 데시메이터를 거친 상기 락 디텍터의 출력 신호를 심벌 레이트로 평균을 구해 출력하는 평균기와; 상기 평균기의 출력 신호를 임계치와 비교하여 크면 락 신호를 생성하는 비교/결정기로 구성한 것을 특징으로 한다.

이하, 본 발명에 따른 일실시예를 첨부한 도면을 참조하여 상세히 설명하면 다음과 같다.

먼저, 타이밍 락 디텍터는 가드너 방법의 타이밍 에러 추출기와 유사한 구조 를 갖게 설계된다.

통신 채널을 잡음이 없는 이상적인 채널로 가정하면 심벌 레이트로 샘플링한 수신 신호는 클럭 복구가 완료되었을 때 항상 0이 아닌 값으로 나타난다.

신호 성상도를 중심으로 윈도우를 정의했을 때, 수신 신호가 이 윈도우 내에 있는 경우를 카운트하여 미리 정의된 임계치(threshold)보다 작을 경우 락(lock)이 되었다고 가정하고 반대의 경우를 언락(unlock)으로 가정한다.

수신 기저대역 복소수 신호를 x(t)라 할 때, 아래의 수학식 2로 나타낼 수 있다.

여기서, g(t)는 채널 임펄스 응답(channel impulse response)이고, a_i는 데이터 심볼이고, T는 심볼 주기이고, τ는 심볼 클럭의 위상이고, n(t)는 노이즈이고, x(t)는 수신 기저대역 복소수 신호이다.

또한, 가드너 방법의 타이밍 에러 추출기는 심볼 주기 당 두 개의 샘플을 필요로 하며, 결정 순간인 kT+τ에서의 출력값은 아래의 수학식 3과 같다.

여기서, r은 real을 뜻하고, i는 imaginary를 뜻하고, x(t)는 수신 기저대역 복소수 신호이고, e_k는 타이밍 에러 추출기의 출력이다.

또한, 타이밍 락 디텍터의 출력은 아래의 수학식 4와 같다.

여기서, r은 real을 뜻하고, i는 imaginary를 뜻하고, x(t)는 수신 기저대역 복소수 신호이고, v_k는 타이밍 락 디텍터의 출력이다.

가드너 방법으로 구현된 타이밍 에러 추출기의 출력의 위상 에러에 대한 평균을 구하면 아래의 수학식 5와 같다.

4

여기서, E(e_k)는 타이밍 에러 추출기의 출력의 평균이고, τ_e는 심벌 클럭의 위상 에러이고, θ는 위상의 오프셋이다.

이러한 타이밍 에러 추출기의 출력의 위상 에러에 대한 평균을 도시하면 도 3과 같이 사인 커브로 나타난다.

또한, 타이밍 락 디텍터의 출력의 위상 에러에 대한 평균은 아래의 수학식 6과 같다.

여기서, E(v_k)는 타이밍 락 디텍터의 출력의 평균이고, τ_e는 심벌 클럭의 위상 에러이고, Ψ는 위상의 오프셋이다.

이러한 타이밍 락 디텍터의 출력의 위상 에러에 대한 평균을 도시하면 도 4와 같이 코사인 커브로 나타난다.

이상, 타이밍 에러 추출기와 타이밍 락 디텍터를 살펴본 바와 같이, 타이밍 에러 추출기가 안정된 평형 상태에 도달했을 때 동기 검출부는 락 되었다고 가정하며, 타이밍 락 디텍터의 평균 출력값은 최대값을 유지한다.

반대로, 동기 검출부가 언락 되었을 때는 타이밍 에러는 증가하고 타이밍 락 디텍터의 평균 출력값은 0을 나타낸다.

따라서, 동기 검출부의 락 또는 언락의 판별 여부는 타이밍 락 디텍터의 평균 출력값을 비교함으로써 가능하다. 이와 같은 타이밍 락 디텍터의 특성을 구현하면 다음과 같다.

도 5는 본 발명 큐에이엠 수신기의 타이밍 락 디텍터의 구성을 보인 블록도로서, I와 Q 채널로 나누어진 기저대역의 수신 신호를 지연시키고 제곱한 후 연산하여 출력하는 락 디텍터(50)와; 다운 샘플링하는 데시메이터(65)를 거친 상기 락 디텍터(50)의 출력 신호를 심벌 레이트로 평균을 구해 출력하는 평균기(70)와; 상기 평균기(70)의 출력 신호를 임계치와 비교하여 크면 락 신호를 생성하는 비교/결정기(80)로 구성된다.

상기 락 디텍터(50)는 도 6에 도시된 바와 같이, I와 Q채널로 나누어진 기저 대역의 샘플을 지연시켜 출력하는 지연기(51, 52, 56, 57)와; 상기 지연기(51, 52, 56, 57)에 의해 지연 또는 그렇지 않은 샘플을 제곱하여 출력하는 제곱기(53, 54, 58, 59)와; 상기 제곱기(53, 54, 58, 59)에 의해 제곱된 샘플의 차를 구해 출력하는 뺄셈기(55, 60)와; 상기 뺄셈기(55, 60)에 의해 연산된 샘플을 더해 출력하는 덧셈기(61)로 구성된다.

상기 평균기(70)는 도 7에 도시된 바와 같이, 락 디텍터(50)로부터 출력된 신호를 입력받아 연산하여 출력하는 누산기(71)와; 상기 누산기(71)에 의해 계산된 결과 중 할당된 자리수를 초과하는 부분을 삭제하고 평균 플래그가 셋되면 비교/결정기(80)로 출력하는 절단기(72)와; 소정의 카운트에 도달하면 상기 누산기(71)로 클리어 신호를 출력하고 상기 절단기(72)측으로 평균 플래그를 출력하는 카운터(73)로 구성된 본 발명 큐에이엠 수신기의 타이밍 락 디텍터의 동작을 설명하면 다음과 같다.

락 디텍터(50)는 심볼 당 두 개의 샘플을 이용하며 I와 Q채널에 따른 두 개의 기저대역 신호를 연산하여 평균기(70)로 출력한다.

여기서, 상기 평균기(70)에서 평균되는 심볼의 개수를 정하는 것이 매우 중요하다.

일반적으로, 평균되는 심볼의 개수가 커질수록 오차의 범위가 줄어들지만 타이밍 락 신호가 업데이트되는 구간이 너무 길어짐에 따라 루프 대역폭을 튜닝하는 시간이 길어질 수 있으므로 이의 적절한 조절이 필요하다.

예를 들어, 시뮬레이션을 통해 심볼의 개수를 8192로 정하면, 이는 2^13과 같은데, 디바이더를 사용하지 않고 절단기(truncation)(72)로 대체하기 위해서다.

이후, 평균기(70)로부터 출력된 신호는 비교/결정기(80)에 입력되어 임계치 와 비교되고 이 임계치보다 크면 상기 비교/결정기(80)에 의해 타이밍 락 신호가 출력된다.

도 8은 QAM 전체 통신 시스템을 플로우팅 포인트로 시뮬레이션 했을 때 타이밍 에러의 수렴 특성을 보인 예시도로서, 초기의 오버슈트(overshoot)를 보이며 이후 가파르게 하강한 후 안정적으로 수렴함을 보여 주고 있다.

도 9는 타이밍 락 디텍터의 심벌 평균 출력 값을 보인 예시도로서, 위에서 이론적으로 설명한 타이밍 락 디텍터의 특성이 실제 수렴 특성과 일치함을 알 수 있다.

이상에서 상세히 설명한 바와 같이, 본 발명은 루프 필터의 루프 대역폭을 튜닝하는데 결정적인 역할은 하는 타이밍 락 디텍터로서 정확한 타이밍 락 신호를 생성하여 타이밍 리커버리의 성능을 높이는 효과가 있다.

또한, 본 발명은 타이밍 에러 추출기와 유사한 구조로 설계되어 구현이 용이한 효과가 있다.

Claims

I와 Q 채널로 나누어진 기저대역의 수신 신호를 지연시키고 제곱한 후 연산하여 출력하는 락 디텍터와; 다운 샘플링하는 데시메이터를 거친 상기 락 디텍터의 출력 신호를 심벌 레이트로 평균을 구해 출력하는 평균기와; 상기 평균기의 출력 신호를 임계치와 비교하여 크면 락 신호를 생성하는 비교/결정기로 구성된 것을 특징으로 하는 큐에이엠 수신기의 타이밍 락 디텍터.
제1항에 있어서, 상기 락 디텍터는 I와 Q채널로 나누어진 기저 대역의 샘플을 지연시켜 출력하는 지연기와; 상기 지연기에 의해 지연 또는 그렇지 않은 샘플을 제곱하여 출력하는 제곱기와; 상기 제곱기에 의해 제곱된 샘플의 차를 구해 출력하는 뺄셈기와; 상기 뺄셈기에 의해 연산된 샘플을 더해 출력하는 덧셈기로 구성된 것을 특징으로 하는 큐에이엠 수신기의 타이밍 락 디텍터.
제1항에 있어서, 상기 평균기는 락 디텍터로부터 출력된 신호를 입력받아 연산하여 출력하는 누산기와; 상기 누산기에 의해 계산된 결과 중 할당된 자리수를 초과하는 부분을 삭제하고 평균 플래그가 셋되면 비교/결정기로 출력하는 절단기와; 소정의 카운트에 도달하면 상기 누산기로 클리어 신호를 출력하고 상기 절단기측으로 평균 플래그를 출력하는 카운터로 구성된 것을 특징으로 하는 큐에이엠 수신기의 타이밍 락 디텍터.