KR102513322B1 - Ｒｆｉｄ 시스템에서의 샘플링 주파수 조절을 이용한 ｂｌｆ 에러 보정 장치 - Google Patents

Abstract

본 발명에 따른 BLF 에러 보정 장치는 입력 신호를 필터링하는 메인 정합 필터, 상기 입력 신호에 대하여 병렬적으로 필터링을 수행하는 복수의 서브 정합 필터를 구비하고, 상기 복수의 서브 정합 필터의 출력값 중 최대 출력값(NCO_offset)을 추출하는 정합 필터 뱅크, 상기 메인 정합 필터로부터 전달된 신호를 리샘플링하는 리-샘플러, 상기 리-샘플러에서의 샘플링 타이밍의 속도를 판단하는 타이밍 에러 디텍터, 리샘플링된 신호를 필터링하여 필터값(v(n))을 출력하는 루프 필터 및 상기 입력 신호의 샘플수(N), 상기 최대 출력값(NCO_offset) 및 상기 필터값(v(n))을 연산한 결과값(W(n))과, 샘플링 주파수의 사이클에 기초한 조정값을 연산하여, 샘플링 클록(sampling clock)을 보정하기 위한 언더플로우 신호(underflow signal)를 생성하여 상기 리-샘플러에 전달하는 BLF 에러 추적기를 포함한다. 본 발명에 따른 BLF 에러 보정 장치에 의하면, BLF 에러를 효율적으로 보상할 수 있고, 이는 RFID 시스템의 신뢰성을 향상시킨다.

Description

ＲＦＩＤ 시스템에서의 샘플링 주파수 조절을 이용한 ＢＬＦ 에러 보정 장치 {APPARATUS FOR COMPENSATING BACKSCATTER-LINK FREQUENCY ERROR USING SAMPLING FREQUENCY ADJUSTMENT IN RFID SYSTEM}

본 발명은 샘플링 주파수 조절을 이용한 BLF 에러 보정 장치에 관한 것으로, 더욱 상세하게는 RFID 리더에 있어서 BLF의 변화를 추적해 샘플링 주파수를 보정하는 BLF 에러 보정 장치에 관한 것이다.

RFID(Radio Frequency Identification) 태그(tag)는 백스캐터(backscatter) 통신을 통해 메모리에 내장된 컨텐츠를 전송하는 방식으로 호출자인 RFID 리더(reader)에 응답할 수 있는 트랜스폰더(transponder)의 일종이다.

이러한 RFID 태그 내 오실레이터를 소정의 구동 주파수로 동작시키면, 오실레이터의 응답 주파수(BLF; Backscatter Link Frequency)가 일부영역에서 허용 에러 범위를 벗어나는 문제점이 있다. 이는 RIFD 태그의 안정적인 신호처리를 방해하게 된다.

RFID 태그의 응답 주파수(BLF)는 RFID 리더의 커맨드(Command)에 의해 결정되는 링크 프로파일(Link Profile)에 의하여 결정된다. 그러나, 태그 간의 응답 초기에 최대 ±22%의 오차를 가질 수 있으며, 응답중에도 ±2.5% 의 변동폭을 가질 수 있다. 이는 통상적인 통신에서의 주파수 에러(ppm 단위)에 비하면 매우 큰 값에 해당한다. RFID 시스템의 안정적인 동작을 위해서는 BLF 에러를 효율적으로 보상할 수 있어야 한다.

한국등록특허 제10-1114166호 (2012.02.01. 등록)

본 발명은 상술한 문제점을 감안하여 안출된 것으로, 본 발명의 목적은 BLF 에러의 효율적 보상이 가능한 BLF 에러 보정 장치를 제공함에 있다.

상기 목적을 달성하기 위한 본 발명에 따른 BLF 에러 보정 장치는 입력 신호를 필터링하는 메인 정합 필터(Main Matched Filter); 상기 입력 신호에 대하여 병렬적으로 필터링을 수행하는 복수의 서브 정합 필터(Sub Matched Filter)를 구비하고, 상기 복수의 서브 정합 필터의 출력값 중 최대 출력값(NCO_offset)을 추출하는 정합 필터 뱅크(Matched Filter Bank); 상기 메인 정합 필터로부터 전달된 신호를 리샘플링하는 리-샘플러(re-sampler); 상기 리-샘플러에서의 샘플링 타이밍의 속도를 판단하는 타이밍 에러 디텍터(Timing Error Detector); 리샘플링된 신호를 필터링하여 필터값(v(n))을 출력하는 루프 필터(loop filter); 및 상기 입력 신호의 샘플수(N), 상기 최대 출력값(NCO_offset) 및 상기 필터값(v(n))을 연산한 결과값(W(n))과, 샘플링 주파수의 사이클에 기초한 조정값을 연산하여, 샘플링 클록(sampling clock)을 보정하기 위한 언더플로우 신호(underflow signal)를 생성하여 상기 리-샘플러에 전달하는 BLF 에러 추적기;를 포함한다.

또한, 상기 결과값(W(n))은 아래 수식에 의하여 연산될 수 있다.

또한, 상기 입력 신호는 BPSK(Binary phase-shift keying)로 변조된 신호일 수 있다.

본 발명에 따른 BLF 에러 보정 장치에 의하면, BLF 에러를 효율적으로 보상할 수 있고, 이는 RFID 시스템의 신뢰성을 향상시킨다.

도 1은 본 발명에 따른 BLF 에러 보정 장치의 구성 및 동작을 설명하기 위한 개념도이다.
도 2a 및 2b는 본 발명에 따른 BLF 에러 보정 장치의 효율을 검증한 그래프이다.
도 3a 및 3b는 본 발명에 따른 BLF 에러 보정 장치의 효율을 검증한 그래프이다.

후술하는 본 발명에 대한 상세한 설명은, 본 발명이 실시될 수 있는 특정 실시 형태를 예시로서 도시하는 첨부 도면을 참조한다. 이들 실시 형태는 당업자가 본 발명을 실시할 수 있기에 충분하도록 상세히 설명된다. 본 발명의 다양한 실시 형태는 서로 다르지만 상호 배타적일 필요는 없음이 이해되어야 한다. 예를 들어, 여기에 기재되어 있는 특정 형상, 구조 및 특성은 일 실시 형태에 관련하여 본 발명의 정신 및 범위를 벗어나지 않으면서 다른 실시 형태로 구현될 수 있다. 또한, 각각의 개시된 실시 형태 내의 개별 구성요소의 위치 또는 배치는 본 발명의 정신 및 범위를 벗어나지 않으면서 변경될 수 있음이 이해되어야 한다. 따라서, 후술하는 상세한 설명은 한정적인 의미로서 취하려는 것이 아니며, 본 발명의 범위는, 적절하게 설명된다면, 그 청구항들이 주장하는 것과 균등한 모든 범위와 더불어 첨부된 청구항에 의해서만 한정된다. 도면에서 유사한 참조부호는 여러 측면에 걸쳐서 동일하거나 유사한 기능을 지칭한다.

도 1은 본 발명에 따른 BLF 에러 보정 장치의 구성 및 동작을 설명하기 위한 개념도이다. 도 1에 도시된 바와 같이, 본 발명에 따른 BLF 에러 보정 장치(100)는 메인 정합 필터(Main Matched Filter)(110), 리-샘플러(re-sampler)(120), 타이밍 에러 디텍터(Timing Error Detector)(130), 루프 필터(loop filter)(140), BLF 에러 추적기(150) 및 정합 필터 뱅크(Matched Filter Bank)(160)를 포함한다.

입력 신호(10)는 메인 정합 필터(110)와 정합 필터 뱅크(160)로 인가된다. 이때, 입력 신호(10)는 BPSK(Binary phase-shift keying)로 변조된 신호일 수 있지만, 이에 한정되지 않는다. 또한, 도면에 도시되지는 않았으나 신호를 변조하기 위한 모듈레이터 등의 구성이 더 부가될 수 있다.

메인 정합 필터(110)는 입력 신호(10)를 필터링한다. 구체적으로, 메인 정합 필터(110)는 입력 신호(10)에 대한 에지 신호(edge signal)를 생성하는 기능을 갖는다. RFID 시스템은 입력 신호가 수신되면 에지 신호를 정확하게 추출하여 생성하기 위해, 필터의 계수를 태그 신호 모양과 일치시킨다.

메인 정합 필터(110)는 필터 인자가 미리 알려진 입력 신호(10)의 특성에 정합되어 있어 해당 신호 입력시 최대의 출력값을 나타내는 필터를 의미한다. 메인 정합 필터(110)는 필터의 비트를 증가시킴에 따라 노이즈 중에서 신호를 검출하는 이득이 증가하기 때문에 노이즈가 많은 신호 중에서 극히 미약한 특정 신호를 찾아내는 데 사용된다.

한편, 입력 신호(10)가 메인 정합 필터(110)에 의해 필터링되기 전에, I 채널 및 Q 채널로 입력되는 입력 신호(10)의 원하지 않는 저주파 및 고주파 성분과 잡음 성분을 제거하는 디지털 필터링 과정이 미리 수행될 수 있다.

정합 필터 뱅크(160)는 복수의 서브 정합 필터를 포함한다. 바꿔 말하면, 정합 필터 뱅크(160)는 복수의 서브 정합 필터의 집합에 해당한다.

정합 필터 뱅크(160)는 입력 신호(10)를 입력받고, 입력 신호(10)는 복수의 서브 정합 필터로 전달된다. 복수의 서브 정합 필터는 병렬적으로 입력 신호(10)를 필터링한다. 정합 필터 뱅크(160)는 복수의 서브 정합 필터의 출력값을 비교하고, 그 중 최대 출력값(NCO_offset)을 추출한다. 최대 출력값(NCO_offset)은 향후 언더플로우 신호(underflow signal)를 생성하는 데 이용된다.

BLF 에러가 극단적인 경우에 에러를 빠르게 추정하기 위해서는 루프 필터(140)의 대역폭(Bandwidth)를 넓혀줘야 하는데 이 경우 노이즈에 취약해지는 단점이 있다. 이를 감안하여, 여러가지 주파수 에러가 발생한 경우에 대해 동시에 정합 필터링을 수행한 후 신호 감지 시점에 가장 큰 출력 값을 나타내는 필터를 찾는 것으로 아주 큰 BLF 에러에 대처할 수 있다. 정합 필터 뱅크(160)에 의하여 추출된 최대 출력값(NCO_offset)은 BLF 에러 추적기(150)의 감소 인자에 반영되어 BLF 추정 알고리즘이 빠르게 수렴할 수 있도록 한다.

리-샘플러(120)는 메인 정합 필터(110)로부터 전달된 신호를 리샘플링(resampling)한다. 리-샘플러(120)는 BLF 에러 추적기(150)에서 생성된 언더플로우 신호(underflow signal)을 전달받아 샘플링 클록(sampling clock)을 보정함으로써 BLF 에러를 보상할 수 있게 된다.

타이밍 에러 디텍터(130)는 리-샘플러(120)에서의 샘플링 타이밍의 속도를 판단한다. 구체적으로, 타이밍 에러 디텍터(130)는 리-샘플러(120)에서의 샘플링 타이밍이 빠른지 느린지를 판단하며, 빠른 경우에는 1의 값을, 느린 경우에는 -1의 값을 루프 필터(140)로 전달하여, BLF 에러 추적기(160)의 감소 인자에 반영한다.

타이밍 에러 디텍터(130)는 BPSK 통신에서 주로 사용되는 Gardner TED를 이용할 수 있지만, 이에 한정되지 않는다. 타이밍 에러 디텍터(130)에서 출력하는 타이밍 에러(Timing Error)는 수신되는 신호의 크기에 따라서 그 값이 달라진다. 따라서, 통상적으로 Gardner TED를 사용하는 경우에는 AGC(Automatic Gain Control) 블록을 배치하여 입력되는 신호가 Known Level 안에서 처리될 수 있도록 한다. 그러나, 본 발명에 따른 BLF 에러 보정 장치(100)에서는 Gardner TED 출력의 부호를 사용해 현재 샘플링 타이밍이 느린지(1) 혹은 빠른지(-1)를 판단 후 이 값을 루프 필터(140)로 전달한다.

루프 필터(140)는 소정의 대역폭을 가진 필터이며, 입력된 신호를 필터링하여 필터값(v(n))을 출력한다.

BLF 에러 추적기(150)는 샘플링 클록을 보정하기 위한 언더플로우 신호를 생성하여 리-샘플러(120)로 전달하는 기능을 갖는다.

구체적으로, BLF 에러 추적기(150)는 입력 신호의 샘플수(N), 정합 필터 뱅크(160)에서 추출한 최대 출력값(NCO_offset), 루프 필터(140)의 필터값(v(n)) 및 샘플링 주파수의 사이클을 카운트한 카운터값(η(n))을 연산한 결과값(W(n))에 기초하여, 샘플링 클록(sampling clock)을 보정하기 위한 언더플로우 신호를 생성한다. 이때, 결과값(W(n))은 아래 수식을 만족한다.

BLF 에러 추적기(150)는 16비트 다운 카운터(16 bit Down Counter)로 이루어질 수 있고, 16비트 다운 카운터는 샘플링 주파수의 사이클을 카운트하여 카운터값(η(n))을 출력한다.

심볼이 N개의 샘플로 구성되어 있다고 가정하고 매 추정 사이클마다 카운터값에서 2¹⁶/N 값을 차감한다. 만약, BLF 에러가 없는 경우에 정확히 N Cycle 후 카운터에서 언더플로우(Underflow)가 발생할 것이다. 그런데, 타이밍 에러 디텍터(130)에서 샘플링 클록이 빠르거나 느린 것으로 판단된다면, 그에 따라 언더플로우 주기가 변경될 것이다. 따라서, 위에서 설명한 방식으로 관련 하드웨어를 언더플로우 신호에 동기화시키는 것으로 샘플링 클록을 보정한다.

도 2a 및 2b는 본 발명에 따른 BLF 에러 보정 장치의 효율을 검증한 그래프이다. 도 2a 및 도 2b의 그래프에서, 가로축은 샘플 인덱스(sample index)를 나타내고, 세로축은 진폭(amplitude)를 나타낸다.

도 2a는 주파수 에러(f_offset)이 +4%인 경우의 샘플링 주파수 보정 전후의 시뮬레이션 결과를 나타낸다. 도 2a의 상부 그래프는 샘플링 주파수 보정이 이루어지기 전의 시뮬레이션 결과로, 언더플로우 주기가 계속 변화하는 현상을 볼 수 있다.

이에 반해, 도 2b의 하부 그래프는 샘플링 주파수 보정이 이루어진 후의 시뮬레이션 결과로, 언더플로우 주기가 계속 일정한 결과를 확인할 수 있었다.

도 3a 및 3b는 본 발명에 따른 BLF 에러 보정 장치의 효율을 검증한 그래프이다. 도 3a는 정합 필터 뱅크(160)를 통한 다운카운터 감소인자(NCO_offset)를 사전에 반영하지 않은 시뮬레이션 결과를 나타내고, 도 3b는 정합 필터 뱅크(160)를 통한 다운카운터 감소인자(NCO_offset)를 사전에 반영한 시뮬레이션 결과를 나타낸다. 도 3a 및 3b의 그래프에서 가로축은 주파수 오차(BLF/BLF_IDEAL)를 나타내고, 세로축은 PER(packet error rate)을 나타낸다.

도 3a 및 3b를 비교하면, 128비트로 구성된 1000개의 패킷에 대해 AWGN 환경에서의 패킷 에러 시뮬레이션을 수행한 결과, 다운카운터 감소인자(NCO_offset)를 사전 반영하는 것으로 데이터 수신이 비약적으로 개선되는 것을 확인할 수 있었다.

본 발명에 따른 BLF 에러 보정 장치에 의하면, BLF 에러를 효율적으로 보상할 수 있고, 이는 RFID 시스템의 신뢰성을 향상시킬 수 있게 된다.

또한, 이상에서 실시 형태를 중심으로 설명하였으나 이는 단지 예시일 뿐 본 발명을 한정하는 것이 아니며, 본 발명이 속하는 분야의 통상의 지식을 가진 자라면 본 실시 형태의 본질적인 특성을 벗어나지 않는 범위에서 이상에 예시되지 않은 여러 가지의 변형과 응용이 가능함을 알 수 있을 것이다. 예를 들어, 실시 형태에 구체적으로 나타난 각 구성 요소는 변형하여 실시할 수 있는 것이다. 그리고 이러한 변형과 응용에 관계된 차이점들은 첨부된 청구 범위에서 규정하는 본 발명의 범위에 포함되는 것으로 해석되어야 할 것이다.

100: BLF 에러 보정 장치
110: 메인 정합 필터
120: 리-샘플러
130: 타이밍 에러 디텍터
140: 루프 필터
150: BLF 에러 추적기
160: 정합 필터 뱅크

Claims (3)

1. 입력 신호를 필터링하는 메인 정합 필터(Main Matched Filter);
   상기 입력 신호에 대하여 병렬적으로 필터링을 수행하는 복수의 서브 정합 필터(Sub Matched Filter)를 구비하고, 상기 복수의 서브 정합 필터의 출력값 중 최대 출력값(NCO_offset)을 추출하는 정합 필터 뱅크(Matched Filter Bank);
   상기 메인 정합 필터로부터 전달된 신호를 리샘플링하는 리-샘플러(re-sampler);
   상기 리-샘플러에서의 샘플링 타이밍의 속도를 판단하는 타이밍 에러 디텍터(Timing Error Detector);
   리샘플링된 신호를 필터링하여 필터값(v(n))을 출력하는 루프 필터(loop filter); 및
   상기 입력 신호의 샘플수(N), 상기 최대 출력값(NCO_offset), 상기 필터값(v(n)) 및 샘플링 주파수의 사이클을 카운트한 카운터값(η(n))을 연산한 결과값(W(n))에 기초하여, 샘플링 클록(sampling clock)을 보정하기 위한 언더플로우 신호(underflow signal)를 생성하여 상기 리-샘플러에 전달하는 BLF 에러 추적기;를 포함하고,
   상기 결과값(W(n))은 아래 수식에 의하여 연산되는 BLF 에러 보정 장치.
   

   
2. 삭제
3. 제1항에 있어서,
   상기 입력 신호는 BPSK(Binary phase-shift keying)로 변조된 신호인 BLF 에러 보정 장치.
   
   

Images