KR20010068618A - 디지털 티브이의 타이밍 복구장치 및 방법 - Google Patents

디지털 티브이의 타이밍 복구장치 및 방법 Download PDF

Info

Publication number
KR20010068618A
KR20010068618A KR1020000000627A KR20000000627A KR20010068618A KR 20010068618 A KR20010068618 A KR 20010068618A KR 1020000000627 A KR1020000000627 A KR 1020000000627A KR 20000000627 A KR20000000627 A KR 20000000627A KR 20010068618 A KR20010068618 A KR 20010068618A
Authority
KR
South Korea
Prior art keywords
lock
timing
value
state
unlock
Prior art date
Application number
KR1020000000627A
Other languages
English (en)
Other versions
KR100351144B1 (ko
Inventor
이태원
Original Assignee
구자홍
엘지전자 주식회사
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 구자홍, 엘지전자 주식회사 filed Critical 구자홍
Priority to KR1020000000627A priority Critical patent/KR100351144B1/ko
Priority to US09/754,356 priority patent/US6757024B2/en
Publication of KR20010068618A publication Critical patent/KR20010068618A/ko
Application granted granted Critical
Publication of KR100351144B1 publication Critical patent/KR100351144B1/ko

Links

Classifications

    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04N—PICTORIAL COMMUNICATION, e.g. TELEVISION
    • H04N5/00—Details of television systems
    • H04N5/04—Synchronising
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04N—PICTORIAL COMMUNICATION, e.g. TELEVISION
    • H04N21/00—Selective content distribution, e.g. interactive television or video on demand [VOD]
    • H04N21/40—Client devices specifically adapted for the reception of or interaction with content, e.g. set-top-box [STB]; Operations thereof
    • H04N21/43—Processing of content or additional data, e.g. demultiplexing additional data from a digital video stream; Elementary client operations, e.g. monitoring of home network or synchronising decoder's clock; Client middleware
    • H04N21/4302—Content synchronisation processes, e.g. decoder synchronisation
    • H04N21/4305—Synchronising client clock from received content stream, e.g. locking decoder clock with encoder clock, extraction of the PCR packets
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04N—PICTORIAL COMMUNICATION, e.g. TELEVISION
    • H04N21/00—Selective content distribution, e.g. interactive television or video on demand [VOD]
    • H04N21/40—Client devices specifically adapted for the reception of or interaction with content, e.g. set-top-box [STB]; Operations thereof
    • H04N21/41—Structure of client; Structure of client peripherals
    • H04N21/426—Internal components of the client ; Characteristics thereof

Abstract

본 발명은 디지털 티브이의 타이밍 복구장치 및 방법에 관한 것으로, 종래의 기술에 있어서는 분산을 계산하는 하드웨어의 비용이 매우 크고, 채널상태에 따라 수렴 후 분산의 값이 다르므로 고정된 드레시홀드 값은 잘못된 락 신호를 발생시켜 락 오류를 일으킬 수 있는 문제점이 있었다. 이와 같은 락 오류는 수렴시간을 연장시킬 뿐만 아니라, 큰 타이밍 주파수와 위상 옵셋에 대하여 수렴을 불가능하게 할 수도 있기 때문에 SNR 계산기를 이용하여 적절한 드레시홀드 값을 구할 수도 있으나, SNR 계산기의 하드웨어 비용이 증가하고, SNR 계산기에서의 계산시간 만큼 심볼 동기부의 수렴시간이 길어지게 되어 적은 잔류 지터 특성을 가지게 하는 것은 가능하나 빠른 동기 포착 수렴특성은 불가능해지므로 락 검출기로써의 성능을 제대로 발휘할 수 없게 되는 문제점이 있었다. 따라서, 본 발명은 수렴 정도에 따라 복수의 단계로 타이밍 복구 루프의 대역폭을 결정하는 다단계 심볼 동기부와; 타이밍 에러의 포락선 값에 의해 계산된 기준값으로 락을 검출하는 타이밍 락 검출부를 포함하여 구성함으로써 채널의 상태(SNR)에 따라 계산된 타이밍 에러값의 포락선을 기준값으로 사용함으로써 락 오류를 방지하고 빠르고 정확하게 수렴할 수 있도록 하는 효과가 있다.

Description

디지털 티브이의 타이밍 복구장치 및 방법{TIMING RECOVERY APPARATUS AND METHOD FOR DIGITAL TELEVISION}
본 발명은 타이밍 복구 기술에 관한 것으로, 특히 디지털 티브이의 타이밍 복구 장치 및 방법에 관한 것이다.
디지탈 통신기기에 있어서 복조기의 출력은 심볼율(symbol rate)에 맞춰 정확한 타이밍에서 주기적으로 샘플링되어서 값이 읽혀져야 한다.
이러한 주기적인 샘플링을 실시하기 위해서는 수신기에 클럭신호가 요구되며, 수신기에서 그러한 클럭신호를 추출해내는 과정을 심볼 타이밍 복구(Symbol Timing Recovery)이라고 한다.
이러한 타이밍 복구은 여러 가지 방법으로 수행될 수 있는데, 가장 먼저 생각할 수 있는 것은 송신기에서 사용한 클럭을 정보신호와 함께 송신하는 것으로, 이때는 타이밍 복구이 쉽다. 그러나, 그런 시스템에서는 클럭을 송신하기 위한 추가적인 주파수 대역이 필요하며, 더 많은 전력을 필요로 한다.
다음, 잔류측파대 전송방식의 전송 규격을 사용하는 디지탈 TV에서는 부가적인 클럭 송신이 없으며, 따라서 수신된 신호로부터 클럭신호를 추출하는 자력 동기화(Self-synchronization)방법을 사용한다.
도1은 일반적인 QAM 복조기의 구성을 보인 블록도로서, 이에 도시된 바와 같이 입력신호를 샘플링 클럭에 의해 샘플링하는 샘플링부(1)와; 상기 샘플링부(1)의 출력신호를 수치제어 발진기(NCO, 5)에서 출력된 소정 주파수의 신호와 곱하여 기저대역 신호를 출력하는 곱셈기(2)와; 상기 곱셈기(2)에서 출력된 기저대역 신호를 입력받아 디코딩과 같은 신호 처리를 하기 위한 기저대역 신호 처리부(3)와; 상기 기저대역 신호 처리부(3)에서 출력된 신호에서 왜곡 보상을 해 주는 반송파 동기 및 채널 등화기(4)와; 상기 반송파 동기 및 채널 등화기(4)에서 검출된 에러에 의해 정확한 기저대역 신호를 얻기 위한 주파수의 신호를 출력하는 수치제어 발진기(NCO, 5)와; 상기 기저대역 신호 처리부(3)로부터 입력된 신호에서 심볼 천이 시점을 올바르게 추정하기 위한 심볼 동기부(6)와; 상기 심볼 동기부 수렴 상태를 검출하여 대역폭을 조정해 주기 위한 락 검출기(Lock Detector, 7)로 구성된다.
여기서, 상기 심볼 동기부(6)는 일반적으로 디지털 수신기의 전단에 위치하여 후단의 반송파 동기 및 채널 등화기(4)에 동기화된 심볼 데이터를 전달한다.
따라서, 심볼 동기의 수렴특성은 후단의 반송파 동기 및 채널 등화기(4)의 수렴특성에 영향을 주게 된다.
이러한 심볼 동기부(6)의 수렴 특성을 좋게 하기 위해서는 빠른 초기 동기포착과 정상 상태에서 적은 지터특성이 요구되는데, 초기 동기포착을 빠르게 하기 위해서는 심볼동기 루프의 루프 대역폭이 넓어야 하고, 정상 상태에서 적은 지터특성을 갖기 위해서는 반대로 심볼 동기루프의 루프 대역폭이 좁아야 된다.
이에 따라, 상기와 같이 초기에는 심볼동기 루프의 대역폭을 넓게하여 동기를 포착하고 락 검출기(7)에 의해 정상에 수렴했다고 판단되면 루프 대역폭을 좁혀 지터특성을 좋게 하는 방법을 기어 시프팅이라고 한다.
따라서, 상기 락 검출기(7)는 빠르고 안정된 수신을 위해서 정확한 감지 능력이 필요하다.
그럼, 종래 심볼 동기부 및 락 검출기의 동작을 도2를 참조하여 설명한다.
먼저, 심볼 동기부(6)에서는 송,수신기의 아날로그 채널을 통과하면서 발생된 타이밍 주파수와 위상 옵셋의 에러를 계산해 내고, 계산된 에러는 루프 필터의 적분기(미도시)에 에러값을 누적하여 수치제어 발진기(NCO) 또는 전압제어 발진기(VCO) 등을 제어하여 심볼 동기를 복구한다.
이때 샘플링부(1)와 심볼 동기부(6)로 이루어진 타이밍 복구 루프의 대역폭은 폐루프의 이득에 비례하므로 폐루프의 이득을 락 검출기(7)를 이용하여 단계적으로 조정함으로써 루프 대역폭을 제어할 수 있다.
다음, 락 검출기(7)는 루프 필터의 적분기(미도시)에 누적되는 에러값(X)의 분산을 구하여 고정된 드레시홀드(threshhold)값과 비교하여 락 시점을 판단함으로써 폐루프의 루프 대역폭을 선택한다.
도2의 (b)에서 루프 필터의 적분기에 누적되는 에러값(X)은 채널상태(SNR)에 따라 수렴 후 정상 상태에서 채널상태(SNR)에 반비례하는 잔류 지터의 크기를 가진다. 따라서, 에러값(X)의 분산도 채널상태에 따라 값이 변화하게 된다.
이에 따라 종래의 기술에 있어서는 분산을 계산하는 하드웨어의 비용이 매우 크고, 채널상태에 따라 수렴 후 분산의 값이 다르므로 고정된 드레시홀드 값은 잘못된 락 신호를 발생시켜 락 오류를 일으킬 수 있는 문제점이 있었다.
이와 같은 락 오류는 수렴시간을 연장시킬 뿐만 아니라, 큰 타이밍 주파수와 위상 옵셋에 대하여 수렴을 불가능하게 할 수도 있다.
물론, SNR 계산기를 이용하여 적절한 드레시홀드 값을 구할 수도 있으나, SNR 계산기의 하드웨어 비용이 증가하고, SNR 계산기에서의 계산시간 만큼 심볼 동기부의 수렴시간이 길어지게 되어 적은 잔류 지터 특성을 가지게 하는 것은 가능하나 빠른 동기 포착 수렴특성은 불가능해지므로 락 검출기로써의 성능을 제대로 발휘할 수 없게 되는 문제점이 있었다.
따라서, 본 발명은 상기와 같은 종래의 문제점을 해결하기 위하여 창출한 것으로, 수렴 정도를 판단하기 위해 고정된 기준값을 사용하지 않고 채널의 상태(SNR)에 따라 계산된 타이밍 에러값의 포락선을 기준값으로 사용함으로써 락 오류를 방지하고 빠르고 정확하게 수렴할 수 있도록 하기 위한 타이밍 복구 장치 및 방법을 제공함에 그 목적이 있다.
도1은 일반적인 QAM 복조기의 구성을 보인 블록도.
도2의 (a)는 타이밍 옵셋에 대한 수렴곡선을 보인 그래프도.
(b)는 타이밍 옵셋에 대한 수렴곡선의 분산을 보인 그래프도.
도3는 본 발명에 의한 타이밍 복구 장치의 구성을 보인 블록도.
도4는 상기 도3에서 이득 선택부의 구성을 보인 블록도.
도5은 상기 도3에서 기준이득 발생기 및 락/언락 카운트 신호 발생기의 구성을 보인 블록도.
도6은 본 발명에 의한 신뢰도 카운터의 상세 구성을 보인 블록도.
도7의 (a)와 (b)는 이상적인 경우의 타이밍 에러와 수렴곡선의 예를 보인 그래프도.
도8의 (a)와 (b)는 지터 잡음이 있는 경우의 타이밍 에러와 수렴곡선의 예를 보인 그래프도.
도9의 (a)와 (b)는 본 발명에 의한 타이밍 락 검출부의 알고리즘을 설명하기 위한 그래프도.
도10의 (a)와 (b)는 본 발명에 의한 락/언락 카운터의 동작 예를 설명하기 위한 그래프도.
도11은 반송파 복구과 연계된 타이밍 복구의 락 제어 과정을 보인 상태도.
도12는 상기 도11에서 반송파 복구에 따른 타이밍 복구의 기어 시프팅 과정을 보인 타이밍도.
***도면의 주요 부분에 대한 부호의 설명***
10 : 다단계 심볼 동기부 11 : 타이밍 에러 검출부
12 : 이득 선택부 13 : 루프 필터
12a : 먹스부 12b : 이득 설정부
14 : 발진부 20 : 타이밍 락 검출부
21 : 구간 적분기 22 : 기준값 발생기
22a : 절대값 계산부 22b : 2배 곱셈부
22c : 최대값 계산부 22d : 기준값 출력부
23 : 락/언락 카운트신호 발생기 24 : 신뢰도 카운터 및 락 제어기
D1 : 지연기 23a : 비교부
23b : 카운트신호 선택부 23c : 오아 게이트
24 : 신뢰도 카운터 24a : 락 카운터
24b : 언락 카운터 24c : 락 제어부
24a1 : 락 카운트부 24a2 : 락 드레시홀드 설정부
24a3 : 락 비교부 24b1 : 적분부
24b2 : 절대값 출력부 24b3 : 언락 드레시홀드 설정부
24b4 : 언락 비교부 24c1 : 락 상태 출력부
24c2 : 오아게이트
이와 같은 목적을 달성하기 위한 본 발명은, 수렴 정도에 따라 복수의 단계로 타이밍 복구 루프의 대역폭을 결정하는 다단계 심볼 동기부와; 타이밍 에러의 포락선 값에 의해 기준값을 계산하여 락을 검출하는 타이밍 락 검출부를 포함하여 구성한 것을 특징으로 한다.
이하, 본 발명에 따른 일실시예를 첨부한 도면을 참조하여 상세히 설명하면 다음과 같다.
도3는 본 발명에 의한 타이밍 복구 장치의 구성을 보인 블록도로서, 이에 도시한 바와 같이 수렴 정도에 따라 복수의 단계로 타이밍 복구 루프의 대역폭을 결정하는다단계 심볼 동기부(10)와; 타이밍 에러의 포락선 값에 의해 기준값을 계산하여 락을 검출하는 타이밍 락 검출부(20)로 구성한다.
여기서, 상기 다단계 심볼 동기부(10)는 기저대역 신호를 입력받아 타이밍 에러를 검출하는 타이밍 에러 검출부(11)와; 상기 타이밍 에러값을 입력받아 각 단계에 따라 루프 이득을 선택하여 타이밍 복구 루프 대역폭을 결정하는 이득 선택부(12)와; 검출된 에러값을 누적하여 이를 보정하기 위한 루프 필터(13)와; 상기 루프 필터(13)에서 출력된 보정 전압에 따른 샘플링 주파수를 출력하는 발진부(14)로 구성한다.
다음, 상기 타이밍 락 검출부(20)는 매 심볼마다 발생한 타이밍 에러에 절대값을 취한 후 적분구간 동안의 최대값을 검출하여 이득의 2배가 되는 기준값(REF+, REF-)을 출력하는 기준값 발생기(22)와; 타이밍 에러를 적분하는 구간 적분기(21)와; 상기 기준값(REF+, REF-)과 적분값을 비교하여 락 카운트 또는 언락 카운트 신호를 발생하는 락/언락 카운트신호 발생기(23)와; 상기 락/언락 카운트신호를 입력받아 각 드레시홀드 레벨까지 카운트하여 락 또는 언락 신호를 출력하는 신뢰도 카운터 및 락 제어기(24)로 구성한다.
여기서, 상기 이득 선택부(12)는 도4에 도시한 바와 같이 타이밍 에러를 입력받아 각각의 단계(STEP)에 따른 이득을 곱하여 출력하는 이득 설정부(12b)와; 신뢰도 카운터 및 락 제어기(24)에서 출력된 제어신호(Step_mode)에 의해 상기 이득 설정부(12b)의 값중 적절한 루프 이득을 선택하는 먹스부(12a)로 구성한다.
다음, 상기 기준값 발생기(22) 및 락/언락 카운트신호 발생기(23)는 도5에 도시한바와 같이 타이밍 에러(X)를 입력받아 그 절대값()을 구하는 절대값 계산부(22a)와; 상기 절대값에 2를 곱해 그 두배되는 값을 출력하는 2배 곱셈부(22b)와; 상기 타이밍 에러의 2배 절대값에서 최대값을 출력하는 최대값 계산부(22c)와; 상기 최대값에 의해 기준값(REF+, REF-)을 출력하는 기준값 출력부(22d)와; 상기 각 구성부에 의해 타이밍 에러의 기준값이 결정될 동안 타이밍 에러를 지연 출력하는 지연기(D1)로 구성한다.
또한, 상기 기준값 출력부(22d)에서 출력된 기준값과 구간 적분기(21)에서 출력된 적분값을 비교하는 비교부(23a)와; 상기 비교 결과 기준값(REF+, REF-)이내이면 락 카운트 신호('0')를 출력하고, 그 이상이면 언락 카운트 신호('1')를, 그 이하이면 언락카운트 신호('-1')를 출력하는 카운트신호 선택부(23b)와; 적분값이 기준값의 범위를 벗어나거나 락 상태가 이동되면 구간적분기(21)와 구간의 최대값을 '0'으로 리셋시키는 오아 게이트(23c)로 구성한다.
그럼, 상기와 같이 구성된 본 발명의 동작을 첨부된 도7∼도10을 참조하여 설명하면 다음과 같다.
우선, 도7의 (a)와 (b)는 이상적인 경우의 타이밍 에러와 수렴곡선의 예를 보인 그래프도로서, 락을 검출하기가 매우 쉽게 되어 있으나 실제에 있어서는 도9의 (a),(b)와 같이 지터 잡음이 포함되어 있기 때문에 락의 검출이 사실상 매우 어렵게 된다.
따라서, 본 발명에서는 도9의 (a)에 도시된 바와 같이 타이밍 에러의 최대값에서 그 절대값의 2배가 되는 값을 기준값(REF+, REF-)으로 설정하고, 타이밍 에러가 기준값 이내에서 검출될때는 락 카운트 신호('0')를 출력하고, 기준값을 벗어날 경우는 언락 카운트 신호('1' 또는 '-1')를 출력하여 계속 카운트하게 되는데, 언락 카운트 신호가 계속 누적되어 도10의 (b)와 같이 언락 카운터 드레시홀드 레벨에 도달하면 이득 선택부(12)를 제어하여 이득 단계를 하향 조절하게 된다.
이와 같이 수렴이 되기 전에 도9의 (b)와 같이 지터가 포함된 타이밍 옵셋은 소정 기울기(a)의 포락선이 그려지고, 수렴이 되어 기울기가 0이 되면 도9의 (a)와 같이 락 카운트 신호('0')를 계속 출력하여 도10의 (a)와 같이 락 카운터 드레시홀드 레벨에 도달하면 이득 선택부(12)를 제어하여 이득 단계를 상향 조절하게 된다.
상기와 같이 락/언락 카운트 신호를 카운트하여 이득 단계를 조절하거나, 반송파 동기 및 채널 등화기와 상호 락상태와 반송파 복구 상태를 전송하여 안정도를 향상시키기 위한 신뢰도 카운터가 도6에 잘 도시되어 있다.
즉, 도6은 본 발명에 의한 신뢰도 카운터(24)의 상세 구성을 보인 블록도로서, 이에 도시한 바와 같이 락 카운트 신호를 입력받아 카운트하는 락 카운터(24a)와; 언락 카운트 신호를 입력받아 카운트하는 언락 카운터(24b)와; 상기 락 카운터(24a)와 언락 카운터(24b)에서 출력된 락/언락 신호에 의해 그 상태를 반송파 복구 및 채널 등화기에 출력하거나, 그로부터 반송파 복구 상태를 입력받아 락 검출에 이용하는 락 제어부(24c)로 구성한다.
이때, 상기 락 카운터(24a) 또는 언락 카운터(24b)에서 락/언락 신호가 출력되면 락/언락 카운터(24a,24b)는 리셋되어 다시 카운트를 시작하게 된다.
여기서, 상기 락 카운터(24a)는 락 카운트신호를 입력받아 카운트하는 락카운트부(LOCK COUNT, 24a1)와; 락 드레시홀드값을 설정하는 락 드레시홀드 설정부(LOCK THD, 24a2)와; 상기 락 카운트부(24a1)에서 출력된 값과 드레시홀드를 비교하여 락 신호를 출력하는 락 비교부(CMP, 24a3)로 구성한다.
다음, 상기 언락 카운터(24b)는 언락 카운트신호를 입력받아 적분하는 적분부(INT, 24b1)와; 상기 적분부(24b1)를 통해 적분값의 절대값을 취하는 절대값 출력부(ABS, 24b2)와; 언락 드레시홀드값을 설정하는 언락 드레시홀드 설정부(UNLOCK THD, 24b3)와; 상기 절대값 출력부(24b2)에서 출력된 값과 드레시홀드를 비교하여 언락 신호를 출력하는 언락 비교부(CMP, 24b4)로 구성한다.
다음, 락 제어부(24c)는 반송파 동기부에서의 반송파 복구 상태를 입력받아 타이밍 복구를 위한 단계를 변경하거나, 현재의 타이밍 복구 상태를 반송파 동기부로 출력하여 반송파 복구에 기반이 될 수 있도록 하는 락 상태 출력부(LOCK STAT COUNT, 24c1)와; 상기 락 카운터(24a)와 언락 카운터(24b)의 출력을 오아링하여 리셋신호(Reset '0')를 출력하는 오아게이트(24c2)로 구성한다.
다음, 도11는 반송파 복구과 연계된 타이밍 복구의 락 제어 과정을 보인 상태도로서, 이를 도12의 타이밍도를 참조하여 설명하면 다음과 같다.
먼저, 풀인(Pull-In)의 타이밍 복구 상태에서 락 카운트가 락 드레시홀드 레벨이 되면 모드를 변경하여 이득을 기어 시프트하여 1단계 상승시켜 제1 락인 상태(1st Lock-In)로 되면, 반송파 복구 상태가 프리즈(Freeze)에서 블라인드(Blind1) 상태로 된다.
다음, 타이밍 복구 상태가 제1 락인 상태(1st Lock-In)에서 락 카운트가 락 드레시홀드 레벨이 되면 모드를 변경하여 이득을 제2 락인 상태(2nd Lock-In)로 기어 시프트하면, 반송파 복구 상태도 이에 따라 블라인드(Blind1)에서 블라인드(Blind2)로 전환된다.
다음, 상기 반송파 복구 상태가 한단계 상승되면 타이밍 복구 상태도 제2 락인 상태(2nd Lock-In)에서 락인 상태(Locked-In)로 되고, 이에 따라 반송파 복구 상태로 블라인드 상태(Blind2)에서 DD(decision direct) 상태로 바뀐 후 반송파 락인이 된다.
즉, 타이밍 복구 및 반송파 복구은 상호간에 연관 관계를 가지고 있으면서 타이밍 복구 단계가 한단계 상승하면 그에 따라 반송파 복구도 한단계 상승하고 이에 따라 타이밍 복구도 한단계 상승하여 보다 정확한 타이밍 복구 및 반송파 복구이 될 수 있도록 한다.
다시 말해, 반송파 복구 및 타이밍 복구은 단독으로 이루어지는 것이 아니고 상호간의 상태에 의해 복구률이 향상되는 것으로, 스텝모드에 의해 이득단계를 변경하면 최초 풀인(Pull-In) 상태에서 락인 상태로 수렴 정도가 변하게 되는데, 각 단계가 상승하기 위해서는 락 카운터가 락 드레시홀드 레벨이 되어야 하고 또한 반송파 복구 상태도 레벨업 되어야만 된다.
이상에서 설명한 바와 같이 본 발명 타이밍 복구 장치 및 방법은 수렴 정도를 판단하기 위해 고정된 기준값을 사용하지 않고 채널의 상태(SNR)에 따라 계산된 타이밍 에러값의 포락선을 기준값으로 사용함으로써 락 오류를 방지하고 빠르고 정확하게수렴할 수 있도록 하는 효과가 있다.

Claims (9)

  1. 수렴 정도에 따라 복수의 단계로 타이밍 복구 루프의 대역폭을 결정하는 다단계 심볼 동기부와; 타이밍 에러의 포락선 값에 의해 계산된 기준값으로 락을 검출하는 타이밍 락 검출부를 포함하여 구성한 것을 특징으로 하는 디지털 티브이의 타이밍 복구 장치.
  2. 제1항에 있어서, 상기 다단계 심볼 동기부는 기저대역 신호를 입력받아 타이밍 에러를 검출하는 타이밍 에러 검출부와; 상기 타이밍 에러값을 입력받아 각 단계에 따라 루프 이득을 선택하여 타이밍 복구 루프 대역폭을 결정하는 이득 선택부와; 검출된 에러값을 누적하여 이를 보정하기 위한 루프 필터와; 상기 루프 필터에서 출력된 보정 전압에 따른 샘플링 주파수를 출력하는 발진부로 구성하여 된 것을 특징으로 하는 디지털 티브이의 타이밍 복구 장치.
  3. 제1항에 있어서, 상기 타이밍 락 검출부는 매 심볼마다 발생한 타이밍 에러에 절대값을 취한 후 적분구간 동안의 최대값을 검출하여 그 2배가 되는 값을 기준값(REF+, REF-)으로 출력하는 기준값 발생기와; 타이밍 에러를 적분하는 구간 적분기와; 상기 기준값(REF+, REF-)과 적분값을 비교하여 락 카운트 또는 언락 카운트 신호를 발생하는 락/언락 카운트신호 발생기와; 상기 락/언락 카운트신호를 입력받아 각 드레시홀드 레벨까지 카운트하여 락 또는 언락 신호를 출력하는 신뢰도 카운터 및 락 제어기로 구성하여 된 것을 특징으로 하는 디지털 티브이의 타이밍 복구 장치.
  4. 제2항에 있어서, 상기 이득 선택부는 타이밍 에러를 입력받아 각각의 이득 단계에 따른 이득을 곱하여 출력하는 이득 설정부와; 상기 신뢰도 카운터 및 락 제어기에서 출력된 제어신호(Step_mode)에 의해 상기 이득 설정부의 값중 적절한 루프 이득을 선택하는 먹스부로 구성하여 된 것을 특징으로 하는 디지털 티브이의 타이밍 복구 장치.
  5. 제3항에 있어서, 상기 기준값 발생기는 타이밍 에러를 입력받아 그 절대값을 구하는 절대값 계산부와; 상기 절대값에 두배되는 값을 출력하는 2배 곱셈부와; 상기 타이밍 에러의 2배 절대값에서 최대값을 출력하는 최대값 계산부와; 상기 최대값에서 기준값(REF+, REF-)을 출력하는 기준값 출력부와; 상기 각 구성부에 의해 타이밍 에러의 기준값이 결정될 동안 타이밍 에러를 지연 출력하는 지연기로 구성하여 된 것을 특징으로 하는 디지털 티브이의 타이밍 복구 장치.
  6. 제3항 또는 제5항에 있어서, 상기 락/언락 카운트신호 발생기는 상기 기준값 출력부에서 출력된 기준값과 구간 적분기에서 출력된 적분값을 비교하는 비교부와; 상기 비교 결과 기준값(REF+, REF-)이내이면 락 카운트 신호('0')를 출력하고, 그 이상이면 언락 카운트 신호('1' 또는 '-1')를 출력하는 카운트신호 선택부와; 적분값이 기준값의 범위를 벗어나거나 락 상태가 이동되면 구간적분기와 구간의 최대값을 '0'으로 리셋시키는 오아 게이트로 구성하여 된 것을 특징으로 하는 디지털 티브이의 타이밍 복구 장치.
  7. 제3항에 있어서, 상기 신뢰도 카운터는 락 카운트 신호를 입력받아 카운트하는 락 카운터와; 언락 카운트 신호를 입력받아 카운트하는 언락 카운터와; 상기 락 카운터와 언락 카운터에서 출력된 락/언락 신호에 의해 그 상태를 반송파 복구 및 채널 등화기에 출력하거나, 그로부터 반송파 복구 상태를 입력받아 락 검출에 이용하는 락 제어부로 구성하여 된 것을 특징으로 하는 디지털 티브이의 타이밍 복구 장치.
  8. 제7항에 있어서, 상기 락 제어부는 반송파 동기부에서의 반송파 복구 상태를 입력받아 타이밍 복구를 위한 단계를 변경하거나, 현재의 타이밍 복구 상태를 반송파 동기부로 출력하여 반송파 복구에 기반이 될 수 있도록 하는 락 상태 출력부와; 상기 락 카운터와 언락 카운터의 출력을 오아링하여 리셋신호를 출력하는 오아게이트로 구성하여 된 것을 특징으로 하는 디지털 티브이의 타이밍 복구 장치.
  9. 타이밍 복구 상태가 풀인에서 제1 락인 상태(1st Lock-In)가 되면 반송파 복구 상태가 프리즈(freeze)에서 제1 블라인드(Blind1) 상태로 되고, 이에 따라 타이밍 복구 상태가 제2 락인 상태(2nd Lock-In)가 되면 반송파 복구 상태가 제2 블라인드 상태(Blind2)가 되고, 이에 따라 타이밍 복구 상태가 락인 상태(Locked-In)가 되면반송파 복구 상태가 DD(decision direct) 상태로 되어 상호간의 상태에 의해 복구률이 향상되도록 이루어진 것을 특징으로 하는 디지털 티브이의 타이밍 복구 방법.
KR1020000000627A 2000-01-07 2000-01-07 디지털 티브이의 타이밍 복구장치 및 방법 KR100351144B1 (ko)

Priority Applications (2)

Application Number Priority Date Filing Date Title
KR1020000000627A KR100351144B1 (ko) 2000-01-07 2000-01-07 디지털 티브이의 타이밍 복구장치 및 방법
US09/754,356 US6757024B2 (en) 2000-01-07 2001-01-05 Timing recovery apparatus and method for digital TV using envelope of timing error

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1020000000627A KR100351144B1 (ko) 2000-01-07 2000-01-07 디지털 티브이의 타이밍 복구장치 및 방법

Publications (2)

Publication Number Publication Date
KR20010068618A true KR20010068618A (ko) 2001-07-23
KR100351144B1 KR100351144B1 (ko) 2002-09-05

Family

ID=19636953

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020000000627A KR100351144B1 (ko) 2000-01-07 2000-01-07 디지털 티브이의 타이밍 복구장치 및 방법

Country Status (2)

Country Link
US (1) US6757024B2 (ko)
KR (1) KR100351144B1 (ko)

Cited By (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100438586B1 (ko) * 2002-01-24 2004-07-02 엘지전자 주식회사 직교진폭변조 수신기
KR100783399B1 (ko) * 2001-10-18 2007-12-10 엘지전자 주식회사 큐에이엠 수신기의 타이밍 락 디텍터
US7440528B2 (en) 2003-12-01 2008-10-21 Lg Electronics Inc. Timing recovery apparatus and method
KR100871838B1 (ko) * 2005-12-08 2008-12-03 한국전자통신연구원 디지털 방송 수신기의 타이밍 락 검출 장치 및 그 방법
US7515653B2 (en) 2003-09-16 2009-04-07 Lg Electronics Inc. Digital broadcasting receiver, driving method thereof, and self-diagnosis method thereof
KR100939715B1 (ko) * 2003-01-20 2010-02-01 엘지전자 주식회사 디지털 ｔｖ 수신기 및 신호 처리 방법
US7933322B2 (en) 2005-12-08 2011-04-26 Electronics And Telecommunications Research Institute Timing lock detection apparatus and method for digital broadcasting receiver
US8234684B2 (en) 2005-11-07 2012-07-31 Thomson Licensing Digital detector for ATSC digital television signals

Families Citing this family (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100442255B1 (ko) * 2002-02-27 2004-07-30 엘지전자 주식회사 채널 등화 장치
KR100896994B1 (ko) * 2002-10-09 2009-05-14 엘지전자 주식회사 타이밍 락 디텍터를 이용한 ｑｐｓｋ 수신기
US7268825B2 (en) * 2003-04-01 2007-09-11 Thomson Licensing Llc Digital synchronizing generator
CN100361512C (zh) * 2004-08-05 2008-01-09 上海乐金广电电子有限公司 数码广播接收器的上锁检测装置以及方法
EP2097276B1 (en) * 2006-12-04 2013-09-11 MICHELIN Recherche et Technique S.A. Back-door data synchronization for a multiple remote measurement system
TWI491235B (zh) 2012-12-26 2015-07-01 Mstar Semiconductor Inc 時序回復裝置及方法

Family Cites Families (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5751766A (en) * 1995-04-27 1998-05-12 Applied Signal Technology, Inc. Non-invasive digital communications test system
US6320917B1 (en) * 1997-05-02 2001-11-20 Lsi Logic Corporation Demodulating digital video broadcast signals
US6441843B1 (en) * 1998-08-24 2002-08-27 Samsung Electronics Co., Ltd. Suppression of effects of co-channel NTSC interference artifacts upon digital TV receiver adaptive equalizer

Cited By (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100783399B1 (ko) * 2001-10-18 2007-12-10 엘지전자 주식회사 큐에이엠 수신기의 타이밍 락 디텍터
KR100438586B1 (ko) * 2002-01-24 2004-07-02 엘지전자 주식회사 직교진폭변조 수신기
KR100939715B1 (ko) * 2003-01-20 2010-02-01 엘지전자 주식회사 디지털 ｔｖ 수신기 및 신호 처리 방법
US7515653B2 (en) 2003-09-16 2009-04-07 Lg Electronics Inc. Digital broadcasting receiver, driving method thereof, and self-diagnosis method thereof
US7440528B2 (en) 2003-12-01 2008-10-21 Lg Electronics Inc. Timing recovery apparatus and method
US8234684B2 (en) 2005-11-07 2012-07-31 Thomson Licensing Digital detector for ATSC digital television signals
KR100871838B1 (ko) * 2005-12-08 2008-12-03 한국전자통신연구원 디지털 방송 수신기의 타이밍 락 검출 장치 및 그 방법
US7933322B2 (en) 2005-12-08 2011-04-26 Electronics And Telecommunications Research Institute Timing lock detection apparatus and method for digital broadcasting receiver

Also Published As

Publication number Publication date
US20020001043A1 (en) 2002-01-03
KR100351144B1 (ko) 2002-09-05
US6757024B2 (en) 2004-06-29

Similar Documents

Publication Publication Date Title
KR100351144B1 (ko) 디지털 티브이의 타이밍 복구장치 및 방법
KR0147661B1 (ko) 데이타 세그먼트 동기 검출회로 및 그 방법
US7668271B2 (en) Clock-data recovery (“CDR”) circuit, apparatus and method for variable frequency data
CN102449950B (zh) 符号定时恢复方法和设备
US7688887B2 (en) Precision adaptive equalizer
US5455536A (en) Demodulator circuit and demodulating method employing bit error rate monitor
US8860467B2 (en) Biased bang-bang phase detector for clock and data recovery
US8903030B2 (en) Clock data recovery circuit with hybrid second order digital filter having distinct phase and frequency correction latencies
US20100026350A1 (en) Clock data recovery device
JPH1065990A (ja) 自動利得調節回路及びその方法
CN113728552A (zh) 无时钟恢复情况下的可变增益放大器与采样器偏移校准
US7933322B2 (en) Timing lock detection apparatus and method for digital broadcasting receiver
JP2001069047A (ja) デジタル信号受信装置及びその方法
US7440528B2 (en) Timing recovery apparatus and method
US20150263848A1 (en) Cdr relock with corrective integral register seeding
KR100519352B1 (ko) 디지털 방송 수신기의 락 검출 장치 및 방법
US20040228407A1 (en) Method of recovering clock signal using user clock code in TDM digital video signal and transmitting/receiving apparatus used for the method
CN113938129B (zh) 一种时钟数据恢复电路中的频率搜索及纠错方法
US7062004B1 (en) Method and apparatus for adaptive control of PLL loop bandwidth
KR100519805B1 (ko) 다중레벨 변조 기법을 위한 타이밍 동기루프 제어 장치를이용한 심볼 타이밍 동기 장치 및 그 방법
US20030169837A1 (en) Timing recovery with variable bandwidth phase locked loop and non-linear control paths
KR100871838B1 (ko) 디지털 방송 수신기의 타이밍 락 검출 장치 및 그 방법
CN114793154B (zh) 一种定时同步锁定检测方法
KR0173733B1 (ko) 그랜드 얼라이언스 고화질 텔레비전 수신기의 심벌 트래킹 회로 및 그 방법
US7795924B2 (en) Phase detecting module and detecting method thereof

Legal Events

Date Code Title Description
A201 Request for examination
E902 Notification of reason for refusal
N231 Notification of change of applicant
E701 Decision to grant or registration of patent right
GRNT Written decision to grant
FPAY Annual fee payment

Payment date: 20100630

Year of fee payment: 9

LAPS Lapse due to unpaid annual fee