KR0156196B1 - 디지탈 타이밍 복원장치 - Google Patents

Abstract

본 발명은 디지탈 데이터 수신시스템에 관한 것으로, 특히 3점 스플라인 보간법(3-Point Spline Interpolation)을 사용하여 타이밍을 복원하므로 시스템의 복잡성을 줄이고, 데이터 패턴지터를 효율적으로 줄이는데 적당하도록한 디지탈 타이밍 복원장치에 관한 것이다.

상기와 같은 본 발명의 디지탈 타이밍 복원장치는 맞춤필터를 거쳐 잡음비가 최대가 되어 입력되는 수신신호를 반송파의 위상오차 때문에 발생하는 영향을 감소시키기 위해 제곱하여 출력하는 제곱수단부와, 상기 맞춤필터를 거쳐 수신되는 신호를 T/2 간격으로 샘플링하여 3 포인트 스플라인 보간(3 Point Spline Interpolation)으로 타이밍 에러를 추정하는 타이밍 추정부와, 상기 제곱수단부와 타이밍 추정부의 출력 신호를 필터링하여 타이밍 추정에 의한 타이밍 에러의 패턴지터를 제거하는 포스트 필터와, 상기 포스트 필터의 출력신호에서 위상오차를 계산하는 위상오차 계산부를 포함하여 이루어진다.

Description

디지탈 타이밍 복원장치

제1도는 종래의 타이밍 복원장치의 구성블럭도.

제2도는 본 발명의 타이밍 복원장치의 상위블럭도.

제3도는 본 발명의 타이밍 복원장치의 상세블럭도.

* 도면의 주요부분에 대한 부호의 설명

20 : 맞춤필터 21 : 제곱수단부

22 : 타이밍 추정부 23 : 포스트필터

24 : 위상오차 계산부 30 : 샘플링값 설정부

31 : 지연수단부 32 : 에러추정부

33 : 에러계산부

본 발명은 디지탈 데이터 수신시스템에 관한 것으로, 특히 3점 스플라인 보간법(3-Point Spline Interpolation)을 사용하여 타이밍을 복원하므로 시스템의 복잡성을 줄이고, 데이터 패턴지터(Data Pattern Jitter)를 줄이는데 적당하도록 한 디지탈 타이밍 복원장치에 관한 것이다.

일반적으로 보간(Interpolation)에 의한 디지탈 타이밍 복원방법은 심볼타이밍(Symbol Timing) 정보를 얻는 과정을 디지탈로 처리하는 것이다.

즉, A/D 변환된 디지탈 신호로부터 타이밍 에러를 추출하고 이것을 디지탈 프로세싱으로 보상하는 방법중의 하나이다.

디지탈 타이밍 복원방식에는 타이밍 에러를 VCO를 통하여 폐루프(Closed Loop) 방식으로 보상하거나, 개루프(Open Loop) 방식으로 현재의 신호를 보간하여 복원하는 방식이 있다.

이하, 첨부된 도면을 참고하여 종래의 타이밍 복원장치에 대하여 설명하면 다음과 같다.

제1도는 종래의 타이밍 복원장치의 구성블럭도이다.

먼저, 샘플타임에서 수신신호의 잡음비를 최대로 하기 위한 맞춤필터(Matched Filter)(1)와, 데이터 패턴(Data Pattern)에 의한 지터(Jitter)를 줄이기 위하여 1/2T을 중심으로 필터링하여 타이밍 톤(Timing Tone)만을 추출해내는 프리필터(Prefilter)(2)와, 수신되는 신호에서 타이밍 에러(Timing Error)를 얻어내기 위해 하나의 심볼당 4개의 샘플을 갖고 전치필터 보간(Prefilter Interpolation)을 수행하는 전치필터 보간부(3)와, 상기 전치필터 보간부(3)의 출력데이타를 제곱하여 심볼주파수의 성분을 출력하는 제곱기(4)와, 상기 제곱기(4)의 출력신호로부터 타이밍 추정에 의한 타이밍 에러의 이상현상을 제거하는 포스트 필터(Post-filter)(5)와, 상기 포스트 필터(5)의 출력신호에서 심볼 T에 대한 위상오차를 계산하는 위상차 계산부(6)를 포함하여 구성된다.

상기와 같은 방식으로 디지탈 영역에서 심볼주기 신호를 얻어내는 종래의 타이밍 복원에 있어서는 수신신호를 제곱하여 심볼주기의 성분을 얻어내고 이 신호의 위상을 이산퓨리에 변환(Discrete Fourier Transform : DFT)을 이용하여 얻어내게 된다.

그리고 협대역(Narrow Band)으로 전송되는 신호로부터 DFT를 이용하여 심볼주파수의 위상을 얻어내기 위해서는 적어도 4배 이상으로 오버샘플링(Over Sampling)을 해야 한다.

그러므로 전치필터 보간부(Prefilter Interpolator)를 통과한 신호는 한 심볼당 4개의 샘플을 갖기 때문에 그 이후의 신호처리(제곱(Squaring), 포스트 필터링)에서 복잡성이 증가한다.

그리고 상기 전치필터 보간부(3)에서의 심볼타이밍 추정을 위해 사용되는 필터는 2 Point Linear Interpolator이다.

2 Pointer Linear Interpolator는

의 형태로 보간값을 얻게 된다.

그러나 상기와 같은 종래의 타이밍 복원장치에 있어서는 다음과 같은 문제점이 있었다.

심볼타임에 4배 또는 2배 이상 오버 샘플링을 하여 보간(Interpolation)해야 하므로 샘플링 또는 보간값(Interpolated Value)을 각각 프로세싱 해야 하기 때문에 실제 시스템의 구현시에 많은 복잡도를 요구한다.

그리고 전치필터 보간을 위해서 2 Point Linear Interpolator를 사용하였기 때문에 보간에러(Interpolation Error)가 증가하는 문제점이 있었다.

본 발명은 상기와 같은 종래의 디지탈 방식에서의 타이밍 복원장치의 문제점을 해결하기 위하여 안출한 것으로, 3점 스플라인 보간법(3-Point Spline Interpolation)을 사용하여 타이밍을 복원하는 방법으로 시스템의 복잡성을 줄이고, Interpolation Error를 줄이며 데이터 패턴지터(Data Pattern Jitter)를 줄여 심볼타이밍 복원효율을 높인 디지탈 타이밍 복원장치를 제공하는데 그 목적이 있다.

상기의 목적을 달성하기 위한 본 발명의 디지탈 타이밍 복원장치는 맞춤필터를 거쳐 잡음비가 최대가 되어 입력되는 수신신호를 반송파의 위상오차 때문에 발생하는 영향을 감소시키기 위해 제곱하여 출력하는 제곱수단부와, 상기 맞춤필터를 거쳐 수신되는 신호를 T/2 간격으로 샘플링하여 3포인트 스플라인 보간(3 Point Spline Interpolation)으로 타이밍 에러를 추정하는 타이밍 추정부와, 상기 제곱수단부와 타이밍 추정부의 출력신호를 필터링하여 타이밍 추정에 의한 타이밍 에러의 패턴지터를 제거하는 포스트 필터와, 상기 포스트 필터의 출력신호에서 위상오차를 계산하는 위상오차 계산부를 포함하여 구성됨을 특징으로 한다.

이하, 첨부된 도면을 참고하여 본 발명의 디지탈 타이밍 복원장치에 대하여 상세히 설명하면 다음과 같다.

제2도는 본 발명의 타이밍 복원장치의 상위블럭도이고, 제3도는 본 발명의 타이밍 복원장치의 상세블럭도이다.

본 발명은 종래와는 달리 2배 오버샘플링된 수신신호를 보간(Interpolation)한 뒤에 이것을 이용하여 심볼타이밍 추정(Symbol Timing Estimation)하는 것이 아니라 3포인트 스플라인 보간부(3 Point Spline Interpolator)로 부터 직접 타임에러를 계산하여 보상하는 방법이다.

상기와 같은 본 발명의 디지탈 타이밍 복원장치는 먼저, 맞춤필터(Matched Filter)(20)를 거쳐 잡음비가 최대가 되어 입력되는 수신신호를 반송파의 위상오차 때문에 발생하는 영향을 감소시키기 위해 제곱하여 출력하는 제곱수단부(Nonlinear Operation(·)²)(21)와, 상기 맞춤필터(20)를 거쳐 수신되는 신호를 T/2 간격으로 샘플링하여 3포인트 스플라인 보간(3 Point Spline Interpolation)으로 타이밍 에러를 추정하는 타이밍 추정부(Another Timing Information)(22)과, 상기 제곱수단부(21)와, 타이밍 추정부(22)의 출력신호를 필터링하여 타이밍 추정에 의한 타이밍 에러의 패턴지터를 제거하는 포스트 필터(Post Filter)(23)와, 상기 포스트 필터의 출력신호에서 위상오차를 계산하는 위상오차 계산부(-1/2πArg(·))(24)를 포함하여 구성된다.

상기의 구성에서 타이밍 추정부(22)는 수신신호의 등기타임을 T/2 지연하는 지연수단부(31)와, 수신신호를 실수영역으로 함수화(Re{·})하여 에러를 추정해내어 상기 지연수단부(31)의 지연동기 신호에 의해 지연 출력하는 에러추정부(32)를 포함하여 구성된다.

그리고 포스트 필터(23)는 시간축상에 나타나는 샘플링 위치값(k)을 다르게 하여 샘플링값을 설정해내는 제1샘플링값 설정부(k=0, 1, 2 …), 제2샘플링값 설정부(k=1/2, 3/2 …)(30)와, 상기 제1,2 샘플링값 설정부(30)의 신호를 입력으로 하여 타이밍 추정시에 발생하는 패턴지터를 상쇄 출력하는 패턴지터 상쇄부(34)와, 상기 에러추정부(32)의 지연 출력되는 타이밍 에러값을 임의의 추정블럭의 길이만큼 계산 출력하는 에러계산부(33)를 포함하여 구성된다.

상기와 같이 구성된 본 발명의 디지탈 타이밍 복원장치에서 타이밍 에러는 주어진 데이터 블록내에서의 값을 나타내게 된다.

그리고 제곱수단부(21) 다음의 포스트 필터링의 길이를 늘리면 충분한 성능을 얻을 수 있으므로 전치필터링 없이 심볼동기기를 구성한 것이다.

먼저, T/2시간 간격으로 샘플링 컴플렉스(Complex) 신호 x_k로부터 에러추정부(32)의 스플라인 보간부(Spline Interpolator)는 다음과 같은 신호를 만들게 된다.

반송파의 위상차이 때문에 생기는 영향을 줄이기 위해서 컴플렉스 영역에서 제곱하므로 다음과 같은 신호를 얻을 수 있다.

따라서, 심볼타임은 추정블럭의 길이가 N일 때 다음과 같은 식으로 추정될 수 있다.

이때, 분자항은 다음과 같이 단순화 될 수 있다.

여기서 첫 번째 항은 통계적으로 같은 특성을 갖게 되므로 근사적으로 무시할 수 있다.

상기와 같은 본 발명의 디지탈 타이밍 복원장치는 전치필터링(Prefiltering)을 하지 않고 3점 스플라인 보간법(3 Point Spline Interpolation)을 사용하여 타이밍을 복원하므로 시스템의 복잡성을 줄이고 효율적으로 패턴지터를 줄일 수 있어, 디지탈 데이터의 수신시에 타이밍 복원성능을 높이는 효과가 있다.

Claims (3)

1. 디지탈 데이터 수신시스템에 있어서, 맞춤필터를 거쳐 잡음비가 최대가 되어 입력되는 수신신호를 반송파의 위상오차 때문에 발생하는 영향을 감소시키기 위해 제곱하여 출력하는 제곱수단부와, 상기 맞춤필터를 거쳐 수신되는 신호를 T/2 간격으로 샘플링하여 3 포인트 스플라인 보간(3 Point Spline interpolation)으로 타이밍 에러를 추정하는 타이밍 추정부와, 상기 제곱수단부와 타이밍 추정부의 출력신호를 필터링하여 타이밍 추정에 의한 타이밍 에러의 패턴지터를 제거하는 포스트 필터와, 상기 포스트 필터의 출력신호에서 위상오차를 계산하는 위상오차 계산부를 포함하여 구성됨을 특징으로 하는 디지탈 타이밍 복원장치.
2. 제1항에 있어서, 타이밍 추정부는 수신신호의 동기타임을 T/2 지연하는 지연수단부와, 수신신호를 실수영역으로 함수화하여 에러를 수정해내어 상기 지연수단부의 지연동기 신호에 의해 지연 출력하는 에러추정부를 포함하여 구성됨을 특징으로 하는 디지탈 타이밍 복원장치.
3. 제1항에 있어서, 포스트 필터는 시간축상에 나타나는 샘플링 위치값(k)을 다르게 하여 샘플링 값을 설정해 내는 제1 샘플링값 설정부(k=0, 1, 2, …), 제2 샘플링값 설정부(k=1/2, 3/2, …)와, 상기 제1, 2 샘플링값 설정부의 신호를 입력으로 하여 패턴지터를 상쇄 출력하는 패턴지턴 상쇄부와, 에러추정부의 지연 출력되는 타이밍 에러값을 임의의 추정블럭의 길이만큼 계산 출력하는 에러계산부를 포함하여 이루어짐을 특징으로 하는 디지탈 타이밍 복원장치.