KR20010074497A

KR20010074497A - 심볼 부호 지시 위상 검출기

Info

Publication number: KR20010074497A
Application number: KR1020007012966A
Authority: KR
Inventors: 휴 이. 화이트
Original assignee: 윌리암 제이. 버크; 사르노프 코포레이션; 비센트 비.인그라시아, 알크 엠 아헨; 모토로라 인코포레이티드
Priority date: 1998-05-18
Filing date: 1999-05-18
Publication date: 2001-08-04
Also published as: WO1999060745A1; US6430243B1; TW421970B

Abstract

상기 위상 에러 검출 프로세스를 돕기 위한 심볼 부호 정보를 사용하여 VSB신호같은 복합 신호의 위상 에러를 결정하는 위상 검출기이다. 상기 위상 검출기는 상기 I신호에 연결되는 제1입력(즉, 종종 준아날로그 신호라고 불리는 비양자화된 디지털값) 및 심볼 내에서 샘플 포인트의 크기를 나타내는 슬라이서(퀀타이저)의 데이터 출력으로 연결되는 제2입력(즉, 상기 VSB 신호의 M개의 레벨 중 하나를 나타내는 디지털 값)을 갖는 감산기를 포함한다. 상기 양자화된 I신호에서 상기 비양자화된 신호를 감하면 ΔI 신호가 발생된다. 상기 I신호 또한 현재 심볼의 부호를 결정하기 위해 처리된다. 전-후 심볼 프로세서는 이전(before) 신호와 이후(after)신호의 부호값을 결정하여 그 부호들을 현재 심볼의 부호와 비교한다. 상기 위상 에러 신호의 이전 신호에서 이후 신호로의 부호 변화는 상기 위상 트래킹 루프에 의해 쉽게 트래킹될 수 있는 상당한 가상 성분을 발생하게 된다. 상기 심볼의 부호가(이전에서 이후로) 변화하지 않는 경우에는, 상기 위상 에러의가상 성분은 매우 작고 트래킹하여 보상하기 거의 불가능하게 될 것이다. 그에 따라, 상기 루프는 상기 전-후 프로세서가 그러한 심볼 부호 조합을 검출하면 디세이블된다. 그에 따라 상기 심볼 부호 정보는 상기 위상 에러를 "수정" 또는 "선별"하기 위해 사용된다. 이 위상 에러 신호는 디지털 TV 수신기에서 복조를 위해 상기 VSB 신호로부터 데이터 신호를 추출하기 위하여 사용된다.

Description

심볼 부호 지시 위상 검출기{SYMBOL SIGN DIRECTED PHASE DETECTOR}

잔류 측파대 신호로부터 예컨대, 고화질TV(HDTV) 전송 시스템 같은 곳에서 사용되는 데이터를 정확하게 추출하기 위해서, 상기 VSB 신호는, 퀀타이저(quantizer)(슬라이서)로의 입력을 위한 베이스밴드 VSB 신호의 데이터를 포함하는 실제부를 복구시키는 오실레이터에 의해 복조되어야 한다. 도 1은 디지털 TV 수신기를 위한 통상적인 위상 트래킹 루프(100)의 블록 다이어그램이다. 이 통상적인 루프는 "ATSC 디지털 TV 기준의 사용 가이드" (문서 A/54, 진보된 TV 시스템 위원회, 1995년 4월 12일)에 정의 되어 있다. 상기 기준은 실제 신호(예컨대, 동위상(I)신호) 상에서만 동작하는 위상 트래킹 루프의 사용을 제안한다. 그에 따라, 상기 VSB 신호의 위상 에러를 결정하기 위해, 직교 위상(Q)신호는 상기 I신호로부터 얻어진다. VSB의 I 및 Q 성분은 서로 거의 힐버트 변환(Hilbert transform)인 필터 함수로 관련되어 있다. 필터(104)는 상기 I신호로부터 Q 신호를 얻기 위해 사용된다. 상기 필터는 고정된 비대칭 계수를 가지며, 다른 모든 계수는 영인 유한 임펄스 응답(FIR) 필터이다. 상기 I신호는 딜레이(102)에서 상기 필터(104) 길이의절반에 해당하는 주기만큼 지연된다.

상기 위상 에러를 보상하기 위해, 상기 I 및 Q 신호들은 위상 검출기(108)로부터의 에러 신호에 의해 제어되는 오실레이터(112;예를 들어, 수치제어 오실레이터(numerically controlled oscillator;NCO))에 의해 구동되는 복합 곱셈기(complex multiplier)(106)로 연결된다. 상기 NCO 출력 신호의 위상은 상기 위상 에러를 수정하도록 변조되고, 위상 조절된 I 및 Q 신호들(I' 및 Q')을 발생시킨다. 상기 위상 검출기(108)는 상기 I'신호와 상기 Q'신호를 처리하여 상기 VSB 신호의 위상 에러를 나타내는 위상 에러 검출 신호(e)를 발생시킨다. 루프 필터(110)(저역 필터)는 상기 에러신호(e)로부터 고차 성분을 필터링하기 위해 사용된다. 사실, 상기 복합 곱셈기(102)내에서의 상기 오실레이터 신호와 상기 I 및 Q 입력 신호들의 조합은 비회전된(derotated) I' 및 Q'신호를 만들어 낸다. 도시된 회로(100)는 I 및 Q 신호에서 캐리어 위상 에러를 보상하여, 복조기 내에서 샘플링되어 상기 VSB신호로부터 데이터를 추출할 수 있는 상대적으로 안정된 동위상(I') 신호를 발생시키기 위한 폐루프 위상 트래킹 회로이다. 유도된 Q 성분을 이용하는 위상 트래킹 회로의 한 예는, 리 등의 "총 연합 VSB HDTV 수신기를 위한 하드 웨어에 효과적인 위상/이득 트래킹 루프",IEEE Trans. 소비자 전자공학, 632-639 페이지, 제42권, 제3호, 1996년 8월 및 미국 특허 번호 제5,706,057호, 1998년 1월 6일 발행,에 설명되어 있다.

도 2는 시간 영역에서 VSB 신호의 실제 성분(I) 및 가상 성분(Q)을 보여준다. 이 도면은 고립된 심볼, 즉 크기가 0인 많은 수의 심볼들에 의해 포위되어 있는 심볼의 기본 성분을 나타내는 VSB의 I 및 Q 성분 사이의 힐버트 변환 관계를 설명한다. 영이 아닌 심볼들의 시퀀스에서, 도 2의 파형은 상기 심볼 주기에서 시간 축을 따라 재현된다. 음의 진폭 심볼들은 도 2의 파형들로부터 인버팅된 파형들을 갖는다. 그에 따라, 주어진 심볼의 가상부는 두개의 근접한 심볼들에 의해 제공되는 에너지를 포함하게 된다. 예를 들어, 3개의 신호 시퀀스가 있을때, 제1심볼("이전" 심볼)과 제3신호("이후" 심볼)가 서로 다른 극성을 갖는 경우에, 제2신호의 가상 성분은 큰 양의 값 또는 큰 음의 값을 가질 것이다. 반대로, 제1심볼과 제3심볼이 동일한 극성을 갖는 경우에, 제2심볼의 가상 성분은 (절대값이)작은 값을 가질 것이다. 신호간 간섭(ISI ; intersymbol interference)은 VSB 신호의 검출된 위상에서 상기 도 1의 위상 트래킹 루프에 의해 수정되지 않을 위상 에러를 만들어 낸다. 본질적으로, 통신 채널에 의해 발생되는 위상 에러는, 상기 채널에 의한 위상 에러에 관계없이 심볼 시퀀스에서의 심볼들의 상대적인 부호에 따라 변조된다. 결과적으로, 상기 위상 에러의 이러한 성분은 심볼 디코딩 프로세스에 대한 임의의 잡음이 되고 상기 위상 트래킹 프로세스에서 에러를 발생시킬 수 있다.

따라서, 상기 위상 검출 프로세스의 정확도를 향상시키기 위해 심볼 부호 정보를 사용하는 위상 검출기가 필요하다 할 것이다.

본 발명은 일반적으로 디지털 TV 신호 수신기에 관련된 것이며, 특히 잔류 측파대역(VSB)을 위한 위상 검출기에 관련된 것이다.

도 1은 디지털 TV 신호 수신기용 종래 위상 트래킹 루프의 블록 다이어그램이다.

도 2에는 VSB 신호의 심볼에 대한 실제 및 가상 성분을 도시한 것이다.

도 3은 본 발명의 위상 검출기를 사용하여 VSB 신호를 복조하기 위한 디지털 TV 수신기의 블록 다이어그램이다.

도 4는 본 발명의 위상 검출기를 통합하는 위상 트래킹 루프를 도시한다.

도 5는 본 발명의 위상 검출기에 대한 상세한 블록 다이어그램을 도시한다.

도 6은 2-VSB 신호를 도시한다.

도 7은 양의 위상 에러 값을 갖는 2-VSB 신호를 도시한다.

도 8은 음의 위상 에러 값을 갖는 2-VSB 신호를 도시한다.

지금까지 종래 기술과 관련된 문제점들은, 잔류 측파대역(VSB)신호와 같은 복합 신호의 위상 에러를 결정하는 위상 에러 검출 프로세스를 돕기 위하여 심볼 부호 정보를 사용하는 위상 검출기에 의해 해결된다. 상기 위상 검출기는 상기 I신호(즉, 종종 준-아날로그 신호라고 불리는 비양자화된(unquantized) 디지털 값)로 연결되는 제1 입력 신호 및 심볼(즉, 상기 VSB 신호의 M개 레벨 중의 하나를 나타내는 디지털 값)내에서 샘플 포인트의 크기를 나타내는 슬라이서(퀀타이저)의 데이터 출력으로 연결되는 제2입력을 갖는 감산기(subtractor)를 포함한다. 상기 양자화된 I신호에서 상기 양자화 되지 않은 I신호를 감하면 ΔI신호가 된다. 상기 I신호는 또한 처리되어 현재의 심볼의 부호를 결정하게 된다. 전-후 심볼 프로세서는 이전 신호와 이후 심볼의 부호 값을 결정하고 그 부호 값들을 현재의 심볼의 부호와 비교한다. 이전 신호에서 이후 신호로의 부호 변화는 상기 위상 에러에서 상기 위상 트래킹 루프에 의해 쉽게 트래킹될 수 있는 가상 성분을 발생시킬 것이다. 상기 심볼의 부호(이전 신호에서 이후 신호로)가 변하지 않는 경우에는, 상기 위상 에러의 가상 성분은 매우 적어서 트래킹하여 보상하기가 거의 불가능 하게 될 것이다. 그에 따라, 상기 이전-이후 프로세서가 그러한 심볼 부호 조합을 검출하면 상기 루프는 디세이블된다. 그리하여 상기 심볼 부호 정보는 상기 위상 에러를 "수정"하거나 "선별(gating)" 하기 위해 이용된다. 이러한 위상 에러 신호는 디지털 TV에서 사용되어 복조를 위해 VSB 신호로부터 데이터 신호를 추출할 수 있다.

본 발명은 첨부된 도면들과 함께 다음의 상세한 설명에 의해 쉽게 이해되어질 것이다.

설명을 편리하게 하기 위해서, 가능하면 동일한 엘리먼트들에 대해서는 동일한 참조번호를 사용하였다.

도 3은 디지털 TV에서 사용되는 타입에 대한 VSB 신호 수신기(300)의 개략적인 고레벨 블록 다이어그램이다. 상기 수신기(300)는 튜너(302), A/D 컨버터(304), 오실레이터(316), 복합 나이퀴스트 필터(306), 복합 이퀄라이저(318), 타이밍 복구 회로(314), 캐리어 복구 회로(310) 및 디코더(318)를 포함한다. VSB 신호를 포함하는 주파수 대역은 안테나 또는 케이블 TV(미도시)로부터 상기 튜너(302)로 연결된다. 상기 튜너(302)는 가용 디지털 TV 신호 대역으로부터 하나의 VSB 신호를 선택하고 그 선택된 VSB 신호를 통과대역(예컨대, IF) 주파수에서 발생시킨다. 상기 통과대역 VSB 신호는 A/D 컨버터(304)에 의해 디지털 신호로 변환되어 상기 아날로그 VSB 신호는 일반적으로 상기 VSB 심볼 속도의 1에서 4배의 속도를 갖는 신호를 샘플링하므로서 디지털화 된다. 상기 샘플링 신호는 상기 오실레이터(316)에 의해 발생된다. 상기디지털화된 VSB 신호(준-아날로그 신호)는 상기 VSB 신호로부터 동위상(I)신호 및 직교 위상(Q) 신호를 추출하는 복합 나이퀴스트 필터(306)로 연결된다.

상기 I 및 Q 신호들은 복합 이퀄라이저(308)와 타이밍 복구 회로(314) 모두에 연결된다. 상기 타이밍 복구 회로(314)는 심볼 타이밍 정보를 복구시키고 상기 오실레이터(316)에 타이밍 조절 신호를 공급한다. 그에 따라, 상기 통과대역 디지털 신호에서의 심볼들은 상기 A/D 컨버터(304)에 의해 최적으로 샘플링 된다. 상기 복합 이퀄라이저(308)는 상기 I 및 Q 신호들을 적절하게 이퀄라이즈하여 상기 신호로부터의 전송 채널 왜곡을 제거하고, 상기 신호들이 심볼간 간섭(ISI) 없이 복조될 수 있도록 하는 통과대역 이퀄라이저이다. 상기 이퀄라이즈된 I 및 Q 신호들은 본 발명의 위상 트래킹 루프(312)를 포함하는 캐리어 복구 회로(310)로 연결된다.

상기 캐리어 복구 회로(310)는 상기 VSB 신호의 실제부를 포함하는 데이터를 복구 시킨다. 이 I신호는 상기 캐리어 복구 회로(310)에서 상기 데이터가 상기 I신호로부터 추출되는 디코더(318)로 연결된다. 상기 디코더(318)는 결국 디스플레이를 위한 오디오 및 비디오 신호들을 발생시킨다.

도 4는 본 발명을 구체화하는 위상 트래킹 루프(312)의 블록 다이어그램을 설명한다. 상기 루프(312)는 복합 곱셈기(400), 데이터 슬라이서(402), 위상 검출기(404), 루프 필터(406) 및 수치 제어 오실레이터(NCO;408)를 포함한다. 상기 곱셈기(400)로의 입력들은 VSB 신호로부터 추출되고 이퀄라이즈된 동위상(I)신호와직교 위상(Q) 신호(준아날로그 디지털 신호)이다. 상기 NCO(408)의 출력은 상기 곱셈기(400)의 한 입력으로 연결되어, 상기 NCO 출력 신호와 상기 I 및 Q 신호들의 곱에 의하여, 상기 루프가 정상적으로 동작한다면, 상기 I신호가 비회전되고, 어떠한 위상 지터(jitter)도 제거되고, 상기 심볼 내의 최적 위치에서 샘플링(슬라이스)될 수 있는 안정적인 I' 신호를 발생시켜 최대 크기의 I' 신호를 제공한다(즉, 상기 샘플은 정확하게 상기 전송된 심볼 레벨을 나타낸다).

상기 복합 곱셈기의 출력(상기 동위상(I')신호)은 주기적으로 I'신호를 샘플링하는 상기 슬라이서(퀀타이저;402)의 입력으로 연결된다. 상기 샘플링 속도는 상기 심볼 속도와 거의 동일하며, 그 목적은 상기 슬라이서가 상기 베이스밴드 VSB 신호의 (정보를 포함하고 있는)실제부를 샘플링 하도록 하는 것이다. 상기 수신된 VSB 신호와 NCO 사이의 모든 위상 에러는 상기 슬라이서로 하여금 상기 VSB 신호의 실제 및 가상 성분의 혼합에서 샘플링을 하도록 할 것이다. 상기 슬라이서(402)의 출력은 상기 I' 신호의 크기 샘플을 나타내는 데이터 신호(D)이다. 8-VSB에서는, 상기 슬라이서(402)에 의해 발생되는 8개의 서로 다른 레벨 또는 심볼 값들이 있다. 상기 양자화된 I'신호(상기 데이터 신호 (D))는 상기 위상 검출기(404)의 한 입력으로 연결되고 상기 I' 신호는 상기 위상 검출기(404)의 제2입력으로 연결된다. 상기 위상 검출기(404)는 심볼 부호 선별 모드에서 동작하기 위해 상기 양자화 및 비양자화된 I신호들을 사용하여, 상기 슬라이서(402)에 의해 행해진 데이터 결정은 정확하게 위상 에러(e)를 발생하는데 사용되고, 부정확한 위상 에러 정보가 발생되었을 때는 상기 위상 검출 출력은 디세이블(disable)되도록 한다. 상기 위상에러는 상기 에러 신호를 저역 필터링하는 상기 루프 필터(406)를 통해 연결되어 상기 NCO(408)를 위한 제어 신호를 발생한다. 그에 따라, 상기 NCO(408)의 위상은 상기 위상 검출기(404)에 의해 발생된 위상 에러에 따라 조절되어, 상기 NCO로부터의 출력 신호들은 VSB 신호의 위상 에러를 보상하고 상기 슬라이서는 상기 I' 신호를 적절히 샘플링하게 된다.

도 5는 도 4의 심볼 부호에 의해 지시되는 위상 검출기(404)를 설명한다. VSB 신호에서, 기대되는 배치는 분리된 기지의 레벨, 예컨대 HDTV 신호에 대한 8개의 레벨을 갖는 I 값들을 포함한다. 다음 설명의 단순화를 위해서, 2레벨 VSB 신호(2-VSB)를 입력 신호라고 가정한다. 상기 Q 값들은 변화성이어서 상기 배치(분리도)는, 예컨대 도 6의 Q 값(수직축) 대 I 값(수평축)의 그래픽 도면상에서 볼때, 2개의 수직 라인처럼 보인다. 상기 VSB 신호의 위상 회전은 상기 수신된 배치와 기대되는 배치 사이의 각을 발생시킨다. 예컨대 상기 수직 라인들은 상기 위상각에 대응하는 각만큼 기울어져 있다. 도 7 및 도 8은 각각 양 및 음의 위상 에러를 갖는 2-VSB 신호의 분리도(scatter plot)이다. 상기 검출기(404)에서, 상기 각φ은 상기 NCO로 연결되는 위상 에러 신호(e)(상기 샘플링된 및 샘플링되지 않은 I' 신호 사이의 차이)로서 결정된다.

상세하게 설명하면, 상기 I' 신호는 조합기(500)의 음의(-) 단자로 연결되고 상기 결정 신호(D)는 상기 조합기(500;감산기로서 동작)의 양의(+) 단자로 연결되어, 상기 양자화된 I' 신호에서 상기 비양자화된 I' 신호를 감하면 ΔI신호(위상 에러)가 된다. 상기 ΔI신호는 상기 ΔI신호를 1 심볼 주기만큼 지연시키는딜레이(502)로 연결된다. 상기 전-후 심볼 프로세서(528)는 3개의 신호 세트(즉, 심볼 1,2 및 3; 심볼 2는 현재, 심볼 1은 이전 그리고 심볼 3은 이후 심볼)를 분석한다. 상기 프로세서(528)는 각 심볼의 부호를 결정하고 상기 결정된 부호를 비교하여 심볼 2의 가상부의 기대되는 부호를 나타내는 제1 신호(S1)와 상기 위상 검출기의 에러 신호 출력을 선별 하는데 사용되는 제2 신호(S2)를 만들어 낸다.

위의 배경 기술에서 설명된 바와 같이, 제1 및 제3 심볼이 다른 부호를 갖는 경우에, 위상 에러는 단지 상대적인 심볼 부호때문에 공칭값보다 더 크다. 즉 제1 및 제3 신호들이 반대 부호를 갖는 경우에는 심볼 2의 가상부는 큰 양 또는 음의 성분을 갖는다. 그러한 큰 성분은 상기 루프에 의해 트래킹될 수 있다. 반대로, 심볼 1과 심볼 3의 부호가 동일한 부호를 가진 경우에는, 상기 심볼 2와 관련된 위상 에러는 공칭값보다 상당히 작다. 그에 따라, 상기 위상 에러는 상기 루프에 의해 트래킹될 수 있을 만큼 크지 않고 상기 루프는 상기 NCO의 위상을 잘못 변형시키게 된다. 그리하여, 이러한 심볼 부호 조합에 따라 상기 위상 에러 신호가 디세이블(선별)되어 그 특정한 심볼에 대해서는 상기 NCO의 위상이 변화되지 않도록 한다.

특히, 상기 전-후 프로세서(528)는 심볼 2의 가상부에 대한 기대되는 부호를 제공하고 심볼 2의 가상부가 위상 에러의 정확한 측정을 제공하기에 충분한 크기를 가지고 있는지를 결정한다.

비양자화된 I' 신호는 또한 상기 비양자화 I'신호가 영 보다 클때(즉, 양의 값일때) 마다 HIGH 출력 신호를 발생하는 부호 결정 블록(516)으로 연결된다. 상기 블록(516)으로부터의 신호는 상기 신호를 1심볼 주기만큼 지연시키는 유닛딜레이(518)로 연결된다. 상기 블록(516)의 출력은 또한 인버터(520)로 연결된다. 인버터(520)의 출력은 심볼 2의 가상부의 기대되는 부호를 나타내는데, 심볼 2의 가상부가 양인 경우에 출력은 HIGH이고 그렇지 않으면 LOW이다. 인버터(520)의 출력은 인버터(520)의 출력 신호가 5보다 크면 +1출력을 발생시키고 그렇지 않으면 -1을 발생하는 임계 블록(514)에 인가된다. 상기 임계 블록(514)의 출력은 곱셈기(506)로 연결된다. 상기 곱셈기는 블록(502)으로부터의 ΔI신호에 상기 임계 블록(514)의 출력을 곱한다. 그에 따라, 블록(514)의 출력에서의 부호 변화는 상기 ΔI신호의 부호 변화를 일으킨다. 부호가 수정된 위상 에러 신호는 곱셈기(508)의 입력에 연결된다.

XOR 게이트(522)의 출력(심볼 부호 변화 신호)은, 상기 심볼 부호 변화 신호를 1심볼 만큼 지연시키는 유닛 딜레이(524)로 연결된다. 상기 유닛 딜레이(524)의 출력은 상기 유닛 딜레이(524)의 입력과 함께 두번째 XOR 게이트(526)로 연결된다. XOR 게이트(526)의 출력은 상기 곱셈기(508)의 한 입력으로 연결된다. XOR 게이트(526)의 출력은, 기대되는 가상 성분이 크지 않고 상기 에러 신호가 틀린 경우에는 곱셈기(508)로부터 0을 출력시키고, 그렇지 않은 경우에는 부호 수정된 신호가 상기 NCO를 제어하는데 사용되는 곱셈기(508)를 통과하도록 선별 신호(S2)이다. 상기 기대되는 가상 성분은 제1 및 제3 심볼이 동일한 극성(부호)을 갖는 경우에는 "크지 않은" 것으로 간주된다.

다음 테이블은 도 5의 위상 검출기 출력 신호의 부호에 영향을 미치는 신호들을 요약한 것이다.( 이 테이블은 도 7 및 도 8의 각 사분면에 대한 신호값을 나타낸다.)

2개의 부호 변화가 있는 경우(예컨대, 심볼1에서 심볼2로 및 심볼2에서 심볼3으로)나 또는 부호 변화가 없는 경우(예컨대, 심볼1과 심볼3이 동일한 부호를 가진 경우)에는 위상 검출기 출력은 곱셈기(508)에 의해 선별될 것이다.본 발명을 통합하는 다양한 실시예를 여기서 나타내고 상세히 설명하였지만, 해당 분야의 당업자들은 여전히 이러한 발명들을 통합하는 많은 다른 다양한 실시예들을 쉽게 변형할 수 있을 것이다.

Claims

복합 신호의 위상 에러를 검출하기 위한 위상 검출기로서,

동위상(I)신호에 연결되는 제1입력 및 상기 양자화된 I신호에 연결되는 제2입력을 가지며, 양자화된 I신호에서 상기 I신호를 감하여 ΔI신호를 발생하는 감산기;

상기 I신호를 입력으로 가지며, 다수의 심볼들을 처리하여 각 심볼의 부호를 결정하고 한 심볼에서 다음 심볼로의 부호 변화를 결정하며, 각 심볼의 부호에 따라 위상 에러 부호 수정 신호 및 위상 에러 선별(gating) 신호를 발생하는 전-후 심볼 프로세서;

상기 ΔI 신호를 제1입력으로 가지고 상기 위상 에러 부호 수정 신호를 제2입력으로 가지며, 출력은 부호 수정 위상 에러 신호인 제1곱셈기; 및

상기 부호 수정 위상 에러 신호를 제1입력으로 가지고, 상기 위상 에러 선별 신호를 제2입력으로 가지며, 출력은 선별된 위상 에러인 제2곱셈기를 포함하는 것을 특징으로 하는 위상 검출기.
제1항에 있어서, 상기 전-후 심볼 프로세서는

상기 I신호를 입력으로 가지고, 현재 심볼 부호 신호를 발생하기 위한 심볼 부호 결정 회로;

상기 현재 심볼 부호 신호를 지연시키기 위한 제1딜레이;

상기 현재 심볼 부호 신호와 상기 지연된 현재 부호 신호에 대해 배타적 논리합을 수행하여, 상기 현재 심볼 및 이전 심볼 사이의 부호 변화를 표시하는 부호 변화 신호를 발생하는 제1 XOR 게이트;

상기 부호 변화 신호를 지연시키기 위한 제2딜레이; 및

상기 지연된 부호 변화 신호와 상기 부호 변화 신호에 대해 배타적 논리합을 수행하여 상기 위상 에러 선별 신호를 발생하는 제2 XOR 게이트를 포함하는 것을 특징으로 하는 위상 검출기.
제2항에 있어서, 상기 심볼 부호 결정 회로는

부호 신호를 발생하기 위한 부호 검출기;

상기 부호 신호를 인버팅하기 위한 인버터; 및

상기 인버팅된 부호 신호가 0.5보다 클때는 위상 에러 부호 수정 신호로서 +1을 발생하고 상기 인버팅된 부호 신호가 0.5보다 작을 때는 위상 에러 부호 수정 신호로서 -1을 발생하는 임계 프로세서를 더 포함하는 것을 특징으로 하는 위상 검출기.
위상 트래킹 루프로서

위상 에러 수정된 신호를 발생하기 위한 복합 곱셈기;

상기 위상 에러 수정된 신호의 양자화 된 값을 발생하기 위한 슬라이서;

상기 위상 에러 수정된 신호의 양자화된 값과 상기 위상 에러 수정된 신호를처리하여 위상 에러를 발생하기 위한 심볼 부호에 의해 지시되는 위상 검출기;

상기 위상 에러를 필터링하기 위한 루프 필터; 및

상기 필터링된 위상 에러에 따라 조절되는 위상을 갖는 상기 복합 곱셈기를 위한 구동 신호를 발생하는 오실레이터를 포함하는 것을 특징으로 하는 위상 트래킹 루프.
제4항에 있어서, 상기 심볼 부호에 의해 지시되는 위상 검출기는

상기 위상 에러 수정된 신호에 연결되는 제1입력 및 양자화된 위상 에러 수정된 신호에 연결되는 제2입력을 가지며, 상기 양자화된 위상 에러 수정된 신호에서 상기 위상 에러 수정된 신호를 감하여 ΔI신호를 발생하는 감산기;

상기 위상 에러 수정된 신호를 입력으로 가지고, 다수의 심볼들을 처리하여 각 심볼의 부호를 결정하고 한 심볼에서 다른 심볼로의 부호 변화를 결정하며, 각 심볼의 부호에 따라 위상 에러 부호 수정 신호 및 위상 에러 선별 신호를 발생하는 전-후 심볼 프로세서;

상기 ΔI신호를 제1입력으로 가지고 상기 위상 에러 부호 수정 신호를 제2입력으로 가지며 출력은 부호 수정된 위상 에러 신호인 제1 곱셈기; 및

상기 부호 수정된 위상 에러 신호를 제1입력으로 가지고 상기 위상 에러 선별 신호를 제2입력으로 가지며 출력은 선별된 위상 에러 신호인 제2곱셈기를 포함하는 것을 특징으로 하는 위상 트래킹 루프.
제5항에 있어서, 상기 전-후 심볼 프로세서는

상기 위상 에러 수정된 신호를 입력으로 가지며, 현재의 심볼 부호 신호를 발생하기 위한 심볼 부호 결정 회로;

상기 현재 심볼 부호 신호를 지연시키기 위한 제1딜레이;

상기 현재 심볼 부호 신호와 상기 지연된 현재 부호 신호에 대해 배타적 논리합을 수행하여, 상기 현재 심볼과 이전 심볼 사이의 부호 변화를 표시하는 부호 변화 신호를 발생하는 제1 XOR 게이트;

상기 부호 변화 신호를 지연시키기 위한 제2딜레이; 및

상기 지연된 부호 변화 신호와 상기 부호 변화 신호에 대해 배타적 논리합을 수행하여 상기 위상 에러 선별 신호를 발생하는 제2 XOR 게이트를 포함하는 것을 특징으로 하는 위상 트래킹 루프.
제6항에 있어서, 상기 심볼 부호 결정 회로는

부호 신호를 발생하기 위한 부호 검출기;

상기 부호 신호를 인버팅하기 위한 인버터;

상기 인버팅된 부호 신호가 0.5보다 클때는 위상 에러 부호 수정 신호로서 +1을 발생하고 상기 인버팅된 부호 신호가 0.5보다 작을 때는 위상 에러 부호 수정 신호로서 -1을 발생하는 임계 프로세서를 더 포함하는 것을 특징으로 하는 위상 트래킹 루프.
디지털 TV 신호 수신기로서,

신호 대역에서 신호를 선택하기 위한 튜너;

상기 선택된 신호를 디지털화 하기 위한 A/D 컨버터;

상기 선택된 신호로부터 동위상(I)신호 및 직교위상(Q) 신호를 발생하기 위한 필터;

상기 I 및 Q 신호에서 심볼간 간섭을 감소시키기 위한 복합 이퀄라이저;

상기 이퀄라이즈된 I신호에 따라 위상 에러 수정된 I 신호를 발생하기 위한 복합 곱셈기를 포함하는 위상 트래킹 루프, 상기 위상 에러 수정된 I신호의 양자화된 값을 발생하기 위한 슬라이서, 상기 위상 에러 수정된 I신호의 양자화된 값과 상기 위상 에러 수정된 I신호를 처리하여 위상 에러를 발생하기 위한 심볼 부호에 의해 지시되는 위상 검출기, 상기 위상 에러를 필터링하기 위한 루프 필터 및 상기 필터링된 위상 에러에 따라 조절되는 위상을 갖는 상기 복합 곱셈기를 위한 구동 신호를 발생하기 위한 오실레이터를 갖는 캐리어 복구 회로; 및

상기 위상 에러 수정된 I신호의 양자화된 값을 디코딩하여 오디오 및 비디오 신호를 발생하기 위한 디코더를 포함하는 것을 특징으로 하는 디지털 TV 신호 수신기.
제8항에 있어서, 상기 심볼 부호에 의해 지시되는 위상 검출기는

상기 위상 수정된 신호에 연결된 제1입력 및 양자화된 위상 에러 수정된 신호에 연결된 제2입력을 가지며, 상기 양자화된 위상 에러 수정된 신호에서 상기 위상 에러 수정된 신호를 감하여 ΔI를 발생하는 감산기;

상기 위상 에러 수정된 신호를 입력으로 가지며, 다수의 심볼들을 처리하여 각 심볼의 부호를 결정하고 한 심볼에서 다음 심볼로의 부호 변화를 결정하며, 각 심볼의 부호에 따라 위상 에러 부호 수정 신호 및 위상 에러 선별 신호를 발생하는 전-후 심볼 프로세서;

상기 ΔI신호를 제1입력으로 가지고 상기 위상 에러 신호 수정 신호를 제2입력으로 가지며, 출력은 부호 수정된 위상 에러 신호인 제1곱셈기; 및

상기 부호 수정된 위상 신호를 제1입력으로 가지고 상기 위상 에러 선별 신호를 제2입력으로 가지며 출력은 선별된 위상 에러 신호인 제2곱셈기를 포함하는 것을 특징으로 하는 디지털 TV 신호 수신기.
제9항에 있어서, 상기 전-후 심볼 프로세서는

상기 위상 에러 수정된 신호를 입력으로 가지고, 현재 심볼 부호 신호를 발생하기 위한 심볼 부호 결정 회로;

상기 현재 심볼 부호 신호를 지연 시키기 위한 제1딜레이;

상기 현재 심볼 부호 신호와 상기 지연된 현재 부호 신호에 대해 배타적 논리합을 수행하여, 상기 현재 심볼 및 이전 심볼 사이의 부호 변화를 표시하는 부호 변화 신호를 발생하기 위한 제1 XOR 게이트;

상기 부호 변화 신호를 지연시키기 위한 제2딜레이; 및

상기 지연된 부호 변화 신호와 상기 부호 변화 신호에 대해 배타적 논리합을 수행하여 상기 위상 에러 선별 신호를 발생하는 제2 XOR 게이트를 포함하는 것을 특징으로 하는 디지털 TV 신호 수신기.
제10항에 있어서, 상기 심볼 부호 결정 회로는

부호 신호를 발생하기 위한 부호 검출기;

상기 부호 신호를 인버팅하기 위한 인버터; 및

상기 인버팅된 부호 신호가 0.5보다 클때는 위상 에러 부호 수정 신호로서 +1을 발생하고 상기 인버팅된 부호 신호가 0.5보다 작을 때는 위상 에러 부호 수정 신호로서 -1을 발생하는 임계 프로세서를 더 포함하는 것을 특징으로 하는 디지털 TV 신호 수신기.
심볼 부호 지시 위상 검출 방법으로서,

양자화된 I신호에서 비양자화된 동위상(I) 신호를 감하여 ΔI신호를 발생하는 단계;

각 심볼의 부호를 결정하고 한 심볼에서 다른 심볼로의 부호 변화를 결정하며, 각 심볼의 부호에 따라 상기 전-후 심볼 프로세서가 위상 에러 부호 수정 신호 및 위상 에러 선별 신호를 발생하도록 다수의 심볼들을 처리하는 단계;

부호 수정된 위상 에러 신호를 발생하기 위해 상기 ΔI신호를 상기 위상 에러 부호 수정 신호와 곱하는 단계; 및

상기 위상 에러 선별 신호에 따라 상기 부호 수정된 위상 에러 신호를 선별하는 단계를 포함하는 것을 특징으로 하는 위상 검출 방법.
제12항에 있어서, 상기 처리하는 단계는

현재 심볼의 부호를 결정하는 단계;

상기 현재 심볼의 부호를 지연시키는 단계;

상기 현재 심볼과 이전 심볼사이의 부호 변화를 표시하는 부호 변화 신호를 발생하기 위하여 상기 현재 심볼 부호와 상기 지연된 현재 부호에 대해 배타적 논리합을 수행하는 단계;

상기 부호 변화 신호를 지연시키는 단계; 및

상기 위상 에러 선별 신호를 발생하기 위해 상기 지연된 부호 변화 신호와 상기 부호 변화 신호에 대해 배타적 논리합을 수행하는 단계를 더 포함하는 것을 특징으로 하는 위상 검출 방법.
제13항에 있어서, 상기 결정하는 단계는

상기 I신호에 대한 부호 신호를 발생하는 단계;

상기 부호 신호를 인버팅하는 단계; 및

상기 인버팅된 부호 신호가 0.5보다 클때는 상기 위상 에러 부호 수정 신호로서 +1을 발생하고, 0.5보다 작을 때는 상기 위상 에러 부호 수정 신호로서 -1을 발생하는 단계를 더 포함하는 것을 특징으로 하는 위상 검출 방법.