KR20040038226A - 반송파 복구를 위한 간략화된 위상 오차 검출기 - Google Patents

반송파 복구를 위한 간략화된 위상 오차 검출기 Download PDF

Info

Publication number
KR20040038226A
KR20040038226A KR1020020067112A KR20020067112A KR20040038226A KR 20040038226 A KR20040038226 A KR 20040038226A KR 1020020067112 A KR1020020067112 A KR 1020020067112A KR 20020067112 A KR20020067112 A KR 20020067112A KR 20040038226 A KR20040038226 A KR 20040038226A
Authority
KR
South Korea
Prior art keywords
signals
signal
adders
phase error
error detector
Prior art date
Application number
KR1020020067112A
Other languages
English (en)
Other versions
KR100937406B1 (ko
Inventor
신종웅
Original Assignee
엘지전자 주식회사
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 엘지전자 주식회사 filed Critical 엘지전자 주식회사
Priority to KR1020020067112A priority Critical patent/KR100937406B1/ko
Publication of KR20040038226A publication Critical patent/KR20040038226A/ko
Application granted granted Critical
Publication of KR100937406B1 publication Critical patent/KR100937406B1/ko

Links

Classifications

    • HELECTRICITY
    • H04ELECTRIC COMMUNICATION TECHNIQUE
    • H04LTRANSMISSION OF DIGITAL INFORMATION, e.g. TELEGRAPHIC COMMUNICATION
    • H04L27/00Modulated-carrier systems
    • H04L27/32Carrier systems characterised by combinations of two or more of the types covered by groups H04L27/02, H04L27/10, H04L27/18 or H04L27/26
    • H04L27/34Amplitude- and phase-modulated carrier systems, e.g. quadrature-amplitude modulated carrier systems
    • H04L27/38Demodulator circuits; Receiver circuits
    • HELECTRICITY
    • H04ELECTRIC COMMUNICATION TECHNIQUE
    • H04LTRANSMISSION OF DIGITAL INFORMATION, e.g. TELEGRAPHIC COMMUNICATION
    • H04L1/00Arrangements for detecting or preventing errors in the information received
    • H04L1/004Arrangements for detecting or preventing errors in the information received by using forward error control
    • H04L1/0045Arrangements at the receiver end
    • H04L1/0047Decoding adapted to other signal detection operation

Abstract

본 발명은 많은 자원이 요구되지 않는 간략화된 위상오차 검출기를 제공하기 위한 것으로서, 등화기에서 출력되는 동상(inphase) 성분 신호와, 반상 성분 신호 각각을 입력으로 오차가 가장 적은 정의된 신호로 각각 결정하는 제 1, 2 결정기와, 상기 제 1, 2 결정기에서 결정된 신호에 상기 동상 성분 신호와 반상 성분 신호를 각각 가산하여 부호를 갖는 신호를 생성하는 제 1, 3 양수 덧셈부 및 제 2, 4 음수 덧셈부와, 상기 등화기에서 출력되는 동상 성분신호와 반상 성분신호의 부호를 판별하여 제어신호를 생성하는 부호판별부(SGN)와, 상기 부호판별부에서 생성된 제어신호에 따라 상기 제 1, 3 양수 덧셈부 및 제 2, 4 음수 덧셈부에서 입력되는 신호 중 선택적으로 각각 하나의 신호를 출력하는 제 1, 2 먹스부와, 상기 제 1, 2 먹스부에서 출력된 신호를 결합하는 덧셈기를 포함하여 구성되는데 있다.

Description

반송파 복구를 위한 간략화된 위상 오차 검출기{simplified phase error detector for carrier synchronization}
본 발명은 QAM 단일 반송파 전송에 관한 것으로, 특히 반송파 복구를 위한 위상오차 검출기에 관한 것이다.
디지털 지상파 방송이 COFMD(유럽형)과 VSB(미국형) 방식으로 양분되어 계속 발전하고 있는 가운데 디지털 케이블 방송에 대한 관심도 점점 증가하고 있고, 필드도 점점 늘어나고 있다.
그리고 현재 이러한 케이블 방송의 표준으로 채택되고 있는 것이 ITU-T j.83 Annex A,B,C이다.
이는 모두 QAM 단일 반송파 변조 방식을 사용하고 있다.
이에 대한 QAM 단일 반송파 복조를 위한 수신기는 도 1에서 나타내고 있는 것과 같이 크게 복조기 및 등화기(100) 그리고 채널 복호기(FEC)(200)로 구성된다.
그리고 도 2에서 나타내고 있는 것과 같이, 상기 복조부 및 등화기(100)는 PF 수신부, A/D 변환기 등을 포함한 아날로그 프런트(front) 엔드(110)와, 클럭을 보상하기 위한 데이터 필터부(130) 및 타이밍 복구부(160)와, 수신되는 반송파를 복구하는 반송파 복구부(170)와, 다중 반사파에 의한 채널의 왜곡을 보상하는 등화기(140)로 구성된다.
이와 같이 구성되는 상기 복조부 및 등화기(100)에서 상기 아날로그 프런트 엔드부(110)는 안테나로 수신한 RF 대역의 주파수를 44MHz 중간 주파수로 만든 뒤, 다시 다운 컨버터와 10비트 A/D 변환기를 통해서 복조부가 처리할 수 있도록 디지털 신호로 변환한다.
이와 같이 상기 복조부 및 등화기(100)는 입력되는 신호에서 다중 반사파를 제거하는데 사용되며, 상기 채널 복호기(200)는 채널상의 오류를 정정하여 최종 수신단의 비트에러율(BER)을 낮추는데 사용된다.
또한, 케이블 채널은 지상파에서 주로 영향을 미치는 다중 반사파(multi ghost)대신에 PM-HUM이나 위성 잡음이 더 큰 잡음 성분으로 영향을 미친다.
그리고 이러한 잡음을 주로 처리해야 하는 부분이 상기 반송파 복구부(170)이다.
이와 같은 반송파 복구부(170)는 폐회로 PLL(Phase Locked Loop)로 구성되는데, 이의 성능을 좌우하는 요소가 폐회로 PLL의 잡음대역과 위성오차검출기이다.
도 3 은 이러한 반송파 복구부의 상세한 도면을 나타내고 있다.
도 3을 보면, 상기 반송파 복구부(170)는 NCO(Numerically Controlled Oscillator)(172a), 제 1 루프 필터(171a)로 구성된 반송파 주파수 획득부(170a)와, 펄스 롬(172b), 제 2 루프 필터(171b)로 구성된 반송파 위상 추적부(170b)와, 위상 오차를 검출하는 위상 오차 검출기(300)로 구성된다.
이때, 상기 제 1 루프 필터(170a)는 주파수 오차를 보상하며, 상기 제 2 루프 필터(170b)는 위상오차를 보상한다.
이때, 상기 위상 오차 검출기(300)는 다음 수학식 1, 2, 3과 같은 3가지 특성을 만족해야 한다.
즉, 상기 수학식 1은 QASK 신호의 사분면 대칭의 결과로 차등 부호기를 사용하고 있는 조건이며, 상기 수학식 2는 원점에서 안정한 상태를 유지하기 위한 조건이다. 그리고 상기 수학식 3은 펄스락(false lock)을 피하기 위한 조건이다.
이와 같이 구성된 종래 기술에 따른 QAM 수신기에서 위상오차 검출방법을 첨부한 도면을 참조하여 상세히 설명하면 다음과 같다.
먼저, 도 1에서 안테나를 통해서 들어온 신호의 통과대역 신호를 수학식 4와 같다고 하고, 복조 반송파를 수학식 5라고 하자.
그리고 수학식 5에서를 반송파 복구부에서 예측한 위상이다.
그리고 t=kT인 심벌 단위로 샘플링을 하면, 복조된 신호는 수학식 6과 같이 된다.
그리고 도 2와 같이 이 신호가 통과 대역 등화기(140)에 입력되면, 최종 등화기 출력 신호는 수학식 7과 같이 된다.
그리고 상기 등화기(140)에서 복조된 신호가 수학식 7과 같이 이루어졌을 때, 위상오차는 수학식 8처럼 주어진다.
수학식 10은 원하는 위상오차를 나타내는 식이지만, 수신단에서에 대한 정보를 모른다.
따라서 실제로 구현할 때는대신에를 사용한다.
이는의 결정기(150)를 통과한 신호이다.
만약 위상 오차가 작고, 나눗셈 사용을 피하면, 상기 수학식 10은 다음 수학식 11처럼 변환할 수 있다.
수학식 11을 이용한 위상오차 검출기는 도 4에서 나타냈다.
그러나 도 4에서 나타내고 있는 위상오차 검출기(300)는 다수개의 곱셈기(320)(330)를 가지고 있는데, 이 곱셈기는 하드웨어 구현시 많은 자원이 요구되므로, 구현시 많은 하드웨어 자원이 요구되게 된다.
따라서 본 발명은 상기와 같은 문제점을 해결하기 위해 안출한 것으로서, 많은 자원이 요구되지 않는 간략화된 위상오차 검출기를 제공하는데 그 목적이 있다.
도 1 은 일반적인 QAM 단일 반송파 복조를 위한 수신기를 나타낸 도면
도 2 는 도 1의 수신기에서 복조부 및 등화기를 상세히 나타낸 도면
도 3 은 도 2의 복조부 및 등화기에서 반송파 복구부를 상세히 나타낸 도면
도 4 는 도 3의 반송파 복구부에서 위상 오차 검출기를 상세히 나타낸 도면
도 5 는 본 발명에 따른 반송파 복구를 위한 간략화된 위상 오차 검출기를 나타낸 도면
도 6 은 본 발명에 따른 간략화된 위상 오차 검출기의 출력 파형을 나타낸 도면
도 7 은 일반적인 수신된 신호와 결정된 신호의 위상 오차를 나타낸 그래프
도 8 은 본 발명에 따라 수신된 신호와 결정된 신호의 위상 오차 검출기에 서 위상 오차를 검출하는 방법을 나타낸 그래프
도 9 및 도 10 은 본 발명에 따른 위상 오차 검출기의 결정기의 입/출력 신호를 나타낸 실시예
*도면의 주요부분에 대한 부호의 설명
100 : 복조기 및 등화기110 : 아날로그 프런트 엔드
120, 150, 173a, 173b : 결합기130 : 데이터 필터
140 : 등화기160 : 타이밍 복구부
170 : 반송파 복구부 170a : 반송파 주파수 획득부
170b : 반송파 위상 추적부171a, 171b : 루프 필터
172a : NCO172b : 펄스 롬
200 : 채널 복호기(FEC)300 : 위상 오차 검출기
310, 310a, 310b : 결정기320, 330 : 곱셈기
340, 331a, 331b, 332a, 332b, 350 : 덧셈기
320a, 320b : 부호판별부340a, 340b : 먹스부
상기와 같은 목적을 달성하기 위한 본 발명에 따른 반송파 복구를 위한 간략화된 위상 오차 검출기의 특징은 등화기에서 출력되는 동상(inphase) 성분 신호와, 반상 성분 신호 각각을 입력으로 오차가 가장 적은 정의된 신호로 각각 결정하는 제 1, 2 결정기와, 상기 제 1, 2 결정기에서 결정된 신호에 상기 동상 성분 신호와 반상 성분 신호를 각각 가산하여 부호를 갖는 신호를 생성하는 제 1, 3 양수 덧셈부 및 제 2, 4 음수 덧셈부와, 상기 등화기에서 출력되는 동상 성분신호와 반상 성분신호의 부호를 판별하여 제어신호를 생성하는 부호판별부(SGN)와, 상기 부호판별부에서 생성된 제어신호에 따라 상기 제 1, 3 양수 덧셈부 및 제 2, 4 음수 덧셈부에서 입력되는 신호 중 선택적으로 각각 하나의 신호를 출력하는 제 1, 2 먹스부와, 상기 제 1, 2 먹스부에서 출력된 신호를 결합하는 덧셈기를 포함하여 구성되는데 있다.
본 발명의 다른 목적, 특성 및 잇점들은 첨부한 도면을 참조한 실시예들의 상세한 설명을 통해 명백해질 것이다.
본 발명에 따른 반송파 복구를 위한 간략화된 위상 오차 검출기의 바람직한 실시예에 대하여 첨부한 도면을 참조하여 설명하면 다음과 같다.
도 5 는 본 발명에 따른 반송파 복구를 위한 간략화된 위상 오차 검출기의 구성을 나타낸 도면이다.
도 5를 보면, 상기 등화기(140)에서 출력되는 동상(inphase) 성분인와, 반상 성분인의 각각의 신호를 입력으로 가장 오류가 적은 신호로 각각 결정하는 제 1, 2 결정기(310a)(310b)와, 상기 제 1, 2 결정기(310a)(310b)에서 결정된 신호에 상기 동상 성분 신호와 반상 성분 신호를 각각 가산하여 부호를 갖는 신호를 생성하는 제 1, 3 양수 덧셈부(331a)(331b) 및 제 2, 4 음수 덧셈부(332a)(332b)와, 상기 등화기(140)에서 출력되는 동상 성분신호와 반상 성분신호의 부호를 판별하여 제어신호를 생성하는 제 1, 2 부호판별부(SGN)(320a)(320b)와, 상기 제 1, 2 부호판별부(320a)(320b)에서 생성된 제어신호에 따라 상기 제 1, 3 양수 덧셈부(331a)(331b) 및 제 2, 4 음수 덧셈부(332a)(332b)에서 입력되는 신호 중 선택적으로 각각 하나의 신호를 출력하는 제 1, 2 먹스부(340a)(340b)와, 상기 제 1, 2 먹스부(340a)(340b)에서 출력된 신호를 결합하는 덧셈기(350)로 구성된다.
이때, 상기 덧셈기(350)를 통해 최종적으로 출력되는 신호는 도 6에서와 같은 신호값을 나타낸다.
이와 같이 구성된 위상 오차 검출기(300)는 상기 수학식 11을 다음 수학식13으로 수정함으로써 구현된 회로도로써, 좀더 상세히 살펴보면 다음과 같다.
수학식 11의 개념을 도면으로 표현하면 도 7과 같은데, 도 7에서 알 수 있는 것과 같이 위상오차 검출기(300)의 역할은 수신된 신호(received signal)와 결정된 신호(desired signal)의 사분면(scatter)상에서 위상차를 검출하는 것이다.
특히, 위상오차 검출기(300)에서 가장 중요한 것은 오차의 크기보다는 오차의 방향성(polarity)이다.
즉, 오차가 양의 값인지 음의 값인지를 정확하게 나타내도록 하는 것이 오차의 크기를 나타내는 것보다 더 중요하다.
도 8 은 본 발명에 따라 수신된 신호와 결정된 신호의 위상 오차 검출기에 서 위상 오차를 검출하는 방법을 나타낸 그래프이다.
도 8을 참조하면, 위상 오차를 설명하면, 다음 수학식 12와 같이 나타낼 수 있다.
도 8에서,이므로,
상기 수학식 12와 같이, 상기 위상오차 검출기(300)에서 오차의 방향성을 찾아내면, 다음단에 있는 PLL의 개방회로이득(open loop gain)에서 오차의 크기를 보상하게 된다.
본 발명은 이러한 방향성을 정확히 나타내면서도 하드웨어의 구현이 용이하도록 하는데 있다.
이에 따른 위상오차 검출 알고리즘은 다음 수학식 13과 같다.
위 수학식 13을 회로적으로 구현하면 도 5와 같이 나타낼 수 있다.
상기 수학식 13에서 처럼 위상오차 검출기(300)는 곱셈기가 없기 때문에 상대적으로 간단하게 구현될 수 있다.
그리고 도 5에서 입력되는 신호값인는 각각 수학식 7에서 표현된 것으로 등화기(140) 출력의 동상(inphase) 성분과 반상(quardrature) 성분을 나타낸다.
그리고 상기 부호판별부(SGN)(320a)(320b)는 부호를 판별하는 함수로 수학식 14와 같이 나타낼 수 있다.
그래서 수학식 13에서 SGN(x) 함수와의 곱셈은 도 5에서 처럼 먹스부(340a)(340b)를 사용하여 구현할 수 있게 된다.
그리고 상기 결정기(310a)(310b)는 수신된 신호를 가장 오류가 적은 신호로결정하는 부분으로, 상기 결정기의 동작은 도 9, 10을 통해 설명할 수 있다.
도 9, 10을 보면, 송신부에서 2진 신호(-1,1)를 보낸다고 가정하면, 채널을 통과하면서 잡음이 섞여 송신한 신호가 왜곡이 되어서 수신된다.
즉, 도 10에서 처럼 -1, 1을 전송했는데, 채널의 왜곡으로 인해 실제 수신단에 수신된 신호가 -0.6, 1.2라고 하면 상기 결정기에서는 -0.6은 -1로 결정을 내리고, 1.2는 1로 결정을 내린다.
왜냐하면, 송신단에서 보낸 신호는 -1과 1 둘 중 하나이므로 -0.6은 1보다는 -1로 결정을 내리는 것이, 또한 1.2는 -1보다 1로 결정을 내리는 것이 오류가 적게 발생하기 때문이다.
따라서, 도 5와 같이 곱셈기 대신에 먹스부(340a)(340b)와 부호판별부(320a)(320b)를 사용하므로써, 곱셈기와 동일한 효과를 얻을 수 있게 된다.
이상에서 설명한 바와 같은 본 발명에 따른 위상오차 검출기는 기존의 위상오차 검출기는 곱셈기 2개, 덧셈기/뺄셈기 1개가 필요한 반면, 덧셈기/뺄셈기 5개와 먹스부 2개만이 필요하게 되어, 간략화된 위상오차 검출기를 구성할 수 있다.
이상 설명한 내용을 통해 당업자라면 본 발명의 기술 사상을 이탈하지 아니하는 범위에서 다양한 변경 및 수정이 가능함을 알 수 있을 것이다.
따라서, 본 발명의 기술적 범위는 실시예에 기재된 내용으로 한정되는 것이 아니라 특허 청구의 범위에 의하여 정해져야 한다.

Claims (1)

  1. 등화기에서 출력되는 동상(inphase) 성분 신호와, 반상 성분 신호 각각을 입력으로 오차가 가장 적은 정의된 신호로 각각 결정하는 제 1, 2 결정기와,
    상기 제 1, 2 결정기에서 결정된 신호에 상기 동상 성분 신호와 반상 성분 신호를 각각 가산하여 부호를 갖는 신호를 생성하는 제 1, 3 양수 덧셈부 및 제 2, 4 음수 덧셈부와,
    상기 등화기에서 출력되는 동상 성분신호와 반상 성분신호의 부호를 판별하여 제어신호를 생성하는 부호판별부(SGN)와,
    상기 부호판별부에서 생성된 제어신호에 따라 상기 제 1, 3 양수 덧셈부 및 제 2, 4 음수 덧셈부에서 입력되는 신호 중 선택적으로 각각 하나의 신호를 출력하는 제 1, 2 먹스부와,
    상기 제 1, 2 먹스부에서 출력된 신호를 결합하는 덧셈기를 포함하여 구성되는 것을 특징으로 하는 반송파 복구를 위한 간략화된 위상 오차 검출기.
KR1020020067112A 2002-10-31 2002-10-31 반송파 복구를 위한 간략화된 위상 오차 검출기 KR100937406B1 (ko)

Priority Applications (1)

Application Number Priority Date Filing Date Title
KR1020020067112A KR100937406B1 (ko) 2002-10-31 2002-10-31 반송파 복구를 위한 간략화된 위상 오차 검출기

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1020020067112A KR100937406B1 (ko) 2002-10-31 2002-10-31 반송파 복구를 위한 간략화된 위상 오차 검출기

Publications (2)

Publication Number Publication Date
KR20040038226A true KR20040038226A (ko) 2004-05-08
KR100937406B1 KR100937406B1 (ko) 2010-01-18

Family

ID=37336465

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020020067112A KR100937406B1 (ko) 2002-10-31 2002-10-31 반송파 복구를 위한 간략화된 위상 오차 검출기

Country Status (1)

Country Link
KR (1) KR100937406B1 (ko)

Families Citing this family (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP7111948B2 (ja) * 2018-03-29 2022-08-03 日本電信電話株式会社 再送制御方法

Family Cites Families (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR970000661B1 (ko) * 1993-12-29 1997-01-16 현대전자산업 주식회사 위상오차 검출기를 사용한 판정의거 반송파 복원회로
KR100529150B1 (ko) * 1999-06-24 2005-11-16 매그나칩 반도체 유한회사 주파수 옵셋 및 위상 에러를 동시에 줄이는 반송파 주파수 복구 방법 및 장치

Also Published As

Publication number Publication date
KR100937406B1 (ko) 2010-01-18

Similar Documents

Publication Publication Date Title
US5535252A (en) Clock synchronization circuit and clock synchronizing method in baseband demodulator of digital modulation type
US7801249B2 (en) Carrier phase and symbol timing recovery circuit for an ATSC receiver and method of recovering a carrier phase and a symbol timing in received digital signal data
KR0164494B1 (ko) 고품위 텔레비젼 수신기에 있어서 심볼 레이트의 약수에서 최종 중간주파수 반송파를 갖는 디지탈 잔류측파대 검출기
US6731698B1 (en) Quadrature demodulation circuit capable for canceling offset
US20070172001A1 (en) Demodulation circuit and demodulation method
US6983028B2 (en) Carrier restoration apparatus and method
KR100320477B1 (ko) 디지털 텔레비전의 타이밍 복원 장치
US20210367635A1 (en) Single channel receiver and receiving method
US6310925B1 (en) Phase angle detector and frequency discriminator employing the same
US6002721A (en) Carrier frequency estimator for a signal receiver
US7110475B2 (en) Digital TV receiver
KR100937406B1 (ko) 반송파 복구를 위한 간략화된 위상 오차 검출기
KR100407975B1 (ko) 반송파 복구 장치
KR100896275B1 (ko) 반송파 복구 장치 및 방법
US6430243B1 (en) Symbol sign directed phase detector
KR100194937B1 (ko) 디지탈 변조방식의 변조시스템의 디지탈 신호 적응판정 에러회로 및 방법
KR100238284B1 (ko) 위상 보정 회로 및 그 방법
JPH066400A (ja) ビット尤度演算装置
JP2001177587A (ja) ディジタル変復調の同期方式
RU2235337C2 (ru) Устройство для распознавания видов манипуляции цифровых сигналов
EP0534180B1 (en) MSK signal demodulating circuit
KR100194936B1 (ko) 디지탈 변조방식을 이용한 시스템에서 기준신호를 이용한 디지탈 신호 판정회로 및 방법
JP2022072447A (ja) デジタル受信装置
KR100327413B1 (ko) 디지털 수신기에서 심벌 동기 회로의 락 검출방법
JP2003234791A (ja) シンボルタイミング検出方法

Legal Events

Date Code Title Description
A201 Request for examination
E902 Notification of reason for refusal
E701 Decision to grant or registration of patent right
GRNT Written decision to grant
FPAY Annual fee payment

Payment date: 20121227

Year of fee payment: 4

FPAY Annual fee payment

Payment date: 20131224

Year of fee payment: 5

FPAY Annual fee payment

Payment date: 20141224

Year of fee payment: 6

FPAY Annual fee payment

Payment date: 20151224

Year of fee payment: 7

FPAY Annual fee payment

Payment date: 20161214

Year of fee payment: 8

FPAY Annual fee payment

Payment date: 20171214

Year of fee payment: 9