JP2005222649A - Ｐｌｌ回路及びｐｌｌ回路を有する光ディスク再生装置 - Google Patents

Abstract

【課題】
アナログデータ信号とクロック信号とを同期させるまでに要する時間を短縮することができるPLL回路及びこのPLL回路を有する光ディスク再生装置を提供する。
【解決手段】
生成したクロック信号に同期してアナログデータ信号をディジタルデータ信号に変換すると共に、このディジタルデータ信号に基づいてクロック信号を生成するPLL回路において、アナログデータ信号とクロック信号とが同期している間だけ、ディジタルデータ信号に対してディジタル波形等化処理を行うことにした。
【選択図】図１

Description

生成したクロック信号に同期してアナログデータ信号をディジタルデータ信号に変換すると共に、このディジタルデータ信号に基づいて前記クロック信号を生成するPLL回路及びこのPLL回路を有する光ディスク再生装置に関するものである。

従来より、光ディスクや光磁気ディスク等の記憶媒体に記憶させたディジタルデータを再生する際は、光ディスク再生装置が用いられていた。

この光ディスク再生装置は、記憶媒体からアナログデータ信号であるRF（Radio Frequency）信号を読み出した後、このRF信号を所定のサンプリング周期でサンプリングしたディジタルデータ信号を生成することによってディジタルデータを再生していた。

そして、記憶媒体に記憶させたディジタルデータを正確に再生するためには、RF信号と正確に同期したクロック信号を生成し、このクロック信号に基づいてRF信号をサンプリングする必要があった。

このクロック信号を生成するために光ディスク再生装置は、PLL（Phase Locked Loop）回路と呼ばれる位相同期ループ回路を有していた。

このPLL回路100は、図3に示すように、アナログデータ信号S101をクロック信号S107に基づいてサンプリングしたディジタルデータ信号S102を出力するアナログ−ディジタル変換回路（ADC）101と、ディジタルデータ信号S102にディジタル波形等化処理を行った等化信号S103を出力するイコライザ（EQ）102と、等化信号S103に基づいて検出した位相誤差検出信号S104を出力する位相誤差検出回路103と、位相誤差検出信号S104に基づいて生成した位相誤差調整電圧信号S105を出力するVCO（Voltage Control Oscillator）制御回路104と、位相誤差調整電圧信号S105をディジタル−アナログ変換してアナログ電圧信号S106を出力するディジタル−アナログ変換回路（DAC）105と、アナログ電圧信号S106に基づいてクロック信号S107を生成しADC101にフィードバックするアナログVCO106とから構成していた。

このPLL回路100に内蔵しているイコライザ102は、複数の遅延素子と複数のタップ乗算素子とからなるディジタルフィルタにより構成していた。

そして、イコライザ102は、ADC101から入力されるディジタルデータ信号S102を複数の遅延素子で遅延させることにより複数種類の遅延信号を生成し、これら複数種類の遅延信号に、それぞれ所定のタップ係数を乗算した後、これらタップ係数を乗算した複数の遅延信号を加算素子により加算処理することによってディジタル波形等化した等化信号S103を生成していた（たとえば、特許文献１参照。）。
特開2002−216422号公報

ところが、上記従来の光ディスク再生装置に内蔵していたPLL回路100では、イコライザ102でディジタルデータ信号S102にディジタル波形等化処理を行う際に、ディジタルデータ信号S102が複数の遅延素子Dを通過することとなっていた。

そのため、イコライザ102から出力される等化信号S103は、イコライザ102に入力されるディジタルデータ信号S102よりも遅延素子Dの個数分の位相遅れがあった。

このような位相遅れが生じている等化信号S103に基づいてクロック信号S107を生成した場合は、アナログデータ信号S101とクロック信号S107とを同期させるまでに、ディジタルデータ信号S102に生じた位相遅れ分の余計な時間を要していた。

このように、アナログデータ信号S101とクロック信号S107とを同期させるまでに余計な時間を要してしまうと、記録媒体からデータを読み出してデータを再生するまでにも余分な時間を要してしまうこととなってしまい、光ディスク再生装置の動作速度を低下させるおそれがあった。

そこで、請求項1に係る本発明では、生成したクロック信号に同期してアナログデータ信号をディジタルデータ信号に変換すると共に、このディジタルデータ信号に基づいてクロック信号を生成するPLL回路において、アナログデータ信号とクロック信号とが同期している間だけ、ディジタルデータ信号に対してディジタル波形等化処理を行うことにした。

また、請求項2に係る本発明では、ディジタル波形等化処理は、アナログデータ信号とクロック信号とが同期する前においても、ディジタル波形等化処理の補正値を演算することにした。

また、請求項3に係る本発明では、生成したクロック信号に同期してアナログデータ信号をディジタルデータ信号に変換すると共に、このディジタルデータ信号に基づいてクロック信号を生成するPLL回路を有する光ディスク再生装置において、アナログデータ信号とクロック信号とが同期している間だけ、ディジタルデータ信号に対してディジタル波形等化処理を行うことにした。

また、請求項4に係る本発明では、ディジタル波形等化処理は、アナログデータ信号とクロック信号とが同期する前においても、ディジタル波形等化処理の補正値を演算することにした。

本発明では、以下に記載するような効果を奏する。

請求項1に係る本発明では、生成したクロック信号に同期してアナログデータ信号をディジタルデータ信号に変換すると共に、このディジタルデータ信号に基づいてクロック信号を生成するPLL回路において、アナログデータ信号とクロック信号とが同期している間だけ、ディジタルデータ信号に対してディジタル波形等化処理を行うことにしたため、アナログデータ信号とクロック信号とが同期するまでの期間では、ディジタルデータ信号に位相遅れが生じることがなくなるので、アナログデータ信号とクロック信号とを同期させるまでに要する時間を短縮することができる。

また、請求項2に係る本発明では、ディジタル波形等化処理は、アナログデータ信号とクロック信号とが同期する前においても、ディジタル波形等化処理の補正値を演算することにしたため、アナログデータ信号とクロック信号とが同期した後に、ディジタルデータ信号にディジタル波形等化処理を行う際に、既に演算した補正値を用いてディジタル波形等化処理を行うことができるので、ディジタル波形等化処理に要する時間を短縮することができる。

また、請求項3に係る本発明では、生成したクロック信号に同期してアナログデータ信号をディジタルデータ信号に変換すると共に、このディジタルデータ信号に基づいてクロック信号を生成するPLL回路を有する光ディスク再生装置において、アナログデータ信号とクロック信号とが同期している間だけ、ディジタルデータ信号に対してディジタル波形等化処理を行うことにしたため、アナログデータ信号とクロック信号とを同期させるまでに要する時間を短縮することができるので、光ディスク再生装置の動作の安定性を向上させることができる。

また、請求項4に係る本発明では、ディジタル波形等化処理は、アナログデータ信号とクロック信号とが同期する前においても、ディジタル波形等化処理の補正値を演算することにしたため、ディジタルデータ信号にディジタル波形等化処理を行う際に、既に演算した補正値を用いてディジタル波形等化処理を行うことができるので、ディジタル波形等化処理に要する時間を短縮することができ、光ディスク再生装置の動作の安定性を向上させることができる。

本発明に係るPLL回路は、生成したクロック信号に同期して記録媒体から読み出したアナログデータ信号をディジタルデータ信号に変換し、このディジタルデータ信号に基づいてクロック信号を生成するものである。

特に、アナログデータ信号をディジタルデータ信号に変換した後に、アナログデータ信号とクロック信号との位相が同期するまでの期間は、ディジタルデータ信号に対してディジタル波形等化処理を行わず、アナログデータ信号とクロック信号との位相が同期している間だけ、ディジタルデータ信号に対してディジタル波形等化処理を行うようにしている。

また、このディジタル波形等化処理を行う波形等価処理回路の動作と非動作との切り替えを自動的に行うようにしている。

そして、PLL回路がクロック信号を生成中に、アナログデータ信号とクロック信号との位相がずれた場合は、アナログデータ信号とクロック信号との位相が同期するまで、波形等化回路の動作を自動的に非動作状態とし、アナログデータ信号とクロック信号との位相が同期した後に、波形等化回路を自動的に動作状態とするようにしている。

そのため、アナログデータ信号とクロック信号とが同期するまでの期間は、ディジタルデータ信号にディジタル波形等化処理による位相遅れが生じることがなくなるので、アナログデータ信号とクロック信号とを同期させるまでに要する時間を短縮することができる。

また、ディジタル波形等化処理を行う際に用いる補正値は、アナログデータ信号とクロック信号との位相が同期しているか否かにかかわらず、常に演算しておくようにしている。

そのため、アナログデータ信号とクロック信号とが同期した後に、ディジタルデータ信号にディジタル波形等化処理を行う際に、既に算出しておいた補正値を用いてディジタル波形等化処理を行うことができるので、ディジタル波形等化処理に要する時間を短縮することができる。

また、このPLL回路を有する光ディスク再生装置は、記録媒体である光ディスクから読み出したアナログデータ信号をサンプリングするためのクロック信号を生成する際に、アナログデータ信号とクロック信号との位相が同期するまでの期間は、アナログデータ信号をアナログ−ディジタル変換したディジタルデータ信号に対してディジタル波形等化処理を行わず、アナログデータ信号とクロック信号との位相が同期している間だけ、ディジタルデータ信号に対してディジタル波形等化処理を行うようにしている。

そのため、アナログデータ信号とクロック信号とを同期させるまでに要する時間を短縮することができ、これにより、記録媒体からデータを読み出してデータを再生するまでに要する時間を短縮できるので、この光ディスク再生装置の動作速度を上げることができる。

また、この光ディスク再生装置は、光磁気ディスクから読み出したアナログデータ信号とクロック信号との位相が同期しているか否かに関わらず、常にディジタル波形等化処理時に用いる補正値を演算しておくようにしている。

そのため、アナログデータ信号とクロック信号との位相を同期させた後に、アナログデータ信号をアナログ−ディジタル変換したディジタルデータ信号に対してディジタル波形等化処理を行う際には、既に演算した補正値を用いてディジタル波形等化処理を行うことができるので、ディジタル波形等化処理に要する時間を短縮することができ、この光ディスク再生装置の動作速度を上げることができる。

以下に、本発明に係る光ディスク再生装置について、図面を参照しながら具体的に説明する。

光ディスク再生装置1は、図1に示すように、ディジタルデータを記録した光ディスク2からアナログデータ信号S1であるRF信号を読み出す光ピックアップ3と、光ピックアップ3が読み出したアナログデータ信号S1に基づいてアナログデータ信号S1をサンプリングするためのクロック信号S2を生成すると共に、このクロック信号S2によりアナログデータ信号S1をサンプリングすることによってアナログデータ信号S1をアナログ−ディジタル変換してディジタルデータ信号S3を再生するPLL回路4とから構成している。

PLL回路4は、アナログ−ディジタル変換器（ADC）5と、イコライザ（EQ）6と、位相誤差検出回路7と、VCO（Voltage Control Oscillator）制御回路8と、ディジタル−アナログ変換器（DAC）9と、アナログVCO10とを閉ループ状に接続した構成としている。

ADC5は、光ディスク2から光ピックアップ3によって読み出したアナログデータ信号S1をクロック信号S2に基づいてサンプリングすることによりアナログ−ディジタル変換してディジタルデータ信号S3を生成し、このディジタルデータ信号S3をイコライザ6に出力する。

イコライザ6は、図2に示すようなFIR（Finite Response）ディジタルフィルタ12とイコライザスイッチ（ESW）11とにより構成している。

このFIRディジタルフィルタ12は、複数個の遅延素子Dからなる遅延部13と、複数のタップ係数乗算素子Mからなる乗算部14と、これら複数のタップ係数乗算素子Mから出力される信号に対して加算処理を行う加算部15とから構成している。

そして、FIRディジタルフィルタ12は、ディジタルデータ信号S3を複数の遅延素子Dに通過させることによって位相遅延の異なる複数種類の遅延信号を生成した後、これら複数種類の遅延信号に乗算部13でそれぞれ所定のタップ係数（K1〜K7）を乗算する。その後、このタップ係数（K1〜K7）を乗算した複数種類の遅延信号を加算部15で加算処理することによってディジタル波形等化した等化信号S4を生成して位相誤差検出回路7に出力する。

イコライザスイッチ11は、後述するVCO制御回路8から入力されるPLLロック信号S8に基づいてオン又はオフを自動的に行うものである。

以下に、イコライザスイッチ11の動作について具体的に説明する。

イコライザスイッチ11は、アナログデータ信号S1とクロック信号S2との位相が同期している（以下、「PLLがロックしている」という。）期間は、自動的にオン状態となり、ディジタルデータ信号S3に対してディジタル波形等化処理を行い、PLLがロックしている期間以外は、自動的にオフ状態となり、ディジタルデータ信号S3に対してディジタル波形等化処理を行わないようにしている。

このイコライザスイッチ11は、ユーザーがオン又はオフの設定を行うことができる。

そして、ユーザーがイコライザスイッチ11をオフに設定した場合には、上述したオン・オフ制御を行わず、一方、ユーザーがイコライザスイッチ11をオンに設定した場合には、上述したオン・オフ制御を行うようにしている。

つまり、ユーザーがイコライザスイッチ11をオン状態に設定した場合であっても、PLLがロックするまでは、イコライザスイッチ11を自動的にオフ状態としておき、PLLがロックした後に、イコライザスイッチ11を自動的にオン状態とするようにしている。

また、このイコライザスイッチ11は、FIRディジタルフィルタ12の前段（入力側）又は後段（出力側）のいずれに設けてもよいが、本実施の形態では、図2に示すように、イコライザスイッチ11をFIRディジタルフィルタ12の後段に設けている。

このように、イコライザスイッチ11をFIRディジタルフィルタ12の後段に設けたことによって、イコライザ6は、イコライザスイッチ11のオン又はオフ状態に関わらずFIRディジタルフィルタ12においてディジタル波形等化処理に用いる補正値を常時演算するようにしている。

つまり、イコライザスイッチ11が自動的にオフ状態になっている場合であっても、FIRディジタルフィルタ12では、内部の各タップ係数乗算素子Mに代入したタップ係数（K1〜K7）に基づいて、ディジタル波形等化処理で用いる補正値を演算している。

そして、イコライザスイッチ11がオフからオンに切り替わった場合には、ディジタルデータ信号S3に対してディジタル波形等化処理を行う際に、イコライザスイッチ11が自動的にオフ状態となっている間にFIRディジタルフィルタ12で演算しておいた補正値を用いてディジタル波形等化処理を行うようにしている。

位相誤差検出回路7は、等化信号S4に基づいて位相誤差検出信号S5を生成してVCO制御回路8に出力する。

VCO制御回路8は、位相誤差検出信号S5に基づいてアナログデータ信号S1とクロック信号S2との位相誤差を調整するための位相誤差調整電圧信号S6を生成してアナログDAC9に出力する。

そして、このときVCO制御回路8は、アナログデータ信号S1とクロック信号S2とが同期することによって位相誤差検出信号S5が所定範囲内の値となっている期間、つまり、PLLがロックしている期間には、PLLロック信号S8をイコライザスイッチ11へ出力してイコライザスイッチ11が自動的にオン状態となるようにしている。

DAC9は、位相誤差検出回路7から入力された等化信号S4をディジタル−アナログ変換してアナログ電圧信号S7を生成してアナログVCO10に出力する。

アナログVCO10は、DAC9から入力されるアナログ電圧信号S7によりアナログデータ信号S1と位相同期させたクロック信号S2を生成してADC5に出力する。

このように、本実施の形態に係る光ディスク再生装置1に内蔵したPLL回路4は、PLLがロックしている期間にイコライザスイッチ11を自動的にオン状態とすることによってディジタルデータ信号S3に対してディジタル波形等化処理を行い、PLLがロックしている期間にアナログデータ信号S1とクロック信号S2との位相にずれが生じた際には、次にPLLがロックするまでの期間、イコライザスイッチ11を自動的にオフ状態とすることによってディジタルデータ信号S3に対してディジタル波形等化処理を行わないようにしている。

そのため、ディジタルデータ信号S3は、PLLがロックするまでの期間にFIRディジタルフィルタ12内部の遅延素子Dを通過することがないので等化信号S4に位相遅れが生じることがなくなり、アナログデータ信号S1とクロック信号S2との位相を同期させるまでに要する時間を短縮することができる。

これにより、光ディスク再生装置1の動作の安定性を向上させることができる。

また、イコライザスイッチ11をFIRディジタルフィルタ12の後段に設けているため、イコライザスイッチ11が自動的にオフ状態となっている場合であっても、FIRディジタルフィルタ12では、内部の各タップ係数乗算素子Mに代入したタップ係数（K1〜K7）に基づいて、ディジタル波形等化処理で用いる補正値を演算している。

これにより、ディジタルデータ信号S3に対してディジタル波形等化処理を行う際には、イコライザスイッチ11が自動的にオフ状態となっている間に演算した補正値を用いてディジタル波形等化処理を行うことができるので、ディジタル波形等化処理に要する時間を短縮することができ、光ディスク再生装置1の動作の安定性を向上させることができる。

本発明に係る光ディスク再生装置を示す説明図である。 FIRディジタルフィルタ及びイコライザスイッチを示す説明図である。 従来のPLL回路を示す説明図である。

符号の説明

１ 光ディスク再生装置
２ 光ディスク
３ 光ピックアップ
４ PLL回路
５ ADC
６ イコライザ
７ 位相誤差検出回路
８ VCO制御回路
９ DAC
１０ アナログVCO
１１ イコライザスイッチ
１２ FIRディジタルフィルタ
１３ 遅延部
１４ 乗算部
１５ 加算部
D 遅延素子
M タップ係数乗算素子
K1〜K7 タップ係数
S1 アナログデータ信号
S2 クロック信号
S3 ディジタルデータ信号
S4 等化信号
S5 位相誤差検出信号
S6 位相誤差調整電圧信号
S7 アナログ電圧信号
S8 PLLロック信号

Claims (4)

1. 生成したクロック信号に同期してアナログデータ信号をディジタルデータ信号に変換すると共に、このディジタルデータ信号に基づいて前記クロック信号を生成するPLL回路において、
   前記アナログデータ信号と前記クロック信号とが同期している間だけ、前記ディジタルデータ信号に対してディジタル波形等化処理を行うことを特徴とするPLL回路。
2. 前記ディジタル波形等化処理は、前記アナログデータ信号と前記クロック信号とが同期する前においても、ディジタル波形等化処理の補正値を演算することを特徴とする請求項1に記載のPLL回路。
3. 生成したクロック信号に同期してアナログデータ信号をディジタルデータ信号に変換すると共に、このディジタルデータ信号に基づいて前記クロック信号を生成するPLL回路を有する光ディスク再生装置において、
   前記アナログデータ信号と前記クロック信号とが同期している間だけ、前記ディジタルデータ信号に対してディジタル波形等化処理を行うことを特徴とする光ディスク再生装置。
4. 前記ディジタル波形等化処理は、前記アナログデータ信号と前記クロック信号とが同期する前においても、ディジタル波形等化処理の補正値を演算することを特徴とする請求項3に記載の光ディスク再生装置。
   
   
   
   
   
   
   
   
   
   
   
   
   
   

Images