TWI501157B - 減緩資料檢測回授迴路中之潛時的系統與方法 - Google Patents

減緩資料檢測回授迴路中之潛時的系統與方法 Download PDF

Info

Publication number
TWI501157B
TWI501157B TW097129670A TW97129670A TWI501157B TW I501157 B TWI501157 B TW I501157B TW 097129670 A TW097129670 A TW 097129670A TW 97129670 A TW97129670 A TW 97129670A TW I501157 B TWI501157 B TW I501157B
Authority
TW
Taiwan
Prior art keywords
error
signal
data
digital
analog
Prior art date
Application number
TW097129670A
Other languages
English (en)
Other versions
TW200949703A (en
Inventor
納亞克 瑞特納卡
Original Assignee
安華高科技通用Ｉｐ（新加坡）公司
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 安華高科技通用Ｉｐ（新加坡）公司 filed Critical 安華高科技通用Ｉｐ（新加坡）公司
Publication of TW200949703A publication Critical patent/TW200949703A/zh
Application granted granted Critical
Publication of TWI501157B publication Critical patent/TWI501157B/zh

Links

Classifications

    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11B—INFORMATION STORAGE BASED ON RELATIVE MOVEMENT BETWEEN RECORD CARRIER AND TRANSDUCER
    • G11B20/00—Signal processing not specific to the method of recording or reproducing; Circuits therefor
    • G11B20/10—Digital recording or reproducing
    • G11B20/10009—Improvement or modification of read or write signals
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11B—INFORMATION STORAGE BASED ON RELATIVE MOVEMENT BETWEEN RECORD CARRIER AND TRANSDUCER
    • G11B20/00—Signal processing not specific to the method of recording or reproducing; Circuits therefor
    • G11B20/10—Digital recording or reproducing
    • G11B20/10009—Improvement or modification of read or write signals
    • G11B20/10037—A/D conversion, D/A conversion, sampling, slicing and digital quantisation or adjusting parameters thereof
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11B—INFORMATION STORAGE BASED ON RELATIVE MOVEMENT BETWEEN RECORD CARRIER AND TRANSDUCER
    • G11B20/00—Signal processing not specific to the method of recording or reproducing; Circuits therefor
    • G11B20/10—Digital recording or reproducing
    • G11B20/10009—Improvement or modification of read or write signals
    • G11B20/10046—Improvement or modification of read or write signals filtering or equalising, e.g. setting the tap weights of an FIR filter
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11B—INFORMATION STORAGE BASED ON RELATIVE MOVEMENT BETWEEN RECORD CARRIER AND TRANSDUCER
    • G11B20/00—Signal processing not specific to the method of recording or reproducing; Circuits therefor
    • G11B20/10—Digital recording or reproducing
    • G11B20/10009—Improvement or modification of read or write signals
    • G11B20/10222—Improvement or modification of read or write signals clock-related aspects, e.g. phase or frequency adjustment or bit synchronisation
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03L—AUTOMATIC CONTROL, STARTING, SYNCHRONISATION OR STABILISATION OF GENERATORS OF ELECTRONIC OSCILLATIONS OR PULSES
    • H03L7/00—Automatic control of frequency or phase; Synchronisation
    • H03L7/06—Automatic control of frequency or phase; Synchronisation using a reference signal applied to a frequency- or phase-locked loop
    • H03L7/07—Automatic control of frequency or phase; Synchronisation using a reference signal applied to a frequency- or phase-locked loop using several loops, e.g. for redundant clock signal generation
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03L—AUTOMATIC CONTROL, STARTING, SYNCHRONISATION OR STABILISATION OF GENERATORS OF ELECTRONIC OSCILLATIONS OR PULSES
    • H03L7/00—Automatic control of frequency or phase; Synchronisation
    • H03L7/06—Automatic control of frequency or phase; Synchronisation using a reference signal applied to a frequency- or phase-locked loop
    • H03L7/08—Details of the phase-locked loop
    • H03L7/0807—Details of the phase-locked loop concerning mainly a recovery circuit for the reference signal
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03L—AUTOMATIC CONTROL, STARTING, SYNCHRONISATION OR STABILISATION OF GENERATORS OF ELECTRONIC OSCILLATIONS OR PULSES
    • H03L7/00—Automatic control of frequency or phase; Synchronisation
    • H03L7/06—Automatic control of frequency or phase; Synchronisation using a reference signal applied to a frequency- or phase-locked loop
    • H03L7/08—Details of the phase-locked loop
    • H03L7/081—Details of the phase-locked loop provided with an additional controlled phase shifter
    • H03L7/0812—Details of the phase-locked loop provided with an additional controlled phase shifter and where no voltage or current controlled oscillator is used
    • H03L7/0814—Details of the phase-locked loop provided with an additional controlled phase shifter and where no voltage or current controlled oscillator is used the phase shifting device being digitally controlled
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03L—AUTOMATIC CONTROL, STARTING, SYNCHRONISATION OR STABILISATION OF GENERATORS OF ELECTRONIC OSCILLATIONS OR PULSES
    • H03L7/00—Automatic control of frequency or phase; Synchronisation
    • H03L7/06—Automatic control of frequency or phase; Synchronisation using a reference signal applied to a frequency- or phase-locked loop
    • H03L7/08—Details of the phase-locked loop
    • H03L7/081—Details of the phase-locked loop provided with an additional controlled phase shifter
    • H03L7/0812—Details of the phase-locked loop provided with an additional controlled phase shifter and where no voltage or current controlled oscillator is used
    • H03L7/0816—Details of the phase-locked loop provided with an additional controlled phase shifter and where no voltage or current controlled oscillator is used the controlled phase shifter and the frequency- or phase-detection arrangement being connected to a common input
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03L—AUTOMATIC CONTROL, STARTING, SYNCHRONISATION OR STABILISATION OF GENERATORS OF ELECTRONIC OSCILLATIONS OR PULSES
    • H03L7/00—Automatic control of frequency or phase; Synchronisation
    • H03L7/06—Automatic control of frequency or phase; Synchronisation using a reference signal applied to a frequency- or phase-locked loop
    • H03L7/08—Details of the phase-locked loop
    • H03L7/085—Details of the phase-locked loop concerning mainly the frequency- or phase-detection arrangement including the filtering or amplification of its output signal
    • H03L7/091—Details of the phase-locked loop concerning mainly the frequency- or phase-detection arrangement including the filtering or amplification of its output signal the phase or frequency detector using a sampling device
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11B—INFORMATION STORAGE BASED ON RELATIVE MOVEMENT BETWEEN RECORD CARRIER AND TRANSDUCER
    • G11B2220/00—Record carriers by type
    • G11B2220/20—Disc-shaped record carriers
    • G11B2220/25—Disc-shaped record carriers characterised in that the disc is based on a specific recording technology
    • G11B2220/2508—Magnetic discs
    • G11B2220/2516—Hard disks
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04L—TRANSMISSION OF DIGITAL INFORMATION, e.g. TELEGRAPHIC COMMUNICATION
    • H04L7/00—Arrangements for synchronising receiver with transmitter
    • H04L7/02—Speed or phase control by the received code signals, the signals containing no special synchronisation information
    • H04L7/033—Speed or phase control by the received code signals, the signals containing no special synchronisation information using the transitions of the received signal to control the phase of the synchronising-signal-generating means, e.g. using a phase-locked loop

Landscapes

  • Engineering & Computer Science (AREA)
  • Signal Processing (AREA)
  • Signal Processing For Digital Recording And Reproducing (AREA)
  • Analogue/Digital Conversion (AREA)

Description

減緩資料檢測回授迴路中之潛時的系統與方法
本發明關係於傳送資訊的系統與方法，更明確地說，關係於降低在資料檢測程序中之潛時影響的系統與方法。
包含硬碟機之各種產品典型使用讀取通道裝置，其提供以一格式由一媒體取回資訊的能力，並將之以數位資料格式，提供至接收器。此讀取通道裝置包含類比至數位轉換器與資料檢測電路，這些被實施使得資料相依性可以被用以處理所接收之資訊。例如，由資料檢測器提供之資訊可以使用以決定類比至數位轉換器的取樣點。參考圖1，描繪例示讀取通道裝置100，其利用先前檢測之資訊，以控制有關後續接收資訊的取樣處理。讀取通道裝置100接收一類比輸入103，其係被使用連續時間濾波器105加以處理。已濾波輸出107係被提供給類比至數位轉換器110，其將類比輸入103轉換為數位輸入115，其係使用數位有限脈衝響應濾波器120加以濾波。一已濾波數位輸出122係被提供給一資料檢測器125，其處理已濾波數位輸出122並提供決定以表示資料輸出127。當誤差率為合理地低時，資料輸出127反映原始提供給儲存媒體的資料，資料輸入103係由該處導出。
另外，濾波數位輸出122係被提供給一延遲元件160，其操作以延遲數位濾波輸出122，以反映藉由通過資料 檢測器125所造成之延遲。延遲元件160的輸出係為類比至數位轉換器110的輸出的過濾版本。來自資料檢測器125的輸出127係被提供給一等化目標濾波器130。等化目標濾波器130的輸出係被有效為沒有通道不完美時之類比至數位轉換器110的濾波輸出。所要接收(即等化目標濾波器130的輸出)與所接收(即延遲區塊160的輸出)間之差係使用一總和電路135加以建立。總和電路135的輸出為誤差信號137。另外，一斜率檢測電路140接收輸出127並決定一斜率信號142。一計時錯誤檢測電路145組合斜率信號142與誤差信號137，以計算相位誤差調整，其係被反映於計時誤差信號147中。計時誤差信號係為一迴路濾波器150所濾波並且濾波值係被提供給相位混合電路155。相位混合電路155接收迴路濾波器150的輸出並將提供一信號，用以控制類比至數位轉換器110的取樣相位。
由資料檢測器125至類比至數位轉換器110的資訊回授提供更準確的資料檢測程序，但該回授迴路造成部份程度的潛時。當儲存應用的密度持續增加時，有可能由於回授迴路所發生之潛時變大，並降低讀取通道裝置的誤差率效能。再者，回授迴路潛時變成開發具有增加資料密度及/或低信雜比的儲存應用之門檻因素。
因此，為了至少前述理由，在本技藝中有需要行資料檢測程序的先進系統與方法。
本發明有關於傳送資訊的系統與方法，更明確地說，係有關於降低在資料檢測程序中之潛時的影響。
本發明之各種實施例提供資料擷取系統。此等資料擷取系統包含一類比至數位轉換器、一資料檢測器、一誤差決定電路、一第一回授迴路、及一第二回授迴路。類比至數位轉換器能接收一類比信號並在第一取樣瞬間提供對應於該類比信號的第一數位信號。該資料檢測器可操作以對在該第一數位信號執行資料檢測程序，以提供一修改資料信號，及一誤差決定電路，可操作以比較該修改資料信號與該第一數位信號的衍生內容，以決定一第一誤差表示。第一回授迴路接收第一誤差表示並使得類比至數位轉換器在第二取樣瞬間，提供對應於該類比信號的第二數位信號。該第二取樣瞬間係被調整以反映第一誤差表示。該第二回授迴路接收第一誤差表示並調整該第一數位信號的衍生內容，使得誤差決定電路根據至少部份之該第一數位信號的調整衍生內容，來決定第二誤差表示。
在前述實施例之部份例子中，該第二回授迴路包含一內插器，其內插該第一數位信號，以產生該第一數位信號的衍生內容，使得其補償在中間週期的第一誤差表示。在部份情形下，第二回授迴路更包含一總和元件及一延遲元件。該總和元件及該延遲元件均接收第一誤差表示，及該總和元件能操作以自延遲版之第一誤差表示減去第一誤差表示。在部份情形下，總和元件之輸出用以管理為內插器 所內插之時間量。為延遲元件所施加之延遲係對應於予以反映於第一回授迴路中之第一誤差表示所需之時間週期。此時間期間可以為中間週期。藉由使用延遲，第一數位信號的衍生內容對應於在中間週期後的第二數位信號。因此，中間校正信號係用於當第一誤差表示可用直到第二數位信號可用的時間期間。
在前述實施例之各種例子中，誤差決定電路包含一等化目標濾波器，其等化該修正資料信號。在此等例子中，錯誤決定電路包含一總和元件，其提供第一數位信號的衍生內容與等化修正資料信號間之差。第一誤差表示對應於該差。在前述實施例之其他例子中，誤差決定電路包含一等化目標濾波器，其等化修正資料信號。誤差決定電路更包含一總和元件及斜率檢測電路。總和元件提供第一數位信號的衍生內容與等化修改資料信號間之差，及斜率檢測電路根據至少部份修正資料信號，決定斜率信號。誤差決定電路更包含一時間誤差檢測電路，其根據至少部份該差與斜率信號，產生第一誤差表示。在前述實施例之另一例子中，第一誤差表示包含一相位誤差表示及一頻率誤差表示。在此等例子中，相位誤差表示與頻率誤差表示的總和可以被使用作為第一回授迴路中之第一誤差表示，及相位誤差表示可以被使用作為第二回授迴路中之第一誤差表示。
本發明之其他實施例提供降低誤差校正資料擷取系統的潛時。該方法包含於一取樣瞬間執行一類比至數位轉換 ，以建立一數位取樣，及對數位取樣，執行一資料檢測，以建立一檢測輸出。檢測輸出與數位取樣比較，以決定一相位誤差。在中間週期中，數位取樣係被調整以反映相位誤差，以建立調整數位取樣。在中間週期後，取樣瞬間被調整以反映相位誤差。
此發明內容只提供本發明部份實施例之一般概述。很多本發明之其他目的、特性、優點及其他實施例將由以下之詳細說明、隨附之申請專利範圍與附圖加以完全了解。
本發明之各種實施例的進一步了解可以參考附圖加以了解，圖中描述本案說明書的其他部份。在圖式中，所有圖式中，相同元件符號用以表示類似元件。在部份例子中，由小寫字母構成之符號係有關於該元件符號之多數類似元件之一元件。當參考副標號時，則想要表示所有的多數類似元件。
本發明有關於用於傳送資訊的系統與方法，更明確地說，有關於降低在資料檢測程序中之潛時影響的系統與方法。
本發明之各種實施例提供在資料擷取系統中之誤差校正回授資訊的應用中之潛時降低。潛時降低係經由使用中間回授迴路加以完成，以允許中間加入誤差校正回授資訊，同時，不必然干擾外部誤差校正回授迴路。在前述實施例之部份例子中，資料擷取系統為一讀取通道裝置，其設 計以由儲存媒體或資料傳送通道接收重建資訊。根據於此之揭示，熟習於本技藝者將了解，各種資料擷取與其他系統可有利於加入誤差校正系統，其包含依據本發明實施例之中間回授迴路。
在本發明之部份實施例中，一計時迴路係用以檢測內藏在進入類比信號中的資料。計時迴路包含一類比至數位轉換器、一資料檢測器、及一外誤差回授迴路。另外，計時迴路包含一中間回授迴路，其允許在其傳送經一外誤差回授路徑後為可用之前，使用誤差校正資訊。中間回授迴路包含一信號內插器，其允許預估一信號，一旦誤差校正資訊被成功處理，則該信號可以由外部誤差回授迴路所用。一旦誤差校正被成功處理及計數於外部回授迴路中時，中間回授迴路根據該誤差忽略任一先前校正。本發明之此等實施例提供未來計算中之加入誤差校正資訊中之降低潛時。此在誤差校正潛時中之降低完成了增加之迴路穩定度及在位元誤差率的對應降低。再者，藉由允許予以經由外回授迴路處理之誤差校正資訊，為接收一類比輸入信號的類比至數位轉換器之取樣可以在後續時間所調整，而不必要外部回授迴路所引起的潛時。
參考圖2，包含誤差回授潛時降低之資料擷取裝置200係依據本發明各種實施例加以顯示。資料擷取裝置200接收一輸入203。輸入203可以為承載由類比信號域轉換為數位信號域的資訊的任意類比資料信號。在本發明之部份實施中，輸入203可以由磁儲存媒體導出並為事先 寫入磁儲存媒體中之資料的類比代表。或者，輸入203可以由例如通道，例如無線資料傳輸通道導出，並為資料的類比表示，其係事先經由該通道加以傳輸的資料的類比代表。根據於此所提供之揭示，熟習於本技藝者可以了解各種輸入信號可以依據本發明實施例使用資料擷取裝置處理。輸入203被提供至連續時間濾波器205，其提供濾波輸出207給類比至數位轉換器210。連續時間濾波器205可以為本技藝中已知之任意連續時間濾波器，或可以準備類比至數位轉換器210的取樣的輸入203之其他濾波器加以替換。因為於此所提供之揭示，熟習於本技藝者可以了解，各種濾波器可以用以準備輸入203，用以類比至數位轉換器210的取樣。類比至數位轉換器210可以是任一電路，其能將類比電信號轉換為其數位表示。因此，例如，類比至數位轉換器210可以是但並不限於本技藝中所熟知的靜態範圍之快閃類比至數位轉換器或動態範圍之類比至數位轉換器。根據於此所提供之揭示，熟習於本技藝者將了解各種類比至數位轉換器，可以使用以配合本發明之不同實施例。
類比至數位轉換器210將濾波輸出207轉換為數位輸入215。數位輸入215係為本技藝中所知之數位有限脈衝響應(DFIR)濾波器220所濾波。數位有限脈衝響應濾波器220提供濾波數位輸出222給資料檢測器225。資料檢測器225可以是本技藝中所知之任意檢測器，並可以接收可能中斷的資料串流及校正在資料串流中之一或更多誤差 。因此，資料檢測器225可以但並不限於維持比資料檢測器，其能提供軟及硬輸出，一最大後置資料檢測器，能提供軟及硬輸出。根據於此所提供之揭示，熟習於本技藝者可以了解各種資料檢測器可以用以配合本發明之實施例。當與導出輸入203之原始資料比較時，資料檢測器225操作以檢測及校正在濾波數位輸出222中之誤差。資料檢測器225最後提供代表導出輸入203之原始資料的輸出227。換句話說，當資料檢測器225解決在濾出數位輸入222中之誤差時，資料輸出227代表應已經由類比至數位轉換器210接收到什麼。這係與濾波數位輸出222不同，濾波數位輸出222表示實際由類比至數位轉換器210接收到什麼。
輸出227被用以調整被執行在資料擷取裝置200中之各種取樣程序中及檢測程序之時序。尤其，輸出227被提供給等化目標濾波器230，其提供重建輸出232至一總和電路235。重建輸出232在消除符間干擾後被輸出227。換句話說，除了未為資料檢測器225所解決信號惡化，輸出232將有效由資料檢測器225預期(即重建資料取樣)。信號惡化可能由於電子雜訊、輸入203所導出之有缺陷媒體等等而預期。等化目標濾波器230可以為本技藝者所知之等化濾波器，並根據於此所提供之揭示，熟習於本技藝者可以了解各種等化濾波器，其可以用於本發明之實施例中。另外，輸出227被提供給斜率檢測電路240，該電路240如本技藝所知決定有關於一給定輸出227的斜率信 號。斜率信號242表示存在於其所導出的一正弦波形上之給定輸出227。斜率信號242在正弦信號的零交叉處及正弦信號的最大及最小處展現最大值，及斜率信號242為最小值。斜率信號係用以表示能給誤差信號237多少分數(credibility)。過濾數位輸出222也提供給延遲元件245，其造成如下公式所示之延遲的應用，其反應經由資料檢測器225之延遲及經由等化目標濾波器230的延遲低於經由一信號內插器250的延遲：Delay245 =Delay225 +Delay230 -Delay250
以此方式，濾波數位輸出222的內插版本(即內插輸出252)在經過等化目標濾波器230後，於時間上對準對應輸出227。
延遲元件245的輸出代表由類比至數位轉換器210所接收的內容，及為信號內插器250所提供之內插輸出252代表根據輸出227由類比至數位轉換器210所接收的相移。來自信號內插器250的輸出被提供給總和元件235，其中產生其與等化目標濾波器230輸出間之差。在等化目標濾波器230的輸出與信號內插器250輸出間之差為誤差信號237。誤差信號237及斜率信號242被提供給計時誤差檢測電路270，其組合誤差信號237及242，以計算反映於計時誤差信號277中之相位誤差調整。為迴路濾波器275所濾波的計時誤差信號277及濾波值係被提供給相位混合電路285。相位混合電路285接收迴路濾波器275的輸出並提供控制類比至數位轉換器210的取樣相位(即 ADC取樣瞬間)。以此方式，資料擷取裝置200能直接根據計時誤差信號277調整類比至數位轉換器210的取樣相位，以最小化誤差項中之能量。
為了根據計時誤差信號277透過傳送資訊回類比至數位轉換器210之前述回授迴路，降低涉及於輸出227中之潛時，實施中間回授迴路290(如虛線所示)。中間回授迴路290提供了較先前存在方式為快以取得準備及加入計時誤差信號277中之相位校正資訊的能力，該先前存在方式的校正資訊一直未獲得，直到其加入類比至數位轉換器210的取樣相位為止。在操作時，中間回授迴路290在總和元件260接收計時誤差信號277。來自總和元件260的輸出被提供給係數計算電路255。係數計算電路255提供一係數組257給信號內插器250。係數組257係為信號內插器250所使用以相移濾波數位輸入222對應於計時誤差信號277的一個量。在此方式中，誤差信號237可以快速地根據先前產生之計時誤差信號277加以調整。在本發明之部份實施例中，信號內插器250係為一數位有限脈衝響應(DFIR)濾波器，及係數組257係為一組驅動數位濾波器接頭。在部份例子中，係數組257的計算係透過一查看表加以完成，藉由使用總和元件260的輸出的衍生值，以定址該查看表。在其他例子中，係數計算電路255直接根據總和元件260的輸出計算係數組257。在部份情形下，中間回授迴路290可以被視為一主迴路(即來自信號內插器250經由270並回到信號內插器250的迴路)，及外誤 差校正回授迴路可以被視為一從迴路(即由類比至數位轉換器210經由資料檢測器225及計時誤差檢測電路270並回到類比至數位轉換器210的迴路)。
最後，經由中間回授迴路290校正的誤差被反映於類比至數位轉換器210的輸出。因此，計時誤差信號277係經由延遲元件265延遲，及延遲元件265的輸出被總和元件260由非延遲計時誤差信號減去。為延遲元件265所施加之延遲反映予以轉移為類比至數位轉換器210所用之計時誤差信號277所需之時間及予以轉移入濾波數位信號222之類比至數位轉換器210的輸出所需之時間，並如下式所示：Delay265 =Delay235 +Delay210 +Delay220 +Delay245
以此方式，當相同誤差校正最後傳遞經由相位混合電路285、類比至數位轉換器210、及DFIR220時，經由中間回授迴路290引入之誤差校正被忽略。藉由當最終反映回到從迴路忽略該誤差信號時，在計時誤差信號277中之誤差不會被算兩次。
依據本發明之各種實施例，根據於此之揭示，熟習於本技藝者可得到很多優點，其可以經由加入有中間誤差回授之資料擷取系統加以實施。例如，迴路穩定性可以藉由中間回授迴路所提供之回授潛時降低而增加，同時維持從迴路確保類比至數位轉換器210的取樣瞬間為最佳化。
參考圖3，流程圖300描述依據本發明部份實施例之降低潛時誤差校正的方法。在流程圖300中，對接收類比 信號執行類比至數位轉換(方塊305)。此程序造成在給定取樣瞬間之對應於類比至數位信號的數位輸出。數位輸出被提供給執行資料檢測程序之資料檢測器(方塊310)。資料檢測器的輸出代表在校正輸入信號造成之誤差被降低或免除後，該類比至數位轉換器的輸出。其也決定是否在處理先前位元中所決定之相位誤差已經被反映於驅動類比至數位轉換程序的取樣瞬間中(方塊315)。其中相位誤差已經被加入取樣瞬間，及由類比至數位轉換程序導出之數位資料係與自資料檢測程序導出的資料作比較(方塊325)。或者，其中當相位誤差未被引入該取樣瞬間時，由類比至數位轉換所導出的數位資料被內插(方塊320)。內插更新由類比至數位轉換程序輸出之數位資料，以反映先前決定的相位誤差。當相位誤差未被加入取樣瞬間時，由類比至數位轉換程序導出的內插數位資料係與自資料檢測程序導出之資料作比較(方塊325)。在任一情形下，比較(方塊325)係被用以計算相位誤差(方塊330)，及相位誤差係被用以調整有關於類比至數位轉換程序的取樣瞬間(方塊335)。在一中間週期，現行計算的相位誤差係被用於內插程序(方塊315-320)中，直到該現行計算相位誤差被加入類比至數位轉換程序為止(方塊305)。
參考圖4，顯示包含依據本發明其他實施例之誤差回授潛時降低的資料擷取裝置400。應注意資料擷取裝置400係類似於資料擷取裝置200，除了設在外回授路徑中 之誤差信號的結構與設在中間回授路徑中者不同之外。資料擷取裝置400接收輸入403，其可以為承載可以被由類比信號轉換為數位信號域之資訊的類比資料。在本發明之部份實施法中，輸入403可以由磁儲存媒體取得並為先前被寫至磁儲存媒體的資料的類比表示。或者，輸入403可以由一通道，例如一無線資料傳輸通道取得並為先前經由通道傳送之資料的類比表示。根據於此所提供之揭示，熟習於本技藝者將了解各種輸入信號可以使用依據本發明實施例之資料擷取裝置加以處理。輸入403係被提供給連續時間濾波器405，其提供一濾波輸出407給類比至數位轉換器410。連續時間濾波器405可以為熟習於本技藝者所知之連續時間濾波器，並可以以能準備輸入403，用以為類比至數位轉換器410所取樣。根據於此所提供之揭示，熟習於本技藝者可以了解各種濾波器，其可以用以準備，用以為類比至數位轉換器410所取樣的準備輸入403。類比至數位轉換器410可以為任意電路，其可以將一類比電信號轉換為其數位代表即可。因此，例如，類比至數位轉換器410可以但並不限於靜態範圍快閃類比至數位轉換器或動態範圍類比至數位轉換器。根據於此所提供之揭示，熟習於本技藝者將了解各種類比至數位轉換器，均可以配合本發明不同實施例加以使用。
類比至數位轉換器410將濾波輸出407換為數位輸入415。如同於本技藝所知，數位輸入415係為數位有限脈衝響應(DFIR)濾波器420所濾波。數位有限脈衝響應濾 波器420提供濾波數位輸出422給資料檢測器425。資料檢測器425可以為本技藝中所知之任意檢測器，其可以接收一可能惡化資料串流並校正在該資料串流中之一或更多誤差。因此，資料檢測器425可以但並不限於維特比資料檢測器，其可以提供軟及硬輸出，一最大後置資料檢測器，能提供軟及硬輸出。根據於此所提供之揭示，熟習於本技藝者可以了解，各種資料檢測器可以配合本發明之實施例使用。當與輸入403所導出之原始資料作比較時，資料檢測器425操作以檢測及校正在422中之誤差。資料檢測器425最後提供一輸出輸出427，其代表輸入403所導出的原始資料。換句話說，當資料檢測器425解決了在資料檢測器425中之誤差時，資料輸出427表示將由類比至數位轉換器410所接收的內容。此與濾波數位輸出422不同，其代表實際由類比至數位轉換器410接收到的內容。
輸出427係被用以調整各種在資料擷取裝置400中執行之取樣程序及檢測程序的時序。更明確地說，輸出427係被提供給等化目標濾波器430，其提供重建輸出432給總和電路435。重建輸出432係在免除符間干擾後被輸出輸出427。換句話說，輸出432係有效地了解由資料檢測器425期待什麼(即，重建資料取樣)，除了未為資料檢測器425所解決的任意信號惡化外。信號惡化可以是電子雜訊、輸入403所導出之不良媒體等等。等化目標濾波器430可以是本技藝中所知之等化濾波器，並根據於此之揭示，熟習於本技藝者可以了解，各種等化濾波器均可以配 合本發明之實施例使用。另外，輸出427被提供至斜率檢測電路440，其如同本技藝所知，提供有關一給定輸出427的一斜率信號442。斜率信號442表示由其所導出之正弦波形何處存在有一給定輸出427。斜率信號442在正弦信號的零交叉、及正弦信號的最大及最小處有一最大值，及斜率信號442為一最小值。斜率信號442係用以表示可以給誤差信號437多少分數。濾波數位輸出422也提供給延遲元件445，這使得延遲的應用反映經由資料檢測器425的延遲及經由等化目標濾波器430的延遲少於經由信號內插器450的延遲，如下式所述：Delay445 =Delay425 +Delay430 -Delay450
以此方式，濾波數位輸出422的內插版(即內插輸出452)在時間上係對準在通過等化目標濾波器430後的對應輸出輸出427。
一延遲元件445的輸出表示由類比至數位轉換器410收到什麼，及為信號內插器450所提供之內插輸出452表示由類比至數位轉換器410根據輸出427相移接收到什麼。來自信號內插器450的輸出係被提供給總和元件435，其中產生在其與等化目標濾波器430之輸出間之差。於等化目標濾波器430的輸出與信號內插器450輸出間之差係為誤差信號437。誤差信號437與斜率信號442係被計算一相位誤差調整，其係被反映於計時誤差信號477中。計時誤差信號477係被提供給一相位校正電路480及一頻率校正電路485。使用總和電路489，來自相位校正電路480 的相位誤差482被加入至來自頻率校正電路485的頻率誤差輸出487。頻率誤差輸出487及相位誤差輸出482的總和457被提供至相位混合電路495。相位混合電路495接收總和457並提供控制類比至數位轉換器410的取樣相位的回授信號459(即ADC瞬間)。以此方式，資料擷取裝置400能直接根據計時誤差信號477調整類比至數位轉換器410的取樣相位，以最小化在誤差中之能力。
為了降低根據計時誤差信號477經由傳送資料回到類比至數位轉換器410的前述回授迴路所涉及之於校正輸出427中之潛時，實施一中間回授迴路490(以虛線表示)。中間回授迴路490提供一較先前存在方法為快，以取得準備及加入計時誤差信號477中之相位校正資訊的能力，其中校正資訊並未可得，直到其被加入類比至數位轉換器410的取樣相位為止。在操作中，中間回授迴路490經由總和元件480在總和元件460接收計時誤差信號477。來自總和元件460的輸出被提供給係數計算電路455。係數計算電路455提供係數組458給信號內插器450。係數組458被信號內插器450所使用以相移數位輸入422對應於相位誤差輸出482的量，該量係由計時誤差信號477所導出。以此方式，誤差信號437可以更快速地根據先前產生之計時誤差信號477加以調整。在本發明之部份實施例中，信號內插器450為數位有限脈衝響應(DFIR)濾波器，及係數組458為驅動該數位濾波器的一組接頭。在部份情形下，係數組458的計算係使用總和電路460的輸出的衍 生內容經由一查看表加以完成，以定址該查看表。在其他例子中，係數計算電路455直接根據總和元件460的輸出計算係數組458。在部份例子中，中間回授迴路490可以被視為是一主迴路(即來自信號內插器450經由計時誤差檢測電路470並回到信號內插器450的迴路)，及外誤差校正回授迴路可以被視為一從迴路(即由類比至數位轉換器410、資料檢測器425、計時誤差檢測電路470並回到類比至數位轉換器410)。
最後，經由中間回授迴路490校正的誤差係被反映至類比至數位轉換器410的輸出。因此，由計時誤差信號477導出的相位誤差輸出482係經由延遲元件465所延遲，及延遲元件465的輸出係為總和元件460由非延遲計時誤差信號減去。由延遲元件465所施加之延遲反映予以被轉譯計時誤差信號477以為類比至數位轉換器410所需之時間，及予以轉譯入濾波數位信號422中之類比至數位轉換器410的輸出，如下所述：Delay465 =Delay489 +Delay495 +Delay410 +Delay420
以此方式，當相同誤差校正最後傳遞經相位混合電路495、類比至數位轉換器410及DFIR420時，經由中間回授迴路490引入之誤差校正被忽略。藉由忽略該最後反映回從迴路之該誤差，在計時誤差信號477中所示之誤差未被計數兩次。
誤差信號477包含有關在相移濾波數位輸入422中之各種不完美的資訊，包含失等化的位準、相位誤差及頻率 誤差。計時誤差檢測電路470使用斜率信號442及誤差信號437，以評估包含在計時誤差信號477中之相位及頻率誤差。相位混合電路495使用兩元件，以確保類比至數位轉換器410係最佳產生取樣數位資料。由於從迴路相較於主迴路之不同潛時，當誤差信號477的頻率部份未在主迴路被利用時，可能有優點。因此，在本發明部份實施例中，在內插器中未使用一穩態內插相位，因此，在資料檢測器425的輸入沒有穩態相位誤差。例如，如果進入取樣具有百分之一(1%)頻率偏移，則於主迴路與從迴路間之潛時差有40個取樣，及頻率估計被饋入該主迴路，由於總和元件460的總和，由現行計時估計減去在過去中之計時估計40T(即40取樣期間)將被實施。這將造成40×1%的相位，或40%的信號內插器450。因為一數位相位定鎖迴路驅動在誤差中之能量為零，所以，在信號內插器450中之相位誤差將大約為零。這表示在信號內插器450之輸入(及資料檢測器425的輸入)的相位誤差為40%，這對於資料檢測器425效能有害。
根據於此所提供之揭示，熟習於本技藝者可知各種優點可以經由依據本發明不同實施例加入中間誤差回授的資料擷取系統的實施法加以取得。例如，迴路穩定性可以藉由中間回授迴路所提供之回授潛時降低而增加，同時，維持從迴路，以確保類比至數位轉換器410的取樣瞬間為最佳。
參考圖5，顯示依據本發明實施例之包含降低潛時資 料擷取系統的儲存系統500。儲存系統500可以例如硬碟機。儲存系統500包含具有加入的降低潛時資料擷取系統的讀取通道510。所加入之減少潛時資料擷取系統可以任一降低潛時資料擷取系統，其可以降低誤差回授時之潛時。因此，例如，所加入之降低潛時資料擷取系統可以但並不限於上述圖2及圖4所述者。另外，儲存系統500包含介面控制器520、前置570、硬碟控制器566、馬達控制器568、主軸馬達572、碟片盤578及讀寫頭組件576。介面控制器520控制進出碟片盤578的資料之定址及計時。在碟片盤578上之資料係由磁信號所構成，當組件被適當定位在上時，這些磁信號係為讀寫頭組件576所檢測。在典型讀取操作中，讀寫頭組件576準確地為馬達控制器568所定位在碟片盤578上之想要資料軌上。馬達控制器568相對於碟片盤578定位讀寫頭組件576並在硬碟控制器566的指示下，藉由移動讀寫組件驅動主軸馬達572至碟片盤578上之適當資料軌。主軸馬達572以預定轉速(RPM)旋轉碟片盤578。
一旦讀寫頭組件578定位鄰近適當資料軌，當碟片盤578為主軸馬達572所旋轉時，表示在碟片盤578上之資料的磁信號為讀寫頭組件576所感應。感應磁信號被提供為連續細微類比信號，代表在碟片盤578上之磁資料。此細微類比信號係由讀寫頭組件576藉由前置570轉移至讀取通道模組564。前置570係可操作以放大來自自碟片盤578取得之微小類比信號。另外，前置570可操作以放大 讀取自通道模組510的資料，該資料係被指定以寫入碟片盤578。隨後，讀取通道模組510解碼及數位化所接收之類比信號，以重建原始寫入至碟片盤578的資訊。此資料被當作讀取資料503提供給接收電路。一以被提供給讀取通道模組510之寫入資料501寫入操作係實際為先前讀取操作的相反。此資料係被編碼並寫入至碟片盤578。
參考圖6，顯示包含依據本發明一或多數實施例的具有降低潛時資料擷取系統的接收器620的通訊系統600。如本技藝所知，通訊系統600包含一發射器，其係可操作以經由傳送媒體630傳送編碼資訊。編碼資料係由傳送媒體630為接收器620所接收。接收器620加入一降低潛時資料擷取系統。所加入降低潛時資料擷取系統可以但並不限於有關上述圖2及圖4所述者。
總結，本發明提供新穎的減緩在資料檢測回授迴路中之潛時的系統、裝置、方法與配置。雖然本發明之一或更多實施例的詳細說明已經被進行，但各種替代法、修改及等效可以在不脫離本發明之精神下加以為熟習於本技藝者所了解。因此，上述說明不應被解釋為本發明範圍的限制，本發明之範圍係為隨附之申請專利範圍所界定。
100‧‧‧讀取通道裝置
103‧‧‧資料輸入
105‧‧‧連續時間濾波器
107‧‧‧濾波輸出
110‧‧‧類比至數位轉換器
115‧‧‧數位輸入
120‧‧‧數位有限脈衝響應濾波器
122‧‧‧濾波數位輸出
125‧‧‧資料檢測器
127‧‧‧資料輸出
130‧‧‧等化目標濾波器
135‧‧‧總和電路
137‧‧‧誤差信號
140‧‧‧斜率檢測電路
142‧‧‧斜率信號
145‧‧‧計時誤差檢測電路
147‧‧‧計時誤差信號
150‧‧‧迴路濾波器
155‧‧‧相位混合電路
160‧‧‧延遲元件
200‧‧‧資料擷取裝置
203‧‧‧輸入
205‧‧‧連續時間濾波器
207‧‧‧濾波輸出
210‧‧‧類比至數位轉換器
220‧‧‧數位有限脈衝響應濾波器
222‧‧‧濾波數位輸出
225‧‧‧資料檢測器
227‧‧‧輸出
230‧‧‧等化目標濾波器
232‧‧‧重建輸出
235‧‧‧總和電路
237‧‧‧誤差信號
240‧‧‧斜率檢測電路
242‧‧‧斜率信號
245‧‧‧延遲元件
250‧‧‧信號內插器
252‧‧‧內插輸出
255‧‧‧係數計算電路
257‧‧‧係數組
260‧‧‧總和元件
265‧‧‧延遲元件
270‧‧‧計時誤差檢測電路
275‧‧‧迴路濾波器
277‧‧‧時序誤差信號
285‧‧‧相位混合電路
287‧‧‧回授信號
290‧‧‧中間回授迴路
305~335‧‧‧降低潛時誤差校正方法之各步驟
400‧‧‧資料擷取裝置
403‧‧‧輸入
405‧‧‧連續時間濾波器
407‧‧‧濾波輸出
410‧‧‧類比至數位轉換器
415‧‧‧數位輸入
420‧‧‧數位有限脈衝響應濾波器
422‧‧‧濾波數位輸出
425‧‧‧資料檢測器
427‧‧‧輸出
430‧‧‧等化目標濾波器
432‧‧‧重建輸出
435‧‧‧總和電路
437‧‧‧誤差信號
440‧‧‧斜率檢測電路
442‧‧‧斜率信號
445‧‧‧延遲元件
450‧‧‧信號內插器
452‧‧‧內插輸出
455‧‧‧係數計算電路
457‧‧‧總和
458‧‧‧係數組
459‧‧‧回授信號
460‧‧‧總和元件
465‧‧‧延遲元件
477‧‧‧計時誤差信號
480‧‧‧相位校正電路
485‧‧‧頻率校正電路
487‧‧‧頻率誤差輸出
489‧‧‧總和電路
495‧‧‧相位混合電路
482‧‧‧相位誤差輸出
490‧‧‧中間回授迴路
圖1為先前技藝之讀取通道裝置；圖2為包含依據本發明各種實施例之誤差回授潛時降低的資料擷取裝置； 圖3為依據本發明部份實施例之降低潛時誤差校正方法的流程圖；圖4為依據本發明其他實施例之包含誤差回授潛時降低的儲存系統；圖5為依據本發明各種實施例之降低潛時資料擷取系統的儲存系統；及圖6為一通訊系統，其包含依據本發明一或更多實施例之降低潛時資料擷取系統之通訊系統。
400‧‧‧資料擷取裝置
403‧‧‧輸入
405‧‧‧連續時間濾波器
407‧‧‧濾波輸出
410‧‧‧類比至數位轉換器
415‧‧‧數位輸入
420‧‧‧數位有限脈衝響應濾波器
422‧‧‧濾波數位輸出
425‧‧‧資料檢測器
427‧‧‧輸出
430‧‧‧等化目標濾波器
432‧‧‧重建輸出
435‧‧‧總和電路
437‧‧‧誤差信號
440‧‧‧斜率檢測電路
442‧‧‧斜率信號
445‧‧‧延遲元件
450‧‧‧信號內插器
452‧‧‧內插輸出
455‧‧‧係數計算電路
457‧‧‧總和
458‧‧‧係數組
459‧‧‧回授信號
460‧‧‧總和元件
465‧‧‧延遲元件
477‧‧‧計時誤差信號
480‧‧‧相位校正電路
485‧‧‧頻率校正電路
487‧‧‧頻率誤差輸出
489‧‧‧總和電路
495‧‧‧相位混合電路
482‧‧‧相位誤差輸出
490‧‧‧中間回授迴路

Claims (26)

  1. 一種資料擷取系統，其系統包含：一類比至數位轉換器，其中該類比至數位轉換器可操作以接收一類比信號並在一第一取樣瞬間提供對應該類比信號的一第一數位信號；一資料檢測器，其中該資料檢測器可操作以對該第一數位信號的一衍生內容(derivative)執行一資料檢測程序，以提供一修改資料信號；一誤差決定電路，其中該誤差決定電路可操作以比較該修改資料信號與該第一數位信號的該衍生內容，以決定一第一誤差表示(indication)；一第一回授迴路，其中該第一回授迴路接收該第一誤差表示及使得該類比至數位轉換器在一第二取樣瞬間提供對應該類比信號的一第二數位信號，及其中該第二取樣瞬間係被調整以反映該第一誤差表示；及一第二回授迴路，其中該第二回授迴路接收該第一誤差表示並調整該第一數位信號的該衍生內容，使得該誤差決定電路至少部份根據該第一數位信號的經調整衍生內容來決定一第二誤差表示。
  2. 如申請專利範圍第1項所述之系統，其中該第二回授迴路包含一內插器，其可操作以在時間上內插該第一數位信號，以補償在一中間(interim)週期的該第一誤差表示，及其中該內插器提供該第一數位信號的該衍生內容。
  3. 如申請專利範圍第2項所述之系統，其中該第二回 授迴路更包含一總和元件及一延遲元件，其中該總和元件與該延遲元件均接收該第一誤差表示，及其中該總和元件可操作以由該第一誤差表示的一延遲版本減去該第一誤差表示。
  4. 如申請專利範圍第3項所述之系統，其中該總和元件的該輸出係被用以管理(govern)由該內插器所內插的時間量。
  5. 如申請專利範圍第3項所述之系統，其中為該延遲元件所施加之該延遲對應於予以反映於該第一回授迴路之該第一誤差表示所需之時間週期。
  6. 如申請專利範圍第2項所述之系統，其中該第一數位信號的該衍生內容對應於在該中間週期後的該第二數位信號。
  7. 如申請專利範圍第3項所述之系統，其中該中間週期反映由該第一誤差表示可用時開始直到該第二數位信號可用的時間週期。
  8. 如申請專利範圍第1項所述之系統，其中該誤差決定電路包含一等化目標濾波器，其等化該修改資料信號，其中該誤差決定電路包含一總和元件，其提供該第一數位信號的該衍生內容與該經等化之修改資料信號間之差，及其中該第一誤差表示對應於該差。
  9. 如申請專利範圍第1項所述之系統，其中該誤差決定電路包含一等化目標濾波器，其等化該修正資料信號，其中該誤差決定電路包含一總和元件，其提供該第一數位 信號的該衍生內容與該經等化之修改資料信號間之差，其中該誤差決定電路包含一斜率檢測電路，其根據至少部份該修改資料信號來決定一斜率信號，及其中該誤差決定電路包含一計時誤差檢測電路，其根據至少部份該差與該斜率信號來產生該第一誤差表示。
  10. 如申請專利範圍第1項所述之系統，其中該第一誤差表示包含一相位誤差表示及一頻率誤差表示，及其中該相位誤差表示及該頻率誤差表示的總和被用作為在該第一回授迴路中之該第一誤差表示，及其中該相位誤差表示係被用作為在該第二回授迴路中之該第一誤差表示。
  11. 如申請專利範圍第1項所述之系統，其中該系統係包括作為由下列所組成之一群組中所選擇之一電子裝置之部分：一資料儲存裝置及一資料傳輸裝置。
  12. 如申請專利範圍第1項所述之系統，其中該系統係包括作為一硬碟機驅動之一讀取通道電路。
  13. 如申請專利範圍第1項所述之系統，其中該系統係被實施以作為一積體電路之部分。
  14. 一種降低在一誤差校正資料擷取系統中之潛時(latency)的方法，該方法包含：在一取樣瞬間，執行一類比至數位轉換，以建立一數位取樣；對該數位取樣執行一資料檢測，以建立一檢測輸出；比較該檢測輸出與該數位取樣，以決定一相位誤差；在一中間週期之期間，調整該數位取樣，以反映該相 位誤差，以建立一調整數位取樣；及在該中間週期後，調整該取樣瞬間，以反映該相位誤差。
  15. 如申請專利範圍第14項所述之方法，其中該方法更包含：接收一類比輸入信號，其中該類比輸入信號包含一資料串流加入於其中。
  16. 如申請專利範圍第14項所述之方法，其中比較該檢測輸出與該數位取樣包含在該中間週期之期間，比較該檢測輸出與該調整數位取樣，及在該中間週期後，直接比較該檢測輸出與該數位取樣。
  17. 如申請專利範圍第14項所述之方法，其中該類比至數位轉換係為一第一類比至數位轉換，其中該取樣瞬間係為一第一取樣瞬間，其中該數位取樣係為一第一數位取樣，其中調整該取樣瞬間以反映該相位誤差提供一第二取樣瞬間，其中該資料檢測係為一第一資料檢測，其中該檢測輸出為一第一檢測輸出，其中該相位誤差為一第一相位誤差，其中該中間週期為一第一中間週期，其中該調整數位取樣為一第一調整數位取樣，及其中該方法更包含：在一第二取樣瞬間，執行一第二類比至數位轉換，以建立一第二數位取樣；對該第二數位取樣執行一第二資料檢測，以建立一第二檢測輸出；比較該第二檢測輸出與該第二數位取樣，以決定一第 二相位誤差；在一第二中間週期之期間，調整該第二數位取樣，以反映該第二相位誤差，以建立一第二調整數位取樣；及在該第二中間週期後，調整該取樣瞬間，以反映該第二相位誤差。
  18. 如申請專利範圍第17項所述之方法，其中該第一中間週期超前該第二中間週期，及其中一非零時間週期係介於該第一中間週期與該第二中間週期之間。
  19. 如申請專利範圍第17項所述之方法，其中比較該第二檢測輸出與該第二數位取樣包含在該第二中間週期之期間，比較該第二檢測輸出與該第二調整數位取樣，及在該第二中間週期後，直接比較該第二檢測輸出與該第二數位取樣。
  20. 一種資料處理系統，該資料處理系統包含：一資料接收裝置，其中該資料接收裝置由一媒體導出一類比信號，及其中該資料接收裝置更包含：一類比至數位轉換器，其中該類比至數位轉換器可操作以接收該類比信號並在第一取樣瞬間提供對應於該類比信號的一第一數位信號；一資料檢測器，其中該資料檢測器可操作以對該第一數位信號執行一資料檢測程序，以提供一修改資料信號；一誤差決定電路，其中該誤差決定電路可操作以比較該修改資料信號與該第一數位信號的一衍生內容，以決定一第一誤差表示； 一第一回授迴路，其中該第一回授迴路接收該第一誤差表示，並使得該類比至數位轉換器在一第二取樣瞬間提供對應於該類比信號的一第二數位信號，及其中該第二取樣瞬間係被調整以反映該第一誤差表示；及一第二回授迴路，其中該第二回授迴路接收該第一誤差表示並調整該第一數位信號的該衍生內容，使得該誤差決定電路根據至少部份之該第一數位信號的該調整衍生內容來決定一第二誤差表示。
  21. 如申請專利範圍第20項所述之資料處理系統，其中該第二回授迴路包含一內插器、一總和元件及一延遲元件；其中該第一數位信號的該衍生內容對應於在時間上內插的該第一數位信號，以補償在中間週期中之第一誤差表示；其中該總和元件與該延遲元件均接收該第一誤差表示，其中該總和元件可操作以由該第一誤差表示的延遲版本減去該第一誤差表示；及其中該總和元件的該輸出係用以管理為該內插器所內插的該時間量。
  22. 如申請專利範圍第20項所述之資料處理系統，其中該資料接收裝置為一無線接收器，及其中該媒體為一無線傳輸媒體。
  23. 如申請專利範圍第20項所述之資料處理系統，其中該資料處理系統為一硬碟機驅動系統，及其中該媒體為一磁儲存媒體。
  24. 如申請專利範圍第20項所述之資料處理系統，其中該系統係係包括作為由下列所組成之一群組中所選擇之一 電子裝置之部分：一資料儲存裝置及一資料傳輸裝置。
  25. 如申請專利範圍第20項所述之資料處理系統，其中該系統係包括作為一硬碟機驅動之一讀取通道電路。
  26. 如申請專利範圍第20項所述之資料處理系統，其中該系統係被實施以作為一積體電路之部分。
TW097129670A 2008-05-19 2008-08-05 減緩資料檢測回授迴路中之潛時的系統與方法 TWI501157B (zh)

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
PCT/US2008/064121 WO2009142620A1 (en) 2008-05-19 2008-05-19 Systems and methods for mitigating latency in a data detector feedback loop

Publications (2)

Publication Number Publication Date
TW200949703A TW200949703A (en) 2009-12-01
TWI501157B true TWI501157B (zh) 2015-09-21

Family

ID=41340387

Family Applications (1)

Application Number Title Priority Date Filing Date
TW097129670A TWI501157B (zh) 2008-05-19 2008-08-05 減緩資料檢測回授迴路中之潛時的系統與方法

Country Status (7)

Country Link
US (1) US8018360B2 (zh)
EP (1) EP2191569B1 (zh)
JP (1) JP5173021B2 (zh)
KR (1) KR101460835B1 (zh)
CN (1) CN101743690B (zh)
TW (1) TWI501157B (zh)
WO (1) WO2009142620A1 (zh)

Families Citing this family (144)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US8418023B2 (en) 2007-05-01 2013-04-09 The Texas A&M University System Low density parity check decoder for irregular LDPC codes
US8245104B2 (en) 2008-05-02 2012-08-14 Lsi Corporation Systems and methods for queue based data detection and decoding
US20110080211A1 (en) * 2008-11-20 2011-04-07 Shaohua Yang Systems and Methods for Noise Reduced Data Detection
US8352841B2 (en) 2009-06-24 2013-01-08 Lsi Corporation Systems and methods for out of order Y-sample memory management
US8154972B2 (en) * 2009-06-24 2012-04-10 Lsi Corporation Systems and methods for hard disk drive data storage including reduced latency loop recovery
US8266505B2 (en) 2009-08-12 2012-09-11 Lsi Corporation Systems and methods for retimed virtual data processing
US8743936B2 (en) * 2010-01-05 2014-06-03 Lsi Corporation Systems and methods for determining noise components in a signal set
US8161351B2 (en) 2010-03-30 2012-04-17 Lsi Corporation Systems and methods for efficient data storage
US9343082B2 (en) 2010-03-30 2016-05-17 Avago Technologies General Ip (Singapore) Pte. Ltd. Systems and methods for detecting head contact
US8418019B2 (en) 2010-04-19 2013-04-09 Lsi Corporation Systems and methods for dynamic scaling in a data decoding system
US8443249B2 (en) 2010-04-26 2013-05-14 Lsi Corporation Systems and methods for low density parity check data encoding
US8527831B2 (en) 2010-04-26 2013-09-03 Lsi Corporation Systems and methods for low density parity check data decoding
US8381071B1 (en) 2010-05-21 2013-02-19 Lsi Corporation Systems and methods for decoder sharing between data sets
US8381074B1 (en) 2010-05-21 2013-02-19 Lsi Corporation Systems and methods for utilizing a centralized queue based data processing circuit
US8208213B2 (en) 2010-06-02 2012-06-26 Lsi Corporation Systems and methods for hybrid algorithm gain adaptation
US8681439B2 (en) 2010-09-13 2014-03-25 Lsi Corporation Systems and methods for handling sector gaps in inter-track interference compensation
US8295001B2 (en) 2010-09-21 2012-10-23 Lsi Corporation Systems and methods for low latency noise cancellation
US9219469B2 (en) 2010-09-21 2015-12-22 Avago Technologies General Ip (Singapore) Pte. Ltd. Systems and methods for filter constraint estimation
US8443250B2 (en) 2010-10-11 2013-05-14 Lsi Corporation Systems and methods for error correction using irregular low density parity check codes
US8385014B2 (en) 2010-10-11 2013-02-26 Lsi Corporation Systems and methods for identifying potential media failure
US8661071B2 (en) 2010-10-11 2014-02-25 Lsi Corporation Systems and methods for partially conditioned noise predictive equalization
US8560930B2 (en) 2010-10-11 2013-10-15 Lsi Corporation Systems and methods for multi-level quasi-cyclic low density parity check codes
US8750447B2 (en) 2010-11-02 2014-06-10 Lsi Corporation Systems and methods for variable thresholding in a pattern detector
US8667039B2 (en) 2010-11-17 2014-03-04 Lsi Corporation Systems and methods for variance dependent normalization for branch metric calculation
US8566379B2 (en) 2010-11-17 2013-10-22 Lsi Corporation Systems and methods for self tuning target adaptation
US8810940B2 (en) 2011-02-07 2014-08-19 Lsi Corporation Systems and methods for off track error recovery
US8699167B2 (en) 2011-02-16 2014-04-15 Lsi Corporation Systems and methods for data detection using distance based tuning
US8446683B2 (en) 2011-02-22 2013-05-21 Lsi Corporation Systems and methods for data pre-coding calibration
US8854753B2 (en) 2011-03-17 2014-10-07 Lsi Corporation Systems and methods for auto scaling in a data processing system
US8693120B2 (en) 2011-03-17 2014-04-08 Lsi Corporation Systems and methods for sample averaging in data processing
US8670955B2 (en) 2011-04-15 2014-03-11 Lsi Corporation Systems and methods for reliability assisted noise predictive filtering
US8611033B2 (en) 2011-04-15 2013-12-17 Lsi Corporation Systems and methods for selective decoder input data processing
US8887034B2 (en) 2011-04-15 2014-11-11 Lsi Corporation Systems and methods for short media defect detection
US8499231B2 (en) 2011-06-24 2013-07-30 Lsi Corporation Systems and methods for reduced format non-binary decoding
US8566665B2 (en) 2011-06-24 2013-10-22 Lsi Corporation Systems and methods for error correction using low density parity check codes using multiple layer check equations
US8560929B2 (en) 2011-06-24 2013-10-15 Lsi Corporation Systems and methods for non-binary decoding
US8862972B2 (en) 2011-06-29 2014-10-14 Lsi Corporation Low latency multi-detector noise cancellation
US8650451B2 (en) 2011-06-30 2014-02-11 Lsi Corporation Stochastic stream decoding of binary LDPC codes
US8595576B2 (en) 2011-06-30 2013-11-26 Lsi Corporation Systems and methods for evaluating and debugging LDPC iterative decoders
US8508266B2 (en) * 2011-06-30 2013-08-13 Broadcom Corporation Digital phase locked loop circuits with multiple digital feedback loops
US8566666B2 (en) 2011-07-11 2013-10-22 Lsi Corporation Min-sum based non-binary LDPC decoder
US8819527B2 (en) 2011-07-19 2014-08-26 Lsi Corporation Systems and methods for mitigating stubborn errors in a data processing system
US8830613B2 (en) 2011-07-19 2014-09-09 Lsi Corporation Storage media inter-track interference cancellation
US8879182B2 (en) 2011-07-19 2014-11-04 Lsi Corporation Storage media inter-track interference cancellation
US8669891B2 (en) * 2011-07-19 2014-03-11 Lsi Corporation Systems and methods for ADC based timing and gain control
US8539328B2 (en) 2011-08-19 2013-09-17 Lsi Corporation Systems and methods for noise injection driven parameter selection
US8854754B2 (en) 2011-08-19 2014-10-07 Lsi Corporation Systems and methods for local iteration adjustment
US9026572B2 (en) 2011-08-29 2015-05-05 Lsi Corporation Systems and methods for anti-causal noise predictive filtering in a data channel
US8656249B2 (en) 2011-09-07 2014-02-18 Lsi Corporation Multi-level LDPC layer decoder
US8756478B2 (en) 2011-09-07 2014-06-17 Lsi Corporation Multi-level LDPC layer decoder
US8661324B2 (en) 2011-09-08 2014-02-25 Lsi Corporation Systems and methods for non-binary decoding biasing control
US8681441B2 (en) 2011-09-08 2014-03-25 Lsi Corporation Systems and methods for generating predictable degradation bias
US8767333B2 (en) 2011-09-22 2014-07-01 Lsi Corporation Systems and methods for pattern dependent target adaptation
US8850276B2 (en) 2011-09-22 2014-09-30 Lsi Corporation Systems and methods for efficient data shuffling in a data processing system
US8479086B2 (en) 2011-10-03 2013-07-02 Lsi Corporation Systems and methods for efficient parameter modification
US8689062B2 (en) 2011-10-03 2014-04-01 Lsi Corporation Systems and methods for parameter selection using reliability information
US8578241B2 (en) 2011-10-10 2013-11-05 Lsi Corporation Systems and methods for parity sharing data processing
US8862960B2 (en) 2011-10-10 2014-10-14 Lsi Corporation Systems and methods for parity shared data encoding
US8996597B2 (en) 2011-10-12 2015-03-31 Lsi Corporation Nyquist constrained digital finite impulse response filter
DE102011054614A1 (de) * 2011-10-19 2013-04-25 Intel Mobile Communications GmbH Empfängerschaltung und Verfahren zum Betreiben einer Empfängerschaltung
US8788921B2 (en) 2011-10-27 2014-07-22 Lsi Corporation Detector with soft pruning
US8604960B2 (en) 2011-10-28 2013-12-10 Lsi Corporation Oversampled data processing circuit with multiple detectors
US8527858B2 (en) 2011-10-28 2013-09-03 Lsi Corporation Systems and methods for selective decode algorithm modification
US8683309B2 (en) 2011-10-28 2014-03-25 Lsi Corporation Systems and methods for ambiguity based decode algorithm modification
US8443271B1 (en) 2011-10-28 2013-05-14 Lsi Corporation Systems and methods for dual process data decoding
US8751913B2 (en) 2011-11-14 2014-06-10 Lsi Corporation Systems and methods for reduced power multi-layer data decoding
US8531320B2 (en) 2011-11-14 2013-09-10 Lsi Corporation Systems and methods for memory efficient data decoding
US8700981B2 (en) 2011-11-14 2014-04-15 Lsi Corporation Low latency enumeration endec
US8760991B2 (en) 2011-11-14 2014-06-24 Lsi Corporation Systems and methods for post processing gain correction
US8719686B2 (en) 2011-11-22 2014-05-06 Lsi Corporation Probability-based multi-level LDPC decoder
US8631300B2 (en) 2011-12-12 2014-01-14 Lsi Corporation Systems and methods for scalable data processing shut down
US8625221B2 (en) 2011-12-15 2014-01-07 Lsi Corporation Detector pruning control system
US8707123B2 (en) 2011-12-30 2014-04-22 Lsi Corporation Variable barrel shifter
US8819515B2 (en) 2011-12-30 2014-08-26 Lsi Corporation Mixed domain FFT-based non-binary LDPC decoder
US8751889B2 (en) 2012-01-31 2014-06-10 Lsi Corporation Systems and methods for multi-pass alternate decoding
US8850295B2 (en) 2012-02-01 2014-09-30 Lsi Corporation Symbol flipping data processor
US8775896B2 (en) 2012-02-09 2014-07-08 Lsi Corporation Non-binary LDPC decoder with low latency scheduling
US8749907B2 (en) 2012-02-14 2014-06-10 Lsi Corporation Systems and methods for adaptive decoder message scaling
US8782486B2 (en) 2012-03-05 2014-07-15 Lsi Corporation Systems and methods for multi-matrix data processing
US8731115B2 (en) 2012-03-08 2014-05-20 Lsi Corporation Systems and methods for data processing including pre-equalizer noise suppression
US8610608B2 (en) 2012-03-08 2013-12-17 Lsi Corporation Systems and methods for reduced latency loop correction
US8873182B2 (en) 2012-03-09 2014-10-28 Lsi Corporation Multi-path data processing system
US8977937B2 (en) 2012-03-16 2015-03-10 Lsi Corporation Systems and methods for compression driven variable rate decoding in a data processing system
US9043684B2 (en) 2012-03-22 2015-05-26 Lsi Corporation Systems and methods for variable redundancy data protection
US9230596B2 (en) 2012-03-22 2016-01-05 Avago Technologies General Ip (Singapore) Pte. Ltd. Systems and methods for variable rate coding in a data processing system
US8949704B2 (en) * 2012-03-22 2015-02-03 Lsi Corporation Systems and methods for mis-correction correction in a data processing system
US8612826B2 (en) 2012-05-17 2013-12-17 Lsi Corporation Systems and methods for non-binary LDPC encoding
US8880986B2 (en) 2012-05-30 2014-11-04 Lsi Corporation Systems and methods for improved data detection processing
US8654474B2 (en) 2012-06-15 2014-02-18 Lsi Corporation Initialization for decoder-based filter calibration
US8719682B2 (en) 2012-06-15 2014-05-06 Lsi Corporation Adaptive calibration of noise predictive finite impulse response filter
US8819519B2 (en) 2012-06-28 2014-08-26 Lsi Corporation Systems and methods for enhanced accuracy NPML calibration
US8908304B2 (en) 2012-07-17 2014-12-09 Lsi Corporation Systems and methods for channel target based CBD estimation
US8854750B2 (en) 2012-07-30 2014-10-07 Lsi Corporation Saturation-based loop control assistance
US9019647B2 (en) 2012-08-28 2015-04-28 Lsi Corporation Systems and methods for conditional positive feedback data decoding
US8751915B2 (en) 2012-08-28 2014-06-10 Lsi Corporation Systems and methods for selectable positive feedback data processing
US9324372B2 (en) 2012-08-28 2016-04-26 Avago Technologies General Ip (Singapore) Pte. Ltd. Systems and methods for local iteration randomization in a data decoder
US8824076B2 (en) 2012-08-28 2014-09-02 Lsi Corporation Systems and methods for NPML calibration
US8930780B2 (en) 2012-08-28 2015-01-06 Lsi Corporation Systems and methods for non-zero syndrome based processing
US8949702B2 (en) 2012-09-14 2015-02-03 Lsi Corporation Systems and methods for detector side trapping set mitigation
US8634152B1 (en) 2012-10-15 2014-01-21 Lsi Corporation Systems and methods for throughput enhanced data detection in a data processing circuit
US9112531B2 (en) 2012-10-15 2015-08-18 Avago Technologies General Ip (Singapore) Pte. Ltd. Systems and methods for enhanced local iteration randomization in a data decoder
US9048870B2 (en) 2012-11-19 2015-06-02 Lsi Corporation Low density parity check decoder with flexible saturation
US8929009B2 (en) 2012-12-19 2015-01-06 Lsi Corporation Irregular low density parity check decoder with low syndrome error handling
US9130589B2 (en) 2012-12-19 2015-09-08 Avago Technologies General Ip (Singapore) Pte. Ltd. Low density parity check decoder with dynamic scaling
US8773791B1 (en) 2013-01-14 2014-07-08 Lsi Corporation Systems and methods for X-sample based noise cancellation
US9003263B2 (en) 2013-01-15 2015-04-07 Lsi Corporation Encoder and decoder generation by state-splitting of directed graph
US9009557B2 (en) 2013-01-21 2015-04-14 Lsi Corporation Systems and methods for reusing a layered decoder to yield a non-layered result
US8930792B2 (en) 2013-02-14 2015-01-06 Lsi Corporation Systems and methods for distributed low density parity check decoding
US8885276B2 (en) 2013-02-14 2014-11-11 Lsi Corporation Systems and methods for shared layer data decoding
US8861113B2 (en) 2013-02-15 2014-10-14 Lsi Corporation Noise predictive filter adaptation for inter-track interference cancellation
US9214959B2 (en) 2013-02-19 2015-12-15 Avago Technologies General Ip (Singapore) Pte. Ltd. Systems and methods for skip layer data decoding
US9048873B2 (en) 2013-03-13 2015-06-02 Lsi Corporation Systems and methods for multi-stage encoding of concatenated low density parity check codes
US8797668B1 (en) 2013-03-13 2014-08-05 Lsi Corporation Systems and methods for penalty based multi-variant encoding
US8922934B2 (en) 2013-03-15 2014-12-30 Lsi Corporation Systems and methods for transition based equalization
US9048874B2 (en) 2013-03-15 2015-06-02 Lsi Corporation Min-sum based hybrid non-binary low density parity check decoder
US9281843B2 (en) 2013-03-22 2016-03-08 Avago Technologies General Ip (Singapore) Pte. Ltd. Systems and methods for reduced constraint code data processing
US8867154B1 (en) 2013-05-09 2014-10-21 Lsi Corporation Systems and methods for processing data with linear phase noise predictive filter
US9048867B2 (en) 2013-05-21 2015-06-02 Lsi Corporation Shift register-based layered low density parity check decoder
US9274889B2 (en) 2013-05-29 2016-03-01 Avago Technologies General Ip (Singapore) Pte. Ltd. Systems and methods for data processing using global iteration result reuse
CN105393487B (zh) * 2013-06-05 2019-06-18 华为技术有限公司 相干光接收器
US9324363B2 (en) 2013-06-05 2016-04-26 Avago Technologies General Ip (Singapore) Pte. Ltd. Systems and methods for floating variance branch metric calculation
US8959414B2 (en) 2013-06-13 2015-02-17 Lsi Corporation Systems and methods for hybrid layer data decoding
US8917466B1 (en) 2013-07-17 2014-12-23 Lsi Corporation Systems and methods for governing in-flight data sets in a data processing system
US8817404B1 (en) 2013-07-18 2014-08-26 Lsi Corporation Systems and methods for data processing control
US8929010B1 (en) 2013-08-21 2015-01-06 Lsi Corporation Systems and methods for loop pulse estimation
US9196299B2 (en) 2013-08-23 2015-11-24 Avago Technologies General Ip (Singapore) Pte. Ltd. Systems and methods for enhanced data encoding and decoding
US8908307B1 (en) 2013-08-23 2014-12-09 Lsi Corporation Systems and methods for hard disk drive region based data encoding
US9129651B2 (en) 2013-08-30 2015-09-08 Avago Technologies General Ip (Singapore) Pte. Ltd. Array-reader based magnetic recording systems with quadrature amplitude modulation
US9047882B2 (en) 2013-08-30 2015-06-02 Lsi Corporation Systems and methods for multi-level encoding and decoding
US9400797B2 (en) 2013-09-17 2016-07-26 Avago Technologies General Ip (Singapore) Pte. Ltd. Systems and methods for recovered data stitching
CN104518801A (zh) 2013-09-29 2015-04-15 Lsi公司 非二进制的分层低密度奇偶校验解码器
US9219503B2 (en) 2013-10-16 2015-12-22 Avago Technologies General Ip (Singapore) Pte. Ltd. Systems and methods for multi-algorithm concatenation encoding and decoding
US9323606B2 (en) 2013-11-21 2016-04-26 Avago Technologies General Ip (Singapore) Pte. Ltd. Systems and methods for FAID follower decoding
US9129647B2 (en) 2013-12-19 2015-09-08 Avago Technologies General Ip (Singapore) Pte. Ltd. Servo channel with equalizer adaptation
US9130599B2 (en) 2013-12-24 2015-09-08 Avago Technologies General Ip (Singapore) Pte. Ltd. Systems and methods of converting detector output to multi-level soft information
RU2014104571A (ru) 2014-02-10 2015-08-20 ЭлЭсАй Корпорейшн Системы и способы для эффективного с точки зрения площади кодирования данных
US9378765B2 (en) 2014-04-03 2016-06-28 Seagate Technology Llc Systems and methods for differential message scaling in a decoding process
US9214185B1 (en) 2014-06-29 2015-12-15 Avago Technologies General Ip (Singapore) Pte. Ltd. Adaptive filter-based narrowband interference detection, estimation and cancellation
US9935646B2 (en) * 2015-07-17 2018-04-03 Schweitzer Engineering Laboratories, Inc. Systems and methods for identifying a failure in an analog to digital converter
US10020813B1 (en) * 2017-01-09 2018-07-10 Microsoft Technology Licensing, Llc Scaleable DLL clocking system
US10033400B1 (en) 2017-10-18 2018-07-24 Schweitzer Engineering Laboratories, Inc. Analog-to-digital converter verification using quantization noise properties
US9985646B1 (en) 2017-10-18 2018-05-29 Schweitzer Engineering Laboratories, Inc. Analog-to-digital converter verification using quantization noise properties
US10256845B1 (en) 2018-02-26 2019-04-09 International Business Machines Corporation Symbol timing recovery based on speculative tentative symbol decisions
US11469663B2 (en) * 2020-03-06 2022-10-11 Infineon Technologies LLC Dual regulation-loop ramp-controlled DC-DC converter

Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
TW200412745A (en) * 2002-05-03 2004-07-16 Atheros Comm Inc Dual frequency band wireless LAN
US20070286270A1 (en) * 2001-09-05 2007-12-13 Mediatek Inc. Read channel apparatus and method for an optical storage system
US20080049825A1 (en) * 2006-08-25 2008-02-28 Broadcom Corporation Equalizer with reorder

Family Cites Families (65)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS6194415A (ja) * 1984-10-15 1986-05-13 Matsushita Electric Ind Co Ltd 映像信号のデイジタル化装置
JPH0771002B2 (ja) * 1986-04-15 1995-07-31 ソニー株式会社 ビデオ信号のａ／ｄ変換回路
JPH0443721A (ja) * 1990-06-11 1992-02-13 Matsushita Electric Ind Co Ltd ディジタル信号復号装置
US5612964A (en) * 1991-04-08 1997-03-18 Haraszti; Tegze P. High performance, fault tolerant orthogonal shuffle memory and method
CA2067669C (en) * 1991-04-30 1997-10-28 Akihisa Ushirokawa Method and apparatus of estimating data sequence transmitted using viterbi algorithm
US5392299A (en) * 1992-01-15 1995-02-21 E-Systems, Inc. Triple orthogonally interleaed error correction system
US5513192A (en) * 1992-08-28 1996-04-30 Sun Microsystems, Inc. Fault tolerant disk drive system with error detection and correction
JPH07245635A (ja) * 1994-03-04 1995-09-19 Sony Corp 信号点マッピング方法および信号点検出方法
EP0677967A3 (en) * 1994-04-12 1997-07-23 Gold Star Co Viterbi decoder for high-definition television.
US5459679A (en) * 1994-07-18 1995-10-17 Quantum Corporation Real-time DC offset control and associated method
US5898710A (en) * 1995-06-06 1999-04-27 Globespan Technologies, Inc. Implied interleaving, a family of systematic interleavers and deinterleavers
US5701314A (en) * 1995-12-21 1997-12-23 Cirrus Logic, Inc. On-the-fly error correction using thermal asperity erasure pointers from a sampled amplitude read channel in a magnetic disk drive
JPH09232973A (ja) * 1996-02-28 1997-09-05 Sony Corp ビタビ復号器
US6023783A (en) * 1996-05-15 2000-02-08 California Institute Of Technology Hybrid concatenated codes and iterative decoding
US5978414A (en) * 1996-07-03 1999-11-02 Matsushita Electric Industrial Co., Ltd. Transmission rate judging unit
JP4043552B2 (ja) * 1996-07-29 2008-02-06 ブロードコム・コーポレーシヨン サンプリングされた振幅リードチャネル
US5802118A (en) * 1996-07-29 1998-09-01 Cirrus Logic, Inc. Sub-sampled discrete time read channel for computer storage systems
US6377610B1 (en) * 1997-04-25 2002-04-23 Deutsche Telekom Ag Decoding method and decoding device for a CDMA transmission system for demodulating a received signal available in serial code concatenation
US5983383A (en) * 1997-01-17 1999-11-09 Qualcom Incorporated Method and apparatus for transmitting and receiving concatenated code data
US6671404B1 (en) * 1997-02-14 2003-12-30 Hewlett-Packard Development Company, L.P. Method and apparatus for recognizing patterns
US6029264A (en) * 1997-04-28 2000-02-22 The Trustees Of Princeton University System and method for error correcting a received data stream in a concatenated system
KR100484127B1 (ko) * 1997-08-07 2005-06-16 삼성전자주식회사 비터비디코더
US6005897A (en) * 1997-12-16 1999-12-21 Mccallister; Ronald D. Data communication system and method therefor
JP3900637B2 (ja) * 1997-12-19 2007-04-04 ソニー株式会社 ビタビ復号装置
JP2912323B1 (ja) * 1998-01-29 1999-06-28 日本放送協会 デジタルデータの受信装置
KR100277764B1 (ko) * 1998-12-10 2001-01-15 윤종용 통신시스템에서직렬쇄상구조를가지는부호화및복호화장치
US6216251B1 (en) * 1999-04-30 2001-04-10 Motorola Inc On-chip error detection and correction system for an embedded non-volatile memory array and method of operation
GB2350531B (en) * 1999-05-26 2001-07-11 3Com Corp High speed parallel bit error rate tester
US6473878B1 (en) * 1999-05-28 2002-10-29 Lucent Technologies Inc. Serial-concatenated turbo codes
US6266795B1 (en) * 1999-05-28 2001-07-24 Lucent Technologies Inc. Turbo code termination
US6351832B1 (en) * 1999-05-28 2002-02-26 Lucent Technologies Inc. Turbo code symbol interleaver
US6810502B2 (en) * 2000-01-28 2004-10-26 Conexant Systems, Inc. Iteractive decoder employing multiple external code error checks to lower the error floor
JP2001274698A (ja) * 2000-03-24 2001-10-05 Sony Corp 符号化装置、符号化方法及び符号化プログラムが記録された記録媒体、並びに、復号装置、復号方法及び復号プログラムが記録された記録媒体
US7184486B1 (en) * 2000-04-27 2007-02-27 Marvell International Ltd. LDPC encoder and decoder and method thereof
US6816328B2 (en) * 2000-06-20 2004-11-09 Infineon Technologies North America Corp. Pseudo-synchronous interpolated timing recovery for a sampled amplitude read channel
US6757862B1 (en) * 2000-08-21 2004-06-29 Handspring, Inc. Method and apparatus for digital data error correction coding
US6738206B2 (en) * 2000-11-24 2004-05-18 Texas Instruments Incorporated Decision error compensation technique for decision-directed timing recovery loop
US7093179B2 (en) * 2001-03-22 2006-08-15 University Of Florida Method and coding means for error-correction utilizing concatenated parity and turbo codes
US6986098B2 (en) * 2001-11-20 2006-01-10 Lsi Logic Corporation Method of reducing miscorrections in a post-processor using column parity checks
KR100925672B1 (ko) * 2001-11-21 2009-11-10 코닌클리케 필립스 일렉트로닉스 엔.브이. 데이터 전송속도에 비동기적인 샘플링속도에서 동작하는적응형 등화기
EP1518328B1 (en) * 2002-07-03 2007-04-18 The DIRECTV Group, Inc. Encoding of low-density parity check (ldpc) codes using a structured parity check matrix
JP2004080210A (ja) 2002-08-13 2004-03-11 Fujitsu Ltd デジタルフィルタ
US7058873B2 (en) * 2002-11-07 2006-06-06 Carnegie Mellon University Encoding method using a low density parity check code with a column weight of two
US7702986B2 (en) * 2002-11-18 2010-04-20 Qualcomm Incorporated Rate-compatible LDPC codes
US7047474B2 (en) * 2002-12-23 2006-05-16 Do-Jun Rhee Decoding concatenated codes via parity bit recycling
US7372924B1 (en) * 2003-10-22 2008-05-13 Marvell International Limited Method and system to improve decision-driven control loops
EP1528702B1 (en) * 2003-11-03 2008-01-23 Broadcom Corporation FEC (forward error correction) decoding with dynamic parameters
US7233164B2 (en) * 2003-12-17 2007-06-19 Rambus Inc. Offset cancellation in a multi-level signaling system
US7958425B2 (en) * 2004-02-19 2011-06-07 Trelliware Technologies, Inc. Method and apparatus for communications using turbo like codes
US7673213B2 (en) * 2004-02-19 2010-03-02 Trellisware Technologies, Inc. Method and apparatus for communications using improved turbo like codes
KR20070058376A (ko) * 2004-03-25 2007-06-08 옵티크론, 인코포레이티드. 아날로그-디지털 변환기 선형화를 위해 복잡성을 감소시킨비선형 필터들
US7415651B2 (en) * 2004-06-02 2008-08-19 Seagate Technology Data communication system with multi-dimensional error-correction product codes
US7665007B2 (en) * 2004-06-30 2010-02-16 Seagate Technology, Llc Retrial and reread methods and apparatus for recording channels
US7346832B2 (en) * 2004-07-21 2008-03-18 Qualcomm Incorporated LDPC encoding methods and apparatus
CN101128981B (zh) 2004-08-09 2013-03-20 Lg电子株式会社 使用低密度奇偶校验矩阵的编码和解码方法
US7646829B2 (en) * 2004-12-23 2010-01-12 Agere Systems, Inc. Composite data detector and a method for detecting data
US7779325B2 (en) * 2005-01-24 2010-08-17 Agere Systems Inc. Data detection and decoding system and method
US7213767B2 (en) 2005-02-23 2007-05-08 Sdgi Holding, Inc. Sleeve-type RFID tag
US7730384B2 (en) * 2005-02-28 2010-06-01 Agere Systems Inc. Method and apparatus for evaluating performance of a read channel
US7889823B2 (en) * 2005-03-03 2011-02-15 Seagate Technology Llc Timing recovery in a parallel channel communication system
US7587657B2 (en) * 2005-04-29 2009-09-08 Agere Systems Inc. Method and apparatus for iterative error-erasure decoding
US7802172B2 (en) * 2005-06-20 2010-09-21 Stmicroelectronics, Inc. Variable-rate low-density parity check codes with constant blocklength
US20070047635A1 (en) * 2005-08-24 2007-03-01 Stojanovic Vladimir M Signaling system with data correlation detection
US7394608B2 (en) * 2005-08-26 2008-07-01 International Business Machines Corporation Read channel apparatus for asynchronous sampling and synchronous equalization
US7971125B2 (en) * 2007-01-08 2011-06-28 Agere Systems Inc. Systems and methods for prioritizing error correction data

Patent Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20070286270A1 (en) * 2001-09-05 2007-12-13 Mediatek Inc. Read channel apparatus and method for an optical storage system
TW200412745A (en) * 2002-05-03 2004-07-16 Atheros Comm Inc Dual frequency band wireless LAN
US20080049825A1 (en) * 2006-08-25 2008-02-28 Broadcom Corporation Equalizer with reorder

Also Published As

Publication number Publication date
US8018360B2 (en) 2011-09-13
JP5173021B2 (ja) 2013-03-27
KR101460835B1 (ko) 2014-11-11
EP2191569A1 (en) 2010-06-02
CN101743690A (zh) 2010-06-16
JP2011523277A (ja) 2011-08-04
EP2191569B1 (en) 2018-11-21
WO2009142620A1 (en) 2009-11-26
TW200949703A (en) 2009-12-01
KR20110021701A (ko) 2011-03-04
US20100164764A1 (en) 2010-07-01
CN101743690B (zh) 2014-05-28
EP2191569A4 (en) 2014-05-21

Similar Documents

Publication Publication Date Title
TWI501157B (zh) 減緩資料檢測回授迴路中之潛時的系統與方法
US7558177B2 (en) Optical disc playback apparatus
US8320511B2 (en) Cycle slip detection for timing recovery
JP4821264B2 (ja) 同期装置、同期方法及び同期プログラム並びにデータ再生装置
US6963528B2 (en) Digital data reproduction apparatus
CN109891842B (zh) 针对通过串行链路传输的信号的定时恢复的方法、设备及接收机
US7466766B2 (en) Processing servo data having DC level shifts
JP2007087537A (ja) 信号処理装置、信号処理方法、および記憶システム
TWI270053B (en) Regenerated signal processor, and optical disk regenerator equipped with the processor
JP3428376B2 (ja) 自動等化システム
JPH10134513A (ja) 波形等化回路
JP4846626B2 (ja) 信号処理装置
US20070009074A1 (en) Timing recovery apparatus and method with frequency protection
TWI261229B (en) Adaptive equalizer and adaptive equalizing method
US8031573B1 (en) Supplementary timing recovery
US7978792B2 (en) Reproducing apparatus and method, signal processing apparatus and method, and program
JP2009532816A (ja) 最尤系列推定デコーダ
JP2002343022A (ja) 再生装置及び適応等化方法
CN101938327B (zh) 数字解调装置
US8441910B1 (en) System and method of adjusting gain and offset loops in data storage system
WO2010037642A1 (en) Signal level recovery for partial response channels
JP2002343021A (ja) 再生装置及び等化パラメータの設定方法
JP2018520590A (ja) 高速インターリーブアレイの較正

Legal Events

Date Code Title Description
MM4A Annulment or lapse of patent due to non-payment of fees