CN101938327B - 数字解调装置 - Google Patents

Abstract

本发明揭示一种数字解调装置，包括一数值控制振荡器、一均衡器单元、一译码器和一时序误差检测器。数值控制振荡器根据一输入序列信号和一时序误差序列信号产生一第一序列信号。均衡器单元将第一序列信号进行均衡的处理以产生一均衡序列信号。译码器将均衡序列信号译码以产生一输出序列信号。时序误差检测器根据第一序列信号，以及均衡序列信号和输出序列信号两者的其中之一，来产生时序误差序列信号。

Description

数字解调装置

技术领域

本发明涉及一种应用于时序误差检测的数字解调装置，特别是涉及一种应用于判断导向(decision-oriented)的时序误差检测的数字解调装置，其有能力计算出具有高精确性的时序误差序列信号。

背景技术

判断导向的时序误差检测(例如缪勒和穆勒(Mueller and Muller)时序误差检测)需要一已知的传送序列信号来估计所接收的输入序列信号的时序误差值。传统上，该传送序列信号是由一均衡器所决定并提供，这在一个多重通道或低信噪比(Signal-Noise Ratio，SNR)的环境中会产生高的错误率。如此一来，所估计/计算的时序误差值将会是不准确的。

发明内容

基于以上的考虑，需要一种可计算更精确的时序误差值的数字解调装置。

有鉴于此，本发明揭示一种数字解调装置，包括一数值控制振荡器、一均衡器单元、一译码器和一时序误差检测器。数值控制振荡器根据一输入序列信号和一时序误差序列信号产生一第一序列信号。均衡器单元将第一序列信号进行均衡的处理以产生一均衡序列信号。译码器将均衡序列信号译码以产生一输出序列信号。时序误差检测器根据第一序列信号，以及均衡序列信号和输出序列信号两者的其中之一，来产生时序误差序列信号。

此外，本发明还揭示一种数字解调装置，包括一数值控制振荡器、一均衡器单元、一译码器和一时序误差检测器。其中，均衡器单元包括一均衡器和一判断器。数值控制振荡器根据一输入序列信号和一时序误差序列信号产生一第一序列信号。均衡器根据一判断序列信号将第一序列信号进行均衡的处理，以产生一均衡序列信号。判断器根据一参考信号对均衡序列信号进行判断的处理，以产生判断序列信号。译码器将均衡序列信号译码，并于译码的期间产生一输出序列信号和参考信号。时序误差检测器根据第一序列信号，以及判断序列信号、均衡序列信号和输出序列信号三者的其中之一，来产生时序误差序列信号。

附图说明

图1显示根据本发明一实施例所述的数字解调装置的方块图；以及

图2显示根据本发明另一实施例所述的数字解调装置的方块图。

附图符号说明

10～数值控制振荡器

20～缓冲器

30～均衡器单元

40～译码器

50～时序误差检测器

100、200～数字解调装置

311～均衡器

312～判断器

具体实施方式

为使本发明的上述目的、特征和优点能更明显易懂，下文特举较佳实施例，并结合附图详细说明如下：

图1显示根据本发明一实施例所述的数字解调装置的方块图。用于时序误差检测的数字解调装置100包括一数值控制振荡器(NumericallyControlled Oscillator，NCO)10、一缓冲器(buffer)20、一均衡器单元(equalizerunit)30、一译码器(decoder)40以及一时序误差检测器(timing error detector)50。NCO 10接收一输入序列信号In，并产生一第一序列信号x(n)。其中，NCO 10的第一序列信号x(n)送至缓冲器20和均衡器单元30。缓冲器20用以当成第一序列信号x(n)的延迟补偿功能，并输出补偿的第一序列信号y(n)至时序误差检测器50。均衡器单元30可纯粹包括一均衡器(图未显示)，用以去除输入序列信号In于信道传输中所产生的通道效应，并输出一均衡序列信号至译码器40。译码器40对均衡序列信号执行硬式判断(hard decision)的处理，以产生一输出序列信号a(n)给时序误差检测器50。根据缓冲器20所提供的补偿第一序列信号y(n)和译码器40所提供的输出序列信号a(n)，时序误差检测器50可估计/计算出一时序误差序列信号e(n)，并提供给NCO10来调整其所输出的第一序列信号x(n)。值得注意的是，时序误差检测器50亦可根据缓冲器20所提供的补偿第一序列信号y(n)和均衡器单元30所提供的均衡序列信号，来估计/计算时序误差序列信号e(n)并提供给NCO 10来调整其所输出的第一序列信号x(n)。译码器40可以是一维特比(Viterbi)译码器，但并不限定于此。时序误差序列信号e(n)可根据以下公式来计算：

e(n)＝a(n-1)*y(n)-a(n)*y(n-1)    (A)

其中，变量a(n-1)代表较目前输出序列信号a(n)更早的先前输出序列信号，变量y(n-1)亦是同理。

在此实施例中，与均衡器单元30所输出的均衡序列信号相比，译码器40提供了更为精确的输出序列信号a(n)。也就是如此，使得时序误差检测器50有能力估计/计算出精确度较高的时序误差序列信号e(n)。

图2显示根据本发明另一实施例所述的用于时序误差检测的数字解调装置的方块图。与前一实施例相似，数字解调装置200包括一NCO 10、一缓冲器20、一均衡器单元30、一译码器40以及一时序误差检测器50。与上一实施例中均衡器单元30纯粹包括一均衡器不同，本实施例中的均衡器单元31除了包括一均衡器311，还包括了一判断器(slicer)312。译码器40从均衡器311接收一均衡序列信号、对该均衡序列信号译码，并于译码过程中产生路径度量和交织码(path metric和trellis-coded)调制讯息(参考信号)。所产生的路径度量和交织码调制讯息中的至少一个送回至判断器312。借着这些回授回来的信息，判断器312可动态调整其决策边界(decisionboundary)(亦称为预测判断器(predictive slicer))并产生一判断序列信号a’(n)。判断序列信号a’(n)被提供回均衡器311和时序误差检测器50。均衡器311根据回授回来的判断序列信号a’(n)调整其输出的均衡序列信号。与公式(A)类似，本实施例中的时序误差序列信号e’(n)可如以下公式计算：

e’(n)＝a’(n-1)*y(n)-a’(n)*y(n-1)    (B)

其中，变量a’(n-1)代表较目前判断序列信号a’(n)更早的先前判断序列信号，变量y(n-1)亦是同理。在本实施例中，根据缓冲器20所提供的补偿第一序列信号y(n)和判断器312所提供的更精确的判断序列信号a’(n)，时序误差检测器50可估计/计算出更精确的时序误差序列信号e’(n)。与前一个实施例相比，判断序列信号a’(n)是译码器40于输出序列信号a(n)产生的期间由判断器312所产生，因此，本实施例可比前一实施例更早一步提供时序误差值给时序误差检测器50，进而加快了数字解调装置200的处理速度。值得注意的是，时序误差检测器50亦可根据补偿第一序列信号y(n)，以及输出序列信号a(n)和均衡序列信号两者的其中之一来估计/计算时序误差序列信号e’(n)。

本发明虽以较佳实施例揭示如上，然其并非用以限定本发明的范围，本领域的技术人员在不脱离本发明的精神和范围的前提下可做若干的更动与润饰，因此本发明的保护范围以本发明的权利要求为准。

Claims (8)

1.一种数字解调装置，包括：

一数值控制振荡器，根据一输入序列信号和一时序误差序列信号产生一第一序列信号；

一均衡器单元，将上述第一序列信号进行均衡的处理以产生一均衡序列信号；

一译码器，将上述均衡序列信号译码以产生一输出序列信号；

一缓冲器，对上述第一序列信号进行缓冲的处理以产生一补偿第一序列信号；以及

一时序误差检测器，根据上述补偿第一序列信号，以及上述均衡序列信号和上述输出序列信号两者的其中之一，来产生上述时序误差序列信号。

2.如权利要求1所述的数字解调装置，其中上述译码器是一维特比译码器。

3.如权利要求1所述的数字解调装置，其中上述时序误差检测器还根据一先前补偿第一序列信号，以及一先前均衡序列信号和一先前输出序列信号两者的其中之一，来产生上述时序误差序列信号。

4.一种数字解调装置，包括：

一数值控制振荡器，根据一输入序列信号和一时序误差序列信号产生一第一序列信号；

一均衡器单元，包括：

一均衡器，根据一判断序列信号将上述第一序列信号进行均衡的处理，以产生一均衡序列信号；以及

一判断器，根据一参考信号对上述均衡序列信号进行判断的处理，以产生上述判断序列信号；

一译码器，将上述均衡序列信号译码，并于译码的期间产生一输出序列信号和上述参考信号；

一缓冲器，对上述第一序列信号进行缓冲的处理以产生一补偿第一序列信号；以及

一时序误差检测器，根据上述补偿第一序列信号，以及上述判断序列信号、上述均衡序列信号和上述输出序列信号三者的其中之一，来产生上述时序误差序列信号。

5.如权利要求4所述的数字解调装置，其中上述译码器是一维特比译码器。

6.如权利要求4所述的数字解调装置，其中上述参考信号包括路径度量和交织码调制讯息。

7.如权利要求4所述的数字解调装置，其中上述判断器还根据上述参考信号改变其决策边界。

8.如权利要求4所述的数字解调装置，其中上述时序误差检测器还根据一先前补偿第一序列信号，以及一先前判断序列信号、一先前均衡序列信号和一先前输出序列信号三者的其中之一，来产生上述时序误差序列信号。

Images