JP4959704B2 - 非同期サンプリングおよび同期等化の読み出しチャネル装置 - Google Patents
非同期サンプリングおよび同期等化の読み出しチャネル装置 Download PDFInfo
- Publication number
- JP4959704B2 JP4959704B2 JP2008527407A JP2008527407A JP4959704B2 JP 4959704 B2 JP4959704 B2 JP 4959704B2 JP 2008527407 A JP2008527407 A JP 2008527407A JP 2008527407 A JP2008527407 A JP 2008527407A JP 4959704 B2 JP4959704 B2 JP 4959704B2
- Authority
- JP
- Japan
- Prior art keywords
- rate
- interconnected
- sequence detector
- equalizer
- signal
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
Images
Classifications
-
- G—PHYSICS
- G11—INFORMATION STORAGE
- G11B—INFORMATION STORAGE BASED ON RELATIVE MOVEMENT BETWEEN RECORD CARRIER AND TRANSDUCER
- G11B20/00—Signal processing not specific to the method of recording or reproducing; Circuits therefor
- G11B20/10—Digital recording or reproducing
- G11B20/10009—Improvement or modification of read or write signals
-
- G—PHYSICS
- G11—INFORMATION STORAGE
- G11B—INFORMATION STORAGE BASED ON RELATIVE MOVEMENT BETWEEN RECORD CARRIER AND TRANSDUCER
- G11B5/00—Recording by magnetisation or demagnetisation of a record carrier; Reproducing by magnetic means; Record carriers therefor
- G11B5/02—Recording, reproducing, or erasing methods; Read, write or erase circuits therefor
- G11B5/09—Digital recording
-
- G—PHYSICS
- G11—INFORMATION STORAGE
- G11B—INFORMATION STORAGE BASED ON RELATIVE MOVEMENT BETWEEN RECORD CARRIER AND TRANSDUCER
- G11B20/00—Signal processing not specific to the method of recording or reproducing; Circuits therefor
- G11B20/10—Digital recording or reproducing
- G11B20/10009—Improvement or modification of read or write signals
- G11B20/10018—Improvement or modification of read or write signals analog processing for digital recording or reproduction
- G11B20/10027—Improvement or modification of read or write signals analog processing for digital recording or reproduction adjusting the signal strength during recording or reproduction, e.g. variable gain amplifiers
-
- G—PHYSICS
- G11—INFORMATION STORAGE
- G11B—INFORMATION STORAGE BASED ON RELATIVE MOVEMENT BETWEEN RECORD CARRIER AND TRANSDUCER
- G11B20/00—Signal processing not specific to the method of recording or reproducing; Circuits therefor
- G11B20/10—Digital recording or reproducing
- G11B20/10009—Improvement or modification of read or write signals
- G11B20/10046—Improvement or modification of read or write signals filtering or equalising, e.g. setting the tap weights of an FIR filter
-
- G—PHYSICS
- G11—INFORMATION STORAGE
- G11B—INFORMATION STORAGE BASED ON RELATIVE MOVEMENT BETWEEN RECORD CARRIER AND TRANSDUCER
- G11B20/00—Signal processing not specific to the method of recording or reproducing; Circuits therefor
- G11B20/10—Digital recording or reproducing
- G11B20/10009—Improvement or modification of read or write signals
- G11B20/10046—Improvement or modification of read or write signals filtering or equalising, e.g. setting the tap weights of an FIR filter
- G11B20/10055—Improvement or modification of read or write signals filtering or equalising, e.g. setting the tap weights of an FIR filter using partial response filtering when writing the signal to the medium or reading it therefrom
-
- G—PHYSICS
- G11—INFORMATION STORAGE
- G11B—INFORMATION STORAGE BASED ON RELATIVE MOVEMENT BETWEEN RECORD CARRIER AND TRANSDUCER
- G11B20/00—Signal processing not specific to the method of recording or reproducing; Circuits therefor
- G11B20/10—Digital recording or reproducing
- G11B20/14—Digital recording or reproducing using self-clocking codes
-
- H—ELECTRICITY
- H04—ELECTRIC COMMUNICATION TECHNIQUE
- H04N—PICTORIAL COMMUNICATION, e.g. TELEVISION
- H04N5/00—Details of television systems
- H04N5/44—Receiver circuitry for the reception of television signals according to analogue transmission standards
- H04N5/52—Automatic gain control
Landscapes
- Engineering & Computer Science (AREA)
- Signal Processing (AREA)
- Multimedia (AREA)
- Signal Processing For Digital Recording And Reproducing (AREA)
Description
Claims (21)
- アナログ/デジタル変換器、前記アナログ/デジタル変換器に相互接続されるアップサンプラと、前記アップサンプラに相互接続される補間器、前記補間器に相互接続される分数間隔等化器、前記分数間隔等化器に相互接続される利得制御モジュール、前記利得制御モジュールに相互接続されるシーケンス検出器、並びに、前記シーケンス検出器及び前記補間器に相互接続されるタイミング制御回路を備える読み出しチャネルを使用して、データ記憶媒体にエンコードされた情報を読み出す方法であって、
データ記憶媒体に書き込まれたデータトラックを読み出して、アナログ信号を形成するステップであって、前記データトラックは第1のレートでエンコードされた情報を含む、前記形成するステップと、
前記アナログ信号を固定サンプリングレートで非同期サンプリングして、サンプリング信号を形成するステップと、
アップサンプリングレートで非同期領域においてアップサンプリングするステップであって、前記アップサンプリングレートは前記第1のレートよりも大きい、前記アップサンプリングするステップと、
補間されたサンプルを形成するステップと、
前記補間されたサンプルを前記分数間隔等化器に補間レートで提供するステップであって、前記補間レートは前記第1のレートよりも大きい、前記提供するステップと、
等化された同期サンプルを等化レートで形成するステップであって、前記等化レートは前記補間レートよりも小さい、前記形成するステップと、
前記等化されたサンプルの利得を調整するステップと、
タイミング信号を生成するステップと、
前記タイミング信号を前記補間器に提供するステップと、
等化器誤差信号を生成するステップと、
前記等化器誤差信号を前記分数間隔等化器に提供するステップと、
利得調整され、等化された同期サンプルを使用して、最尤シーケンス推定を表すデータシンボルを検出するステップと、
前記シーケンス検出器からの判断により形成される信号推定を生成するステップと
を含み、
前記等化器誤差信号を生成するステップは、利得制御前に、前記信号推定と遅延等化信号との差を含む等化器誤差信号を生成することをさらに含む、前記方法。 - 遅延利得調整信号と前記信号推定との差を含む利得制御誤差信号を生成するステップと、
前記利得制御誤差信号を前記利得制御モジュールに提供するステップと
をさらに含み、
前記等化器誤差信号を生成するステップ及び前記利得制御誤差信号を生成するステップは切り離される、請求項1に記載の方法。 - 前記シーケンス検出器がターゲットを含むシーケンス検出器であり、前記方法は、
調整されたターゲットを生成するステップと、
前記調整されたターゲットを前記シーケンス検出器に提供するステップと、
前記ターゲットを前記調整されたターゲットに設定するステップと
をさらに含む、請求項1に記載の方法。 - 前記シーケンス検出器が部分応答最尤シーケンス検出器を含み、
前記検出するステップは、前記部分応答最尤シーケンス検出器を使用して最尤シーケンス推定を表すデータシンボルを検出することをさらに含む、請求項1に記載の方法。 - 前記シーケンス検出器がノイズ予測最尤シーケンス検出器を含み、
前記検出するステップは、前記ノイズ予測最尤シーケンス検出器を使用して最尤シーケンス推定を表すデータシンボルを検出することをさらに含む、請求項1に記載の方法。 - 前記ノイズ予測最尤シーケンス検出器は、ブランチメトリック計算アルゴリズム及び複数の予測フィルタを備えており、前記予測フィルタは前記ブランチメトリック計算アルゴリズム内に埋め込まれており、前記アルゴリズムの各遷移に前記複数の予測フィルタのうちの異なる1つが関連付けられている、請求項5に記載の方法。
- プログラマブルコンピュータプロセッサと共に使用可能であり、アナログ/デジタル変換器、前記アナログ/デジタル変換器に相互接続されるアップサンプラと、前記アップサンプラに相互接続される補間器、前記補間器に相互接続される分数間隔等化器、前記分数間隔等化器に相互接続される利得制御モジュール、前記利得制御モジュールに相互接続されるシーケンス検出器、並びに、前記シーケンス検出及び前記補間器に相互接続されるタイミング制御回路を備える読み出しチャネルを使用してデータ記憶媒体にエンコードされた情報を読み取らせるコンピュータプログラムであって、コンピュータに、請求項1〜6のいずれか一項に記載の方法の各ステップを実行させる、前記コンピュータプログラム。
- アナログ/デジタル変換器、前記アナログ/デジタル変換器に相互接続されているアップサンプラと、前記アップサンプラに相互接続されている補間器、前記補間器に相互接続されている分数間隔等化器、前記分数間隔等化器に相互接続されている利得制御モジュール、前記利得制御モジュールに相互接続されているシーケンス検出器、並びに、前記シーケンス検出器及び前記補間器に相互接続されているタイミング制御回路を備える読み出しチャネルを備えるデータ記憶装置であって、当該記憶装置に配置されるプロセッサにより、請求項1〜6のいずれか一項に記載の方法の各ステップが実行される、前記データ記憶装置。
- 前記非同期アナログ/デジタル変換器が、第1のレートよりも高いレートでデータトラックを読み出すことにより形成されるアナログ信号を非同期サンプリングする、請求項8に記載のデータ記憶装置。
- 前記補間器は、補間されたサンプルを該分数間隔等化器に補間レートで提供する、請求項8に記載のデータ記憶装置。
- 前記分数間隔等化器は、等化レートで等化された同期サンプルを形成する、請求項8に記載のデータ記憶装置。
- 前記アップサンプラは、前記第1のレートよりも大きなレートで前記アナログ信号を非同期領域においてオーバーサンプリングする、請求項8に記載のデータ記憶装置。
- 読み出しチャネルであって、
第1のレートよりも高いレートでデータトラックを読み出すことにより形成されるアナログ信号を非同期サンプリングする非同期アナログ/デジタル変換器であって、前記データトラックは第1のレートでデータ記憶媒体に書き込まれた、前記非同期アナログ/デジタル変換器と、
前記アナログ/デジタル変換器に相互接続されているアップサンプラであって、前記第1のレートよりも大きなレートで前記サンプリングされた信号を非同期領域においてオーバーサンプリングすることによってアップサンプルされた信号を生成する、前記アップサンプラと、
前記アップサンプラに相互接続されている補間器であって、タイミング制御モジュールからのタイミング信号を受信する、前記補間器と、
前記補間器に相互接続されている分数間隔等化器であって、前記補間器は補間されたサンプルを前記分数間隔等化器に補間レートで提供し、前記分数間隔等化器は等化レートで等化された同期サンプルを形成し、前記補間レートは前記等化レート以上であり、前記補間レートは前記第1のレートよりも高く、等化適応ループからの等化器誤差信号を受信する、前記分数間隔等化器と、
前記分数間隔等化器に相互接続されている利得制御モジュールと、
前記利得制御モジュールに相互接続されているシーケンス検出器であって、前記シーケンス検出器からの判断により形成される信号推定を生成する、前記シーケンス検出器と、
前記シーケンス検出器及び前記補間器に相互接続されているタイミング制御回路を含む第1のフィードバック回路と
を備えており、前記等化器誤差信号は、前記信号推定と遅延等化信号との差を含み、等化器誤差信号は、利得制御前に生成される、前記読み出しチャネル。 - 前記シーケンス検出器及び前記分数間隔等化器に相互接続されている最小平均二乗更新回路を含む第2のフィードバック回路をさらに備えている、請求項13に記載の読み出しチャネル。
- 前記シーケンス検出器及び前記利得制御モジュールに相互接続される第3のフィードバック回路をさらに備えている、請求項13に記載の読み出しチャネル。
- 前記第2のフィードバック回路は前記第3のフィードバック回路から切り離されている、請求項15に記載の読み出しチャネル。
- 前記シーケンス検出器は部分応答最尤シーケンス検出器を備えている、請求項13〜15のいずれか一項に記載の読み出しチャネル。
- 前記シーケンス検出器はノイズ予測最尤シーケンス検出器を備えている、請求項13〜15のいずれか一項に記載の読み出しチャネル。
- 前記ノイズ予測最尤シーケンス検出器は、ブランチメトリック計算アルゴリズム及び複数の予測フィルタを備えており、前記予測フィルタは前記ブランチメトリック計算アルゴリズム内に埋め込まれており、前記アルゴリズムの各遷移に前記複数の予測フィルタのうちの異なる1つが関連付けられている、請求項18に記載の読み出しチャネル。
- 前記利得制御モジュールが、等化された同期サンプルの利得を調製することによって利得調整された等化サンプルを生成する、請求項13に記載の読み出しチャネル。
- 前記シーケンス検出器が、前記受信した利得調整された等化された同期サンプルから得られた最尤シーケンスの生き残ったシーケンスに沿ったデータ判断に基づいてデータシンボル及び信号推定を生成する、請求項20に記載の読み出しチャネル。
Applications Claiming Priority (3)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
US11/213,127 US7394608B2 (en) | 2005-08-26 | 2005-08-26 | Read channel apparatus for asynchronous sampling and synchronous equalization |
US11/213,127 | 2005-08-26 | ||
PCT/EP2006/063793 WO2007023012A1 (en) | 2005-08-26 | 2006-07-03 | Read channel apparatus for asynchronous oversampling, synchronous fractionally spaced equalization and digital gain control |
Publications (3)
Publication Number | Publication Date |
---|---|
JP2009506469A JP2009506469A (ja) | 2009-02-12 |
JP2009506469A5 JP2009506469A5 (ja) | 2009-04-02 |
JP4959704B2 true JP4959704B2 (ja) | 2012-06-27 |
Family
ID=37307226
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2008527407A Expired - Fee Related JP4959704B2 (ja) | 2005-08-26 | 2006-07-03 | 非同期サンプリングおよび同期等化の読み出しチャネル装置 |
Country Status (8)
Country | Link |
---|---|
US (2) | US7394608B2 (ja) |
EP (1) | EP1917662B1 (ja) |
JP (1) | JP4959704B2 (ja) |
KR (1) | KR100968336B1 (ja) |
CN (1) | CN101248493A (ja) |
AT (1) | ATE442651T1 (ja) |
DE (1) | DE602006009123D1 (ja) |
WO (1) | WO2007023012A1 (ja) |
Families Citing this family (78)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US7522367B2 (en) * | 2005-11-23 | 2009-04-21 | International Business Machines Corporation | Asynchronous read channel shaped toward generalized partial response characteristics |
US7953187B2 (en) * | 2006-06-21 | 2011-05-31 | Forte Design Systems Limited | Likelihood detector apparatus and method |
US7738201B2 (en) * | 2006-08-18 | 2010-06-15 | Seagate Technology Llc | Read error recovery using soft information |
TWI351204B (en) * | 2007-10-29 | 2011-10-21 | Realtek Semiconductor Corp | Network apparatus and network signal processing method |
TWI407744B (zh) * | 2008-02-04 | 2013-09-01 | Realtek Semiconductor Corp | 網路信號處理裝置 |
US8245104B2 (en) | 2008-05-02 | 2012-08-14 | Lsi Corporation | Systems and methods for queue based data detection and decoding |
WO2009142620A1 (en) * | 2008-05-19 | 2009-11-26 | Agere Systems Inc. | Systems and methods for mitigating latency in a data detector feedback loop |
US8949701B2 (en) | 2008-09-23 | 2015-02-03 | Agere Systems Inc. | Systems and methods for low latency media defect detection |
KR20110086504A (ko) * | 2008-11-20 | 2011-07-28 | 엘에스아이 코포레이션 | 노이즈 감소 데이터 프로세싱 회로, 노이즈 감소 데이터 프로세싱 회로를 위한 시스템 및 방법 |
US8266505B2 (en) | 2009-08-12 | 2012-09-11 | Lsi Corporation | Systems and methods for retimed virtual data processing |
CN102668399B (zh) * | 2009-11-26 | 2015-05-27 | 飞思卡尔半导体公司 | 用于均衡信号的接收器和方法 |
US8379498B2 (en) | 2010-09-13 | 2013-02-19 | Lsi Corporation | Systems and methods for track to track phase alignment |
US8661071B2 (en) | 2010-10-11 | 2014-02-25 | Lsi Corporation | Systems and methods for partially conditioned noise predictive equalization |
US8385014B2 (en) | 2010-10-11 | 2013-02-26 | Lsi Corporation | Systems and methods for identifying potential media failure |
US8560930B2 (en) | 2010-10-11 | 2013-10-15 | Lsi Corporation | Systems and methods for multi-level quasi-cyclic low density parity check codes |
US8566379B2 (en) | 2010-11-17 | 2013-10-22 | Lsi Corporation | Systems and methods for self tuning target adaptation |
US8810940B2 (en) | 2011-02-07 | 2014-08-19 | Lsi Corporation | Systems and methods for off track error recovery |
US8699167B2 (en) | 2011-02-16 | 2014-04-15 | Lsi Corporation | Systems and methods for data detection using distance based tuning |
US8446683B2 (en) | 2011-02-22 | 2013-05-21 | Lsi Corporation | Systems and methods for data pre-coding calibration |
WO2012122237A2 (en) * | 2011-03-07 | 2012-09-13 | Acacia Communications Incorporated | Turn-up and long term operation of adaptive equalizer in optical |
US8854753B2 (en) | 2011-03-17 | 2014-10-07 | Lsi Corporation | Systems and methods for auto scaling in a data processing system |
US8693120B2 (en) | 2011-03-17 | 2014-04-08 | Lsi Corporation | Systems and methods for sample averaging in data processing |
US8670955B2 (en) | 2011-04-15 | 2014-03-11 | Lsi Corporation | Systems and methods for reliability assisted noise predictive filtering |
US8887034B2 (en) | 2011-04-15 | 2014-11-11 | Lsi Corporation | Systems and methods for short media defect detection |
US8611033B2 (en) | 2011-04-15 | 2013-12-17 | Lsi Corporation | Systems and methods for selective decoder input data processing |
US8565047B2 (en) | 2011-04-28 | 2013-10-22 | Lsi Corporation | Systems and methods for data write loopback based timing control |
US8566665B2 (en) | 2011-06-24 | 2013-10-22 | Lsi Corporation | Systems and methods for error correction using low density parity check codes using multiple layer check equations |
US8560929B2 (en) | 2011-06-24 | 2013-10-15 | Lsi Corporation | Systems and methods for non-binary decoding |
US8499231B2 (en) | 2011-06-24 | 2013-07-30 | Lsi Corporation | Systems and methods for reduced format non-binary decoding |
US8879182B2 (en) | 2011-07-19 | 2014-11-04 | Lsi Corporation | Storage media inter-track interference cancellation |
US8819527B2 (en) | 2011-07-19 | 2014-08-26 | Lsi Corporation | Systems and methods for mitigating stubborn errors in a data processing system |
US8830613B2 (en) | 2011-07-19 | 2014-09-09 | Lsi Corporation | Storage media inter-track interference cancellation |
US8539328B2 (en) | 2011-08-19 | 2013-09-17 | Lsi Corporation | Systems and methods for noise injection driven parameter selection |
US8854754B2 (en) | 2011-08-19 | 2014-10-07 | Lsi Corporation | Systems and methods for local iteration adjustment |
US9026572B2 (en) | 2011-08-29 | 2015-05-05 | Lsi Corporation | Systems and methods for anti-causal noise predictive filtering in a data channel |
US8661324B2 (en) | 2011-09-08 | 2014-02-25 | Lsi Corporation | Systems and methods for non-binary decoding biasing control |
US8681441B2 (en) | 2011-09-08 | 2014-03-25 | Lsi Corporation | Systems and methods for generating predictable degradation bias |
US8850276B2 (en) | 2011-09-22 | 2014-09-30 | Lsi Corporation | Systems and methods for efficient data shuffling in a data processing system |
US8767333B2 (en) | 2011-09-22 | 2014-07-01 | Lsi Corporation | Systems and methods for pattern dependent target adaptation |
US8479086B2 (en) | 2011-10-03 | 2013-07-02 | Lsi Corporation | Systems and methods for efficient parameter modification |
US8689062B2 (en) | 2011-10-03 | 2014-04-01 | Lsi Corporation | Systems and methods for parameter selection using reliability information |
US8578241B2 (en) | 2011-10-10 | 2013-11-05 | Lsi Corporation | Systems and methods for parity sharing data processing |
US8862960B2 (en) | 2011-10-10 | 2014-10-14 | Lsi Corporation | Systems and methods for parity shared data encoding |
US8527858B2 (en) | 2011-10-28 | 2013-09-03 | Lsi Corporation | Systems and methods for selective decode algorithm modification |
US8683309B2 (en) | 2011-10-28 | 2014-03-25 | Lsi Corporation | Systems and methods for ambiguity based decode algorithm modification |
US8443271B1 (en) | 2011-10-28 | 2013-05-14 | Lsi Corporation | Systems and methods for dual process data decoding |
US8531320B2 (en) | 2011-11-14 | 2013-09-10 | Lsi Corporation | Systems and methods for memory efficient data decoding |
US8751913B2 (en) | 2011-11-14 | 2014-06-10 | Lsi Corporation | Systems and methods for reduced power multi-layer data decoding |
US8773811B2 (en) | 2011-12-12 | 2014-07-08 | Lsi Corporation | Systems and methods for zone servo timing gain recovery |
US8625216B2 (en) | 2012-06-07 | 2014-01-07 | Lsi Corporation | Servo zone detector |
US8681444B2 (en) | 2012-06-07 | 2014-03-25 | Lsi Corporation | Multi-zone servo processor |
US8681889B2 (en) | 2012-06-20 | 2014-03-25 | MagnaCom Ltd. | Multi-mode orthogonal frequency division multiplexing receiver for highly-spectrally-efficient communications |
US8571146B1 (en) | 2012-06-20 | 2013-10-29 | MagnaCom Ltd. | Method and system for corrupt symbol handling for providing high reliability sequences |
US8564897B1 (en) | 2012-06-21 | 2013-10-22 | Lsi Corporation | Systems and methods for enhanced sync mark detection |
US8687310B1 (en) * | 2012-11-28 | 2014-04-01 | Lsi Corporation | Iterative decoding using adaptive feedback |
US9019641B2 (en) | 2012-12-13 | 2015-04-28 | Lsi Corporation | Systems and methods for adaptive threshold pattern detection |
US9053217B2 (en) | 2013-02-17 | 2015-06-09 | Lsi Corporation | Ratio-adjustable sync mark detection system |
US9196297B2 (en) | 2013-03-14 | 2015-11-24 | Avago Technologies General Ip (Singapore) Pte. Ltd. | Systems and methods for enhanced sync mark mis-detection protection |
US9214187B2 (en) | 2013-05-31 | 2015-12-15 | International Business Machines Corporation | Cycle-slip resilient iterative data storage read channel architecture |
US8988798B2 (en) | 2013-05-31 | 2015-03-24 | International Business Machines Corporation | Iterative data storage read channel architecture |
US8964321B2 (en) | 2013-05-31 | 2015-02-24 | International Business Machines Corporation | Iterative data storage read channel architecture having dropout mitigation |
US9275655B2 (en) | 2013-06-11 | 2016-03-01 | Avago Technologies General Ip (Singapore) Pte. Ltd. | Timing error detector with diversity loop detector decision feedback |
US10152999B2 (en) | 2013-07-03 | 2018-12-11 | Avago Technologies International Sales Pte. Limited | Systems and methods for correlation based data alignment |
US9129650B2 (en) | 2013-07-25 | 2015-09-08 | Avago Technologies General Ip (Singapore) Pte. Ltd. | Array-reader based magnetic recording systems with frequency division multiplexing |
US9129646B2 (en) | 2013-09-07 | 2015-09-08 | Avago Technologies General Ip (Singapore) Pte. Ltd. | Array-reader based magnetic recording systems with mixed synchronization |
US9118519B2 (en) * | 2013-11-01 | 2015-08-25 | MagnaCom Ltd. | Reception of inter-symbol-correlated signals using symbol-by-symbol soft-output demodulator |
US9323625B2 (en) | 2013-11-12 | 2016-04-26 | Avago Technologies General Ip (Singapore) Pte. Ltd. | Systems and methods for lost synchronization data set reprocessing |
US9130637B2 (en) | 2014-01-21 | 2015-09-08 | MagnaCom Ltd. | Communication methods and systems for nonlinear multi-user environments |
US9496900B2 (en) | 2014-05-06 | 2016-11-15 | MagnaCom Ltd. | Signal acquisition in a multimode environment |
US8891701B1 (en) | 2014-06-06 | 2014-11-18 | MagnaCom Ltd. | Nonlinearity compensation for reception of OFDM signals |
US9246523B1 (en) | 2014-08-27 | 2016-01-26 | MagnaCom Ltd. | Transmitter signal shaping |
US9224420B1 (en) | 2014-10-02 | 2015-12-29 | Avago Technologies General Ip (Singapore) Pte. Ltd. | Syncmark detection failure recovery system |
US9191247B1 (en) | 2014-12-09 | 2015-11-17 | MagnaCom Ltd. | High-performance sequence estimation system and method of operation |
US9183877B1 (en) * | 2015-03-20 | 2015-11-10 | Western Digital Technologies, Inc. | Data storage device comprising two-dimensional data dependent noise whitening filters for two-dimensional recording |
US9780945B1 (en) * | 2016-04-01 | 2017-10-03 | Intel IP Corporation | Methods and devices for spur cancellation in digital phase locked loops |
CN110247751B (zh) * | 2018-11-15 | 2022-05-03 | 浙江芯昇电子技术有限公司 | 正交幅度调制qam信号位同步的方法、装置及存储介质 |
TWI718808B (zh) | 2019-12-16 | 2021-02-11 | 瑞昱半導體股份有限公司 | 干擾消除器與干擾消除方法 |
CN114793154B (zh) * | 2022-06-20 | 2022-09-06 | 天地信息网络研究院(安徽)有限公司 | 一种定时同步锁定检测方法 |
Family Cites Families (25)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US4847877A (en) * | 1986-11-28 | 1989-07-11 | International Business Machines Corporation | Method and apparatus for detecting a predetermined bit pattern within a serial bit stream |
GB8800739D0 (en) | 1988-01-13 | 1988-02-10 | Ncr Co | Multipoint modem system having fast synchronization |
JPH04183016A (ja) | 1990-11-16 | 1992-06-30 | Nec Corp | タップ間隔混合型等化器 |
US5132988A (en) * | 1990-12-03 | 1992-07-21 | Board Of Trustees, Leland Stanford Jr. University | Adaptive decision feedback equalizer apparatus for processing information stored on digital storage media |
AU1150492A (en) * | 1990-12-03 | 1992-06-25 | Board Of Trustees Of The Leland Stanford Junior University | Adaptive decision feedback equalizer apparatus for processing information stored on digital storage media |
IT1273963B (it) * | 1995-02-24 | 1997-07-11 | Alcatel Italia | Metodo e circuiti di equalizzazione a spaziatura frazionata |
US5835296A (en) * | 1996-04-26 | 1998-11-10 | U.S. Philips Corporation | Apparatus for reproducing a digital information signal from a record carrier and counting the number of bits between two sync patterns |
US5802118A (en) * | 1996-07-29 | 1998-09-01 | Cirrus Logic, Inc. | Sub-sampled discrete time read channel for computer storage systems |
KR100224837B1 (ko) * | 1997-02-21 | 1999-10-15 | 윤종용 | 디지털 vcr의 적응적인 신호 처리방법 및 그 회로 |
US6009549A (en) * | 1997-05-15 | 1999-12-28 | Cirrus Logic, Inc. | Disk storage system employing error detection and correction of channel coded data, interpolated timing recovery, and retroactive/split-segment symbol synchronization |
EP0981880B1 (en) * | 1997-05-15 | 2003-07-09 | International Business Machines Corporation | Apparatus and method for noise-predictive maximum likelihood detection |
US5966415A (en) * | 1997-06-13 | 1999-10-12 | Cirrus Logic, Inc. | Adaptive equalization in a sub-sampled read channel for a disk storage system |
US6111710A (en) * | 1997-06-25 | 2000-08-29 | Cirrus Logic, Inc. | Asynchronous/synchronous gain control for interpolated timing recovery in a sampled amplitude read channel |
KR100244770B1 (ko) * | 1997-06-30 | 2000-02-15 | 전주범 | 디지탈 자기 기록/재생 시스템의 보간 필터 |
US6084924A (en) * | 1998-03-13 | 2000-07-04 | International Business Machines Corporation | Asynchronous low sampling rate read channel using combination midpoint and linear interpolation |
US6233107B1 (en) * | 1998-03-20 | 2001-05-15 | Seagate Technology Llc | Analog self-synchronization subsystem based on peak detection and post processing in a sampled channel of digital magnetic recording |
JP3930202B2 (ja) * | 1999-06-29 | 2007-06-13 | 株式会社東芝 | 適応等化器及びこれを用いた光ディスク装置 |
US6816328B2 (en) * | 2000-06-20 | 2004-11-09 | Infineon Technologies North America Corp. | Pseudo-synchronous interpolated timing recovery for a sampled amplitude read channel |
US6594098B1 (en) * | 2000-09-12 | 2003-07-15 | Marvell International Ltd. | Acquistion timing loop for read channel |
US7079576B2 (en) | 2001-05-24 | 2006-07-18 | Frank Patrick Bologna | Joint zero-forcing and matched-filter adaptive digital equalizer |
US6904084B2 (en) * | 2001-09-05 | 2005-06-07 | Mediatek Incorporation | Read channel apparatus and method for an optical storage system |
JP3813931B2 (ja) | 2003-01-31 | 2006-08-23 | 株式会社東芝 | 情報再生装置及び情報再生方法 |
JP4206886B2 (ja) * | 2003-09-29 | 2009-01-14 | ソニー株式会社 | Itrデータ再生装置、記録再生システムおよび補間フィルタ |
US7430084B2 (en) * | 2004-12-03 | 2008-09-30 | International Business Machines Corporation | Magnetic tape read channel signal values developed employing intermediate bits of the path memory of a PRML viterbi detector |
US7773324B2 (en) * | 2005-04-12 | 2010-08-10 | Stmicroelectronics, Inc. | Phase acquisition loop for a read channel and related read channel, system, and method |
-
2005
- 2005-08-26 US US11/213,127 patent/US7394608B2/en active Active
-
2006
- 2006-07-03 JP JP2008527407A patent/JP4959704B2/ja not_active Expired - Fee Related
- 2006-07-03 DE DE602006009123T patent/DE602006009123D1/de active Active
- 2006-07-03 CN CNA2006800311485A patent/CN101248493A/zh active Pending
- 2006-07-03 AT AT06792475T patent/ATE442651T1/de not_active IP Right Cessation
- 2006-07-03 WO PCT/EP2006/063793 patent/WO2007023012A1/en active Application Filing
- 2006-07-03 EP EP06792475A patent/EP1917662B1/en active Active
- 2006-07-03 KR KR1020087004505A patent/KR100968336B1/ko active IP Right Grant
-
2008
- 2008-07-01 US US12/166,136 patent/US7684139B2/en active Active
Also Published As
Publication number | Publication date |
---|---|
US7394608B2 (en) | 2008-07-01 |
KR20080040733A (ko) | 2008-05-08 |
EP1917662B1 (en) | 2009-09-09 |
KR100968336B1 (ko) | 2010-07-08 |
WO2007023012A1 (en) | 2007-03-01 |
JP2009506469A (ja) | 2009-02-12 |
US7684139B2 (en) | 2010-03-23 |
CN101248493A (zh) | 2008-08-20 |
US20080259484A1 (en) | 2008-10-23 |
EP1917662A1 (en) | 2008-05-07 |
DE602006009123D1 (de) | 2009-10-22 |
ATE442651T1 (de) | 2009-09-15 |
US20070047121A1 (en) | 2007-03-01 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
JP4959704B2 (ja) | 非同期サンプリングおよび同期等化の読み出しチャネル装置 | |
US7733592B2 (en) | Methods for multi-channel data detection phase locked loop frequency error combination | |
JP5631621B2 (ja) | リード・チャネルにおけるフォーマット効率の高いタイミング回復のためのシステムおよび方法 | |
US7203017B1 (en) | Timing recovery for data storage channels with buffered sectors | |
US9099132B1 (en) | Systems and methods for multi-head separation determination | |
US8861111B1 (en) | Two dimensional magnetic recording servo system phase alignment | |
US8837068B1 (en) | Two dimensional magnetic recording servo system adaptive combination | |
US8049983B1 (en) | Methods and apparatus for performing interpolated timing recovery | |
US9542972B1 (en) | Systems and methods for multi-head coefficient based scaling | |
JP3447049B2 (ja) | 最尤検出方法、適応化方法、校正方法、最尤検出器、アダプタ及び校正システム | |
US7777980B2 (en) | Multi-channel data detection phase locked loop error combination logic | |
JP4480584B2 (ja) | 適応等化回路及び適応等化方法 | |
US7773326B2 (en) | Methods for multi-channel data detection phase locked loop error combination | |
US7978792B2 (en) | Reproducing apparatus and method, signal processing apparatus and method, and program | |
US7773327B2 (en) | Multi-channel data detection phase locked loop frequency error combination logic | |
US20110032630A1 (en) | Multi-mode loop adaptation scheme for high-density data recording channel | |
JP5579379B2 (ja) | マルチチャネル・データ検出システム用に構成された周波数エラー組み合わせ論理および周波数エラーを生成するための方法 | |
JP5579380B2 (ja) | マルチチャネル・データ検出システム用に構成されたエラー組み合わせ論理およびエラー信号を生成するための方法 | |
WO2010037642A1 (en) | Signal level recovery for partial response channels | |
JP2007273016A (ja) | 再生信号処理装置 | |
JP2000138594A (ja) | 信号処理装置および記録媒体の再生装置 | |
JP2005108389A (ja) | ディスク信号解析装置 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20090216 |
|
A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20090326 |
|
A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20110228 |
|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20110308 |
|
A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A821 Effective date: 20110602 Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20110602 |
|
RD12 | Notification of acceptance of power of sub attorney |
Free format text: JAPANESE INTERMEDIATE CODE: A7432 Effective date: 20110602 |
|
A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A821 Effective date: 20110607 |
|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20111209 |
|
A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A821 Effective date: 20111212 |
|
RD14 | Notification of resignation of power of sub attorney |
Free format text: JAPANESE INTERMEDIATE CODE: A7434 Effective date: 20111212 |
|
A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20120213 |
|
TRDD | Decision of grant or rejection written | ||
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20120306 |
|
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 |
|
A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20120321 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20150330 Year of fee payment: 3 |
|
R150 | Certificate of patent or registration of utility model |
Free format text: JAPANESE INTERMEDIATE CODE: R150 |
|
LAPS | Cancellation because of no payment of annual fees |