JP4959704B2 - 非同期サンプリングおよび同期等化の読み出しチャネル装置 - Google Patents

Description

本発明は、非同期サンプリングおよび同期等化を使用してデータ記憶媒体にエンコードされた情報を読み出す装置および方法に関する。

格納されている大量の媒体への費用効率的なアクセスを提供する自動化された媒体格納ライブラリが既知である。一般に、媒体格納ライブラリは多数のデータ記憶媒体を含む。特定の実施態様では、このような情報格納および検索システムは、ポータブルデータ記憶媒体が格納される複数のストレージスロットを含む。典型的なデータ記憶媒体は、１つまたは複数の磁気テープ、１つまたは複数の光ディスク、１つまたは複数の磁気ハードディスク、電子記憶媒体等を含む。データ記憶媒体に書き込まれた情報量が増大するにつれて、その情報を読み出し、有効なデータ信号をノイズから区別することが難しくなる。

必要なのは、データ記憶媒体にエンコードされた情報を確実に読み出す装置および方法である。

この発明は、読み出しチャネルおよびその読み出しチャネルを使用する方法を提供する。読み出しチャネルは、データトラックを読み出すことにより形成されるアナログ信号を非同期サンプリングするアナログ／デジタル変換器であって、そのデータトラックはシンボルレートまたは書き込み等化プロセスにより指定されるレートでデータ記憶媒体に書き込まれた、アナログ／デジタル変換器、およびアナログ／デジタル変換器に相互接続された補間器を備える。

読み出しチャネルは分数間隔等化器をさらに備え、補間器は、補間信号を分数間隔等化器に補間レートで提供し、その補間レートはシンボルレートよりも大きい。分数間隔等化器は、同期シンボル間隔等化信号を形成する。読み出しチャネルは、分数間隔等化器に相互接続された利得制御モジュールおよび利得制御モジュールに相互接続されたシーケンス検出器をさらに備える。

本発明は、同様の参照符号が同様の要素を示すために使用される図面に関連して行われる以下の詳細な説明を読むことからよりよく理解されよう。

図を参照すると、同様の番号は図に示される同様の部分に対応する。本発明の一例を、磁気テープから情報を読み出すために使用される読み出しチャネルアセンブリで具現されるものとして説明する。しかし、複数のデジタル信号の振幅を調整する方法の以下の説明は、本発明を磁気テープからの情報の読み出しまたはデータ処理用途に制限する意図はなく、本明細書での本発明は情報記憶媒体全般からの情報の読み出しに適用することが可能である。

本発明の一例は、装置、すなわち読み出しチャネルおよび記憶媒体にエンコードされた情報を含むアナログ信号を非同期サンプリングし、次に、サンプルを同期して等化することにより、その装置を使用して情報記憶媒体から情報を読み出す方法を含む。本出願人の方法を図８および図９において要約する。

これより図１および図８を参照すると、ステップ７１０において、方法は、アナログ／デジタル変換器、アナログ／デジタル変換器に相互接続された補間器、補間器に相互接続された分数間隔等化器、分数間隔等化器に相互接続された利得制御モジュール、および利得制御モジュールに相互接続されたシーケンス検出器を備える読み出しチャネルを供給する。

ステップ７２０において、テープ１０２が読み出しヘッド１０５を通過して移動するときに、読み出しヘッド１０５は磁気テープ１０２にエンコードされたデータを読み取ることからアナログ信号を生成する。特定の実施形態では、テープ１０２に書き込まれたデータは第１のレート、すなわちシンボルレートでエンコードされた。特定の実施形態では、第１のレートは書き込み等化プロセスにより指定された。読み出しヘッド１０５は、そのアナログ信号をアナログ／デジタル変換器１２０に提供する。固定周波数クロック１１０が、タイミング信号をＡ／Ｄ変換器１２０に提供する。

ステップ７３０において、アナログ信号が、データシンボルの書き込みに使用されたクロックに対して非同期にサンプリングされる。デジタル位相同期ループが同期サンプリングで使用されるアナログ位相同期発振器で置き換えられるため、非同期サンプリングチャネルにより実施複雑性を低減できることが分かる。その結果、アナログコンポーネントのばらつきに起因する多くの問題がなくなる。（Ｎ）個のデータトラックが同期サンプリングを使用して読み取られている場合、（Ｎ）個のアナログＰＬＯ、すなわち、１チャネル当たり１つのアナログＰＬＯが必要である。

これとは対照的に、（Ｎ）個のデータトラックが本発明を具現する装置および方法を使用して読み取られている場合、システム全体にわたる１個の自走クロック１１０が（Ｎ）個のアナログ信号のサンプリングを制御して、（Ｎ）個のチャネルの非同期サンプルを得る。この場合、（Ｎ）個のアナログＰＬＯの必要性が回避され、（Ｎ）個のデジタル位相同期ループが使用される。データレートに対してサンプリングレートを増大させることで、エイリアシングによるエラーが低減する。

ステップ７４０において、非同期サンプリングされた信号がアップサンプラ／補間器１３５に提供され、アップサンプラ／補間器１３５は、指定のアップサンプリングレートで補間することにより同期サンプルを計算する。ステップ７５０において、アップサンプラ／補間器１３５は、同期サンプルを分数間隔等化器１５０に提供する。したがって、装置および方法は、非同期信号サンプリングを同期分数間隔等化器と組み合わせ利用する。

これより図１、図３、および図８を参照すると、ステップ７５０において、分数間隔等化器１５０はサンプラ／補間器１３５からサンプルをレートｐ／Ｔで受け取る。ｐの値は２以上の整数である。等化器重みｗ１、ｗ２、ｗ３、・・・、ｗＬが、最初の遅延要素前から始まってｑ^＊Ｔ／ｐ遅延要素毎に等化器の遅延線にタップを付ける。

ステップ７６０において、分数間隔等化器１５０がデータシンボル間隔Ｔにつきｐ個の入力サンプルを受け入れ、Ｔ毎に１個のサンプルを生成する。等化器重みｗ１、ｗ２、ｗ３、・・・、ｗＬも、シンボル間隔Ｔ毎に更新される。したがって、出力サンプルレートは１／Ｔであり、入力サンプルレートはｐ／Ｔである。重みの更新は、出力レート１／Ｔで行われる。等化器１５０からの出力は、理想的な歪みのないチャネル出力信号、等化ミスからのシンボル間残留干渉、および有色雑音を含む。

分数間隔等化器１５０は、等化された同期サンプルをレート１／Ｔで利得制御モジュール１６０に提供する。ステップ７７０において、利得制御モジュール１６０は等化されたサンプルの利得を調整する。

ステップ７８０において、利得調整され、等化された同期サンプルがシーケンス検出器１７０により処理され、検出器１７０は、検出器判断に基づいた信号推定、例えば、最尤シーケンス検出器の生き残ったシーケンスに沿ったデータ判断からの信号推定を生成するように構成される。シーケンス検出器が検出されたデータシンボルをデコーダに提供し、デコーダがデータシンボルを復号化することを当業者は理解しよう。

これより図１および図９を参照すると、読み出しチャネル１００は、通信リンク１６５を含む第１のフィードバックループを備える。ステップ８１０において、方法は、シーケンス検出器１７０により信号推定１９９を生成する。ステップ８２０において、信号推定１９９は利得制御モジュール１６０に提供される。

読み出しチャネル１００は、通信リンク１６６を含む第２のフィードバックループ、最小平均二乗（「ＬＭＳ」）アルゴリズム１８０、および通信リンク１８５をさらに備える。従来のＬＭＳアルゴリズムは、（１）非静止衝撃環境ノイズ、（２）有限精度算術、および（３）等化および電子増幅器に関連する測定ノイズに起因するかなりの安定性および性能の低下を示し得る。特定の実施形態では、ＬＭＳアルゴリズム１８０は、漏れパラメータが非静止入力、低信号対雑音比、および有限精度算術から生じる安定性低下に対処する「リーキー（ｌｅａｋｙ）」ＬＭＳアルゴリズムを含む。

ステップ８３０において、信号推定１９９がＬＭＳアルゴリズム１８０に提供される。ステップ８４０において、ＬＭＳアルゴリズム１８０は、更新された等化器係数セットを分数間隔等化器１５０に提供する。

読み出しチャネル１００は、通信リンク１６７を含む第３のフィードバックループ、タイミング制御モジュール１９０、および通信リンク１９５をさらに備える。ステップ８５０において、信号推定１９９はタイミング制御モジュール１９０に提供され、タイミング制御モジュール１９０はタイミング信号を生成する。ステップ８６０において、そのタイミング信号がアップサンプラ／補間器１３５に提供される。特定の実施形態では、方法派ステップ８６０からステップ７４０に移り、本明細書において説明したように続く。図９はステップ８１０〜８６０が順次実行されることを示すが、装置および方法の特定の実施形態では、ステップ８１０〜８６０は略同期して実行される。

これより図２を参照すると、図２は読み出しチャネル１０１を示すブロック図である。読み出しチャネル１０１は、別個のアップサンプラ１３０および補間器１４０を備える。

読み出しチャネル１００／１０１の特定の実施形態では、等化器適応フィードバックループが利得適応フィードバックループから切り離される。切り離さなければ、これら２つのフィードバックループの相互作用により、読み出しチャネルの全体性能を低下させ得る利得または等化器係数あるいはこれら両方のドリフトが潜在的に発生する可能性があり、かつ／または等化器および利得制御適応が適宜制約されない場合、適応ループの開きに繋がる可能性がある。

これより図４を参照すると、読み出しチャネル３００は、通信リンク３３０により提供される利得制御モジュール１６０からの遅延出力信号と通信リンク３２０により提供されるシーケンス検出器１７０の判断により形成される信号推定１９９との差を含む利得制御誤差信号が、通信リンク３４０を使用して利得制御モジュール１６０に提供される利得適応ループ３１０を備える。

読み出しチャネル３００は、通信リンク３７０により提供される遅延等化信号と通信リンク３６０により提供されるシーケンス検出器１７０により形成される信号推定１９９との差を含む等化器誤差信号が、通信リンク３８０によりＬＭＳアルゴリズム１８０に提供される等化器適応ループ３５０をさらに備える。

特定の実施形態では、装置および方法は、当分野においてＰＲＭＬとして既知の組み合わせである、ユークリッド距離メトリックを使用したＰＲ４（ｐａｒｔｉａｌ ｒｅｓｐｏｎｓｅ ｃｌａｓｓ−４）ターゲットおよび最尤シーケンス検出に等化を利用する。これらＰＲＭＬ検出器実施形態では、シーケンス検出器１７０はＰＲＭＬ検出器を含み、ターゲット多項式１７５（図１）は整数の係数を含む。すなわち、ここでＤは遅延演算子を表す。

より高い線形記録密度で、線形ＰＲ４等化器は相当なノイズ増強に繋がる。装置および方法の特定の実施形態では、検出器１７０は拡張ＰＲＯＭＬ検出器（「ＥＰＲＭＬ」）を含む。このようなＥＰＲＭＬ検出器１７０も、 のターゲット多項式と共に固定の構造であり、ターゲット多項式１７５はチャネル動作点の変更に適応できない。

さらに高い線形記録密度では、ＥＰＲ４ターゲットは、さらなるノイズ増強に繋がり得る。本出願人の装置および方法の特定の実施形態では、検出器１７０は拡張ＥＰＲＭＬ検出器（「Ｅ２ＰＲＭＬ」）を含む。このようなＥ２ＰＲＭＬ検出器１７０も、 のターゲット多項式と共に固定の構造であり、ターゲット多項式１７５はチャネル動作点の変更に適応できない。

特定の実施形態では、ショートターゲットへの等化によりチャネルとターゲットとのミスマッチを軽減することができず、全体の応答を変更するために必要な続く等化が雑音の有色化、ノイズ増強、および結果として性能の低下に繋がることが分かる。別法として、ターゲット長を過度に増大させると、最尤シーケンス検出器の複雑性の望ましくない増大に繋がる。

特定の実施形態では、装置および方法は、ノイズ予測最尤（「ＮＰＭＬ」）検出器を利用する。ＮＰＭＬ検出器は、ノイズ白色化フィルタをシーケンス検出器への入力に追加し、より長い有効ターゲットに基づいてシーケンス検出を実行することにより、信頼性の向上を提供する。特定のＮＰＭＬ実施形態では、ターゲット多項式は非整数係数を含む。ＰＲターゲット多項式が非整数係数をとれるようにすることで、チャネルへのよりよいマッチングが可能である。

特定の実施形態では、ターゲット多項式１７５（図１および図２）は、読み出しチャネル１００を含む情報記憶・検索システムの初期化中に設定される。他の実施形態では、ターゲット多項式１７５は、読み出しチャネル１００を含む情報記憶・検索システムに相互接続されたホストコンピュータにより提供される。

装置および方法の特定の実施形態では、部分応答ターゲットおよび分数間隔等化器の両方がまとめて更新される。これより図５を参照すると、本出願人の読み出しチャネル４００はＮＰＭＬ検出器４１０、回路４３０が更新されたターゲット４２０をＮＰＭＬ検出器４１０に提供するターゲット適応ループ４４０を含む。同時に、等化器出力信号４５０を利用して等化器誤差信号が生成され、これが分数間隔等化器１５０に提供される。この実施形態では、等化器は信号整形の機能とノイズ予測の機能を組み合わせる。

読み出しチャネル４００は、固定クロック１１０、アナログ／デジタル変換器１２０、アップサンプラ／補間器１３５（図１）またはアップサンプラ１３０（図２）および補間器１４０（図２）を備える。特定の実施形態では、読み出しチャネル４００は利得適応ループ３１０（図３）をさらに備え、等化器／ターゲット適応ならびにタイミングおよび利得調整が、上述したように切り離される。

これより図５および図９を参照すると、ターゲット適応実施形態では、方法は、装置および方法が調整ターゲットを生成するステップ８７０を含む。ステップ８８０において、装置および方法は、調整されたターゲットをＮＰＭＬ検出器４１０に提供する。

特定の実施形態では、読み出しチャネルは、別個の分数間隔等化器の実施態様およびノイズ予測フィルタの実施態様を含む。例えば、図６を参照すると、読み出しチャネル５００は、ノイズ予測フィルタ更新ループ５２０を含むノイズ予測フィルタ５１０と組み合わせて分数間隔等化器１５０を備え、両方のフィルタは適応的に調整される。読み出しチャネル５００は、固定クロック１１０、アナログ／デジタル変換器１２０、アップサンプラ／補間器１３５（図１）またはアップサンプラ１３０（図２）および補間器１４０（図２）をさらに備える。特定の実施形態では、読み出しチャネル５００は、上述したように等化器適応ならびにタイミングおよび利得調整が切り離される利得適応ループ３１０（図４）をさらに備える。

特定の実施形態では、装置は、状態依存ＮＰＭＬ検出器を備える。これより図７を参照すると、読み出しチャネル６００は、メトリック計算ユニット６２０を含むＮＰＭＬ検出器６１０を備え、Ｐｋ（Ｄ）（ｋ＝０，１，・・・，２ｘＮ状態−１）は、ＮＰＭＬトレリスでの（ｋ）番目の遷移に対応する予測係数のセットを示す。読み出しチャネル６００は、固定クロック１１０、アナログ／デジタル変換器１２０、アップサンプラ／補間器１３５（図１）またはアップサンプラ１３０（図２）および補間器１４０（図２）をさらに備える。特定の実施形態では、読み出しチャネル６００は、上述したように等化器適応ならびにタイミングおよび利得調整が切り離される利得適応ループ３１０（図４）をさらに備える。

記憶サービスプロバイダは、本装置および本方法を使用して向上した情報記憶サービスを記憶サービス顧客に提供することができる。より具体的には、記憶サービスプロバイダは、記憶サービス顧客から受け取ったデータをシンボルレートで情報記憶媒体にエンコードし、後に、そのデータを上記情報記憶媒体から読み出してアナログ信号を形成することにより、記憶サービス顧客に提供されるサービスを向上させることができる。記憶サービスプロバイダは、本装置および本方法を使用して、固定サンプリングレートでアナログ信号を非同期サンプリングし、補間サンプルを形成し、シンボルレートよりも大きな補間レートで補間サンプルを分数間隔等化器に提供する。記憶サービスプロバイダは、本装置および本方法を使用して、等化された同期サンプルを、補間レート以下の等化レートで形成し、等化サンプルの利得を調整し、該利得調整され、等化された同期サンプルを使用して最尤シーケンス推定を表すデータシンボルを検出することができる。

図８および図９に示す方法の実施形態は、別個に実施してもよい。さらに、特定の実施形態では、図８もしくは図９あるいはこれら両方に記される個々のステップは、結合、消去、または順序替えが可能である。

特定の実施形態では、本発明は、読み出しチャネルを備えるデータ記憶装置に配置されるメモリに常駐する命令を含み、命令は、読み出しチャネルを備えるデータ記憶装置に配置されるプロセッサにより実行されて、図８に記されたステップ７２０、７３０、７４０、７５０、７６０、７７０、および／または７８０、および／または図９に記されたステップ８１０、８２０、８３０、８４０、８５０、８６０、８７０、および／または８８０を実行する。

他の実施形態では、本発明は任意の他のコンピュータプログラムに常駐する命令を含み、命令は、読み出しチャネルを備える情報記憶・検索システムの外部または内部のコンピュータにより実行されて、図８に記されたステップ７２０、７３０、７４０、７５０、７６０、７７０、および／または７８０、および／または図９に記されたステップ８１０、８２０、８３０、８４０、８５０、８６０、８７０、および／または８８０を実行する。いずれの場合でも、命令は、例えば、磁気情報記憶媒体、光情報記憶媒体、電子情報記憶媒体等を含む情報記憶媒体にエンコードすることができる。「電子記憶媒体」により、例えば、ＰＲＯＭ、ＥＰＲＯＭ、ＥＥＰＲＯＭ、フラッシュＰＲＯＭ、コンパクトフラッシュ（登録商標）、スマートメディア等の装置が意味される。

本発明の好ましい実施形態を詳細に説明したが、添付の特許請求の範囲に記載の本発明の範囲から逸脱せずに、当業者が実施形態への変更および適合に想到し得ることを理解されたい。

本出願人の読み出しチャネルの第１の実施形態を示すブロック図である。 本出願人の読み出しチャネルの第２の実施形態を示すブロック図である。 本出願人の分数間隔等化器を示すブロック図である。 本出願人の読み出しチャネルの第３の実施形態を示すブロック図である。 本出願人の読み出しチャネルの第４の実施形態を示すブロック図である。 本出願人の読み出しチャネルの第５の実施形態を示すブロック図である。 本出願人の読み出しチャネルの第６の実施形態を示すブロック図である。 本出願人の方法の特定のステップを要約したフローチャートである。 本出願人の方法の追加のステップを要約したフローチャートである。

Claims (21)

1. アナログ／デジタル変換器、前記アナログ／デジタル変換器に相互接続されるアップサンプラと、前記アップサンプラに相互接続される補間器、前記補間器に相互接続される分数間隔等化器、前記分数間隔等化器に相互接続される利得制御モジュール、前記利得制御モジュールに相互接続されるシーケンス検出器、並びに、前記シーケンス検出器及び前記補間器に相互接続されるタイミング制御回路を備える読み出しチャネルを使用して、データ記憶媒体にエンコードされた情報を読み出す方法であって、
   データ記憶媒体に書き込まれたデータトラックを読み出して、アナログ信号を形成するステップであって、前記データトラックは第１のレートでエンコードされた情報を含む、前記形成するステップと、
   前記アナログ信号を固定サンプリングレートで非同期サンプリングして、サンプリング信号を形成するステップと、
   アップサンプリングレートで非同期領域においてアップサンプリングするステップであって、前記アップサンプリングレートは前記第１のレートよりも大きい、前記アップサンプリングするステップと、
   補間されたサンプルを形成するステップと、
   前記補間されたサンプルを前記分数間隔等化器に補間レートで提供するステップであって、前記補間レートは前記第１のレートよりも大きい、前記提供するステップと、
   等化された同期サンプルを等化レートで形成するステップであって、前記等化レートは前記補間レートよりも小さい、前記形成するステップと、
   前記等化されたサンプルの利得を調整するステップと、
   タイミング信号を生成するステップと、
   前記タイミング信号を前記補間器に提供するステップと、
   等化器誤差信号を生成するステップと、
   前記等化器誤差信号を前記分数間隔等化器に提供するステップと、
   利得調整され、等化された同期サンプルを使用して、最尤シーケンス推定を表すデータシンボルを検出するステップと、
   前記シーケンス検出器からの判断により形成される信号推定を生成するステップと
   を含み、
   前記等化器誤差信号を生成するステップは、利得制御前に、前記信号推定と遅延等化信号との差を含む等化器誤差信号を生成することをさらに含む、前記方法。
2. 遅延利得調整信号と前記信号推定との差を含む利得制御誤差信号を生成するステップと、
   前記利得制御誤差信号を前記利得制御モジュールに提供するステップと
   をさらに含み、
   前記等化器誤差信号を生成するステップ及び前記利得制御誤差信号を生成するステップは切り離される、請求項１に記載の方法。
3. 前記シーケンス検出器がターゲットを含むシーケンス検出器であり、前記方法は、
   調整されたターゲットを生成するステップと、
   前記調整されたターゲットを前記シーケンス検出器に提供するステップと、
   前記ターゲットを前記調整されたターゲットに設定するステップと
   をさらに含む、請求項１に記載の方法。
4. 前記シーケンス検出器が部分応答最尤シーケンス検出器を含み、
   前記検出するステップは、前記部分応答最尤シーケンス検出器を使用して最尤シーケンス推定を表すデータシンボルを検出することをさらに含む、請求項１に記載の方法。
5. 前記シーケンス検出器がノイズ予測最尤シーケンス検出器を含み、
   前記検出するステップは、前記ノイズ予測最尤シーケンス検出器を使用して最尤シーケンス推定を表すデータシンボルを検出することをさらに含む、請求項１に記載の方法。
6. 前記ノイズ予測最尤シーケンス検出器は、ブランチメトリック計算アルゴリズム及び複数の予測フィルタを備えており、前記予測フィルタは前記ブランチメトリック計算アルゴリズム内に埋め込まれており、前記アルゴリズムの各遷移に前記複数の予測フィルタのうちの異なる１つが関連付けられている、請求項５に記載の方法。
7. プログラマブルコンピュータプロセッサと共に使用可能であり、アナログ／デジタル変換器、前記アナログ／デジタル変換器に相互接続されるアップサンプラと、前記アップサンプラに相互接続される補間器、前記補間器に相互接続される分数間隔等化器、前記分数間隔等化器に相互接続される利得制御モジュール、前記利得制御モジュールに相互接続されるシーケンス検出器、並びに、前記シーケンス検出及び前記補間器に相互接続されるタイミング制御回路を備える読み出しチャネルを使用してデータ記憶媒体にエンコードされた情報を読み取らせるコンピュータプログラムであって、コンピュータに、請求項１〜６のいずれか一項に記載の方法の各ステップを実行させる、前記コンピュータプログラム。
8. アナログ／デジタル変換器、前記アナログ／デジタル変換器に相互接続されているアップサンプラと、前記アップサンプラに相互接続されている補間器、前記補間器に相互接続されている分数間隔等化器、前記分数間隔等化器に相互接続されている利得制御モジュール、前記利得制御モジュールに相互接続されているシーケンス検出器、並びに、前記シーケンス検出器及び前記補間器に相互接続されているタイミング制御回路を備える読み出しチャネルを備えるデータ記憶装置であって、当該記憶装置に配置されるプロセッサにより、請求項１〜６のいずれか一項に記載の方法の各ステップが実行される、前記データ記憶装置。
9. 前記非同期アナログ／デジタル変換器が、第１のレートよりも高いレートでデータトラックを読み出すことにより形成されるアナログ信号を非同期サンプリングする、請求項８に記載のデータ記憶装置。
10. 前記補間器は、補間されたサンプルを該分数間隔等化器に補間レートで提供する、請求項８に記載のデータ記憶装置。
11. 前記分数間隔等化器は、等化レートで等化された同期サンプルを形成する、請求項８に記載のデータ記憶装置。
12. 前記アップサンプラは、前記第１のレートよりも大きなレートで前記アナログ信号を非同期領域においてオーバーサンプリングする、請求項８に記載のデータ記憶装置。
13. 読み出しチャネルであって、
    第１のレートよりも高いレートでデータトラックを読み出すことにより形成されるアナログ信号を非同期サンプリングする非同期アナログ／デジタル変換器であって、前記データトラックは第１のレートでデータ記憶媒体に書き込まれた、前記非同期アナログ／デジタル変換器と、
    前記アナログ／デジタル変換器に相互接続されているアップサンプラであって、前記第１のレートよりも大きなレートで前記サンプリングされた信号を非同期領域においてオーバーサンプリングすることによってアップサンプルされた信号を生成する、前記アップサンプラと、
    前記アップサンプラに相互接続されている補間器であって、タイミング制御モジュールからのタイミング信号を受信する、前記補間器と、
    前記補間器に相互接続されている分数間隔等化器であって、前記補間器は補間されたサンプルを前記分数間隔等化器に補間レートで提供し、前記分数間隔等化器は等化レートで等化された同期サンプルを形成し、前記補間レートは前記等化レート以上であり、前記補間レートは前記第１のレートよりも高く、等化適応ループからの等化器誤差信号を受信する、前記分数間隔等化器と、
    前記分数間隔等化器に相互接続されている利得制御モジュールと、
    前記利得制御モジュールに相互接続されているシーケンス検出器であって、前記シーケンス検出器からの判断により形成される信号推定を生成する、前記シーケンス検出器と、
    前記シーケンス検出器及び前記補間器に相互接続されているタイミング制御回路を含む第１のフィードバック回路と
    を備えており、前記等化器誤差信号は、前記信号推定と遅延等化信号との差を含み、等化器誤差信号は、利得制御前に生成される、前記読み出しチャネル。
14. 前記シーケンス検出器及び前記分数間隔等化器に相互接続されている最小平均二乗更新回路を含む第２のフィードバック回路をさらに備えている、請求項１３に記載の読み出しチャネル。
15. 前記シーケンス検出器及び前記利得制御モジュールに相互接続される第３のフィードバック回路をさらに備えている、請求項１３に記載の読み出しチャネル。
16. 前記第２のフィードバック回路は前記第３のフィードバック回路から切り離されている、請求項１５に記載の読み出しチャネル。
17. 前記シーケンス検出器は部分応答最尤シーケンス検出器を備えている、請求項１３〜１５のいずれか一項に記載の読み出しチャネル。
18. 前記シーケンス検出器はノイズ予測最尤シーケンス検出器を備えている、請求項１３〜１５のいずれか一項に記載の読み出しチャネル。
19. 前記ノイズ予測最尤シーケンス検出器は、ブランチメトリック計算アルゴリズム及び複数の予測フィルタを備えており、前記予測フィルタは前記ブランチメトリック計算アルゴリズム内に埋め込まれており、前記アルゴリズムの各遷移に前記複数の予測フィルタのうちの異なる１つが関連付けられている、請求項１８に記載の読み出しチャネル。
20. 前記利得制御モジュールが、等化された同期サンプルの利得を調製することによって利得調整された等化サンプルを生成する、請求項１３に記載の読み出しチャネル。
21. 前記シーケンス検出器が、前記受信した利得調整された等化された同期サンプルから得られた最尤シーケンスの生き残ったシーケンスに沿ったデータ判断に基づいてデータシンボル及び信号推定を生成する、請求項２０に記載の読み出しチャネル。

Images