KR100968336B1 - 판독 채널, 정보 판독 방법 및 컴퓨터 판독가능 저장 매체 - Google Patents

판독 채널, 정보 판독 방법 및 컴퓨터 판독가능 저장 매체 Download PDF

Info

Publication number
KR100968336B1
KR100968336B1 KR1020087004505A KR20087004505A KR100968336B1 KR 100968336 B1 KR100968336 B1 KR 100968336B1 KR 1020087004505 A KR1020087004505 A KR 1020087004505A KR 20087004505 A KR20087004505 A KR 20087004505A KR 100968336 B1 KR100968336 B1 KR 100968336B1
Authority
KR
South Korea
Prior art keywords
rate
interconnected
signal
equalizer
gain control
Prior art date
Application number
KR1020087004505A
Other languages
English (en)
Other versions
KR20080040733A (ko
Inventor
에반겔로스 엘레프테리오우
세다트 오엘서
글렌 알랜 자퀘트
젠스 젤리토
로버트 알랜 허친스
Original Assignee
인터내셔널 비지네스 머신즈 코포레이션
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 인터내셔널 비지네스 머신즈 코포레이션 filed Critical 인터내셔널 비지네스 머신즈 코포레이션
Publication of KR20080040733A publication Critical patent/KR20080040733A/ko
Application granted granted Critical
Publication of KR100968336B1 publication Critical patent/KR100968336B1/ko

Links

Images

Classifications

    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11B—INFORMATION STORAGE BASED ON RELATIVE MOVEMENT BETWEEN RECORD CARRIER AND TRANSDUCER
    • G11B20/00—Signal processing not specific to the method of recording or reproducing; Circuits therefor
    • G11B20/10—Digital recording or reproducing
    • G11B20/10009—Improvement or modification of read or write signals
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11B—INFORMATION STORAGE BASED ON RELATIVE MOVEMENT BETWEEN RECORD CARRIER AND TRANSDUCER
    • G11B5/00—Recording by magnetisation or demagnetisation of a record carrier; Reproducing by magnetic means; Record carriers therefor
    • G11B5/02—Recording, reproducing, or erasing methods; Read, write or erase circuits therefor
    • G11B5/09—Digital recording
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11B—INFORMATION STORAGE BASED ON RELATIVE MOVEMENT BETWEEN RECORD CARRIER AND TRANSDUCER
    • G11B20/00—Signal processing not specific to the method of recording or reproducing; Circuits therefor
    • G11B20/10—Digital recording or reproducing
    • G11B20/10009—Improvement or modification of read or write signals
    • G11B20/10018—Improvement or modification of read or write signals analog processing for digital recording or reproduction
    • G11B20/10027—Improvement or modification of read or write signals analog processing for digital recording or reproduction adjusting the signal strength during recording or reproduction, e.g. variable gain amplifiers
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11B—INFORMATION STORAGE BASED ON RELATIVE MOVEMENT BETWEEN RECORD CARRIER AND TRANSDUCER
    • G11B20/00—Signal processing not specific to the method of recording or reproducing; Circuits therefor
    • G11B20/10—Digital recording or reproducing
    • G11B20/10009—Improvement or modification of read or write signals
    • G11B20/10046—Improvement or modification of read or write signals filtering or equalising, e.g. setting the tap weights of an FIR filter
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11B—INFORMATION STORAGE BASED ON RELATIVE MOVEMENT BETWEEN RECORD CARRIER AND TRANSDUCER
    • G11B20/00—Signal processing not specific to the method of recording or reproducing; Circuits therefor
    • G11B20/10—Digital recording or reproducing
    • G11B20/10009—Improvement or modification of read or write signals
    • G11B20/10046—Improvement or modification of read or write signals filtering or equalising, e.g. setting the tap weights of an FIR filter
    • G11B20/10055—Improvement or modification of read or write signals filtering or equalising, e.g. setting the tap weights of an FIR filter using partial response filtering when writing the signal to the medium or reading it therefrom
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11B—INFORMATION STORAGE BASED ON RELATIVE MOVEMENT BETWEEN RECORD CARRIER AND TRANSDUCER
    • G11B20/00—Signal processing not specific to the method of recording or reproducing; Circuits therefor
    • G11B20/10—Digital recording or reproducing
    • G11B20/14—Digital recording or reproducing using self-clocking codes
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04N—PICTORIAL COMMUNICATION, e.g. TELEVISION
    • H04N5/00—Details of television systems
    • H04N5/44—Receiver circuitry for the reception of television signals according to analogue transmission standards
    • H04N5/52—Automatic gain control

Landscapes

  • Engineering & Computer Science (AREA)
  • Signal Processing (AREA)
  • Multimedia (AREA)
  • Signal Processing For Digital Recording And Reproducing (AREA)

Abstract

판독 채널 수신기 장치 및 방법이 개시된다. 이 판독 채널 수신기는 데이터 트랙을 판독하여 형성되는 아날로그 신호를 고정된 레이트로 비동기식 샘플링하는 아날로그 대 디지털 컨버터를 포함하는데, 이 데이터 트랙은 심볼 레이트로 데이터 저장 매체에 기록되었으며, 업샘플러와 보간기는 아날로그 대 디지털 컨버터와 상호접속된다. 또한, 수신기는 분수적으로 이격되는 등화기를 포함하는데, 보간기는 심볼 레이트보다 큰 보간 레이트로 분수적으로 이격되는 등화기에 신호를 제공한다. 분수적으로 이격되는 등화기는 동기식 등화된 신호를 형성한다. 이 수신기는 분수적으로 이격되는 등화기와 상호접속되는 디지털 이득 제어 모듈과, 최대 가능도 신호 시퀀스를 출력하는 시퀀스 검출기를 더 포함한다.

Description

판독 채널, 정보 판독 방법 및 컴퓨터 판독가능 저장 매체{READ CHANNEL APPARATUS FOR ASYNCHRONOUS OVERSAMPLING, SYNCHRONOUS FRACTIONALLY SPACED EQUALIZATION AND DIGITAL GAIN CONTROL}
본 발명은 비동기식 샘플링 및 동기식 등화를 사용하여 데이터 저장 매체에 인코딩되는 정보를 판독하는 장치 및 방법에 관한 것이다.
대량의 저장된 매체에 대한 비용 효율적 액세스를 제공하는 자동화 매체 저장 라이브러리가 알려져 있다. 일반적으로, 매체 저장 라이브러리는 다수의 데이터 저장 매체를 포함한다. 소정 구현에서, 이러한 정보 저장 및 검색 시스템은 휴대용 데이터 저장 매체가 저장되는 복수의 저장 슬롯을 포함한다. 전형적인 데이터 저장 매체는 하나 이상의 자기 테이프, 하나 이상의 광 디스크, 하나 이상의 자기 하드디스크, 전자 저장 매체 등을 포함한다.
데이터 저장 매체에 기록되는 정보의 양이 증가함에 따라, 정보를 판독하고 노이즈로부터 유효한 데이터 신호를 구분하는 것이 더 어려워지고 있다. 데이터 저장 매체에 인코딩되는 정보를 신뢰할 수 있게 판독하는 장치와 방법이 요구된다.
본 발명은 판독 채널 및 그 판독 채널을 사용하는 방법을 제공한다. 판독 채널은 데이터 트랙을 판독하여 형성되는 아날로그 신호를 비동기식으로 샘플링하는 아날로그 대 디지털 컨버터를 포함하는데, 이 데이터 트랙은 심볼 레이트 또는 기록 등화 프로세스에 의해 지정되는 레이트로 데이터 저장 매체에 기록되며, 보간기(interpolator)는 아날로그 대 디지털 컨버터와 상호 접속된다.
판독 채널은 분수적으로 이격되는(fractionally-spaced) 등화기를 더 포함하는데, 보간기는 보간 레이트로 분수적으로 이격되는 등화기에 보간된 신호를 제공하며, 이 보간 레이트는 심볼 레이트보다 크다. 분수적으로 이격되는 등화기는 동기식 심볼-이격 등화된 신호를 형성한다. 판독 채널은 분수적으로 이격되는 등화기와 상호접속되는 이득 제어 모듈과, 이득 제어 모듈과 상호 접속되는 시퀀스 검출기를 더 포함한다.
본 발명은 첨부된 도면을 참조하여 다음의 발명의 상세한 설명을 판독하여 더 잘 이해될 것이다. 첨부된 도면에서 동일한 참조부호는 동일한 구성요소를 지칭하는 데 사용된다.
도 1a는 본 발명의 판독 채널의 제 1 실시예를 도시하는 블록도이다.
도 1b는 본 발명의 판독 채널의 제 2 실시예를 도시하는 블록도이다.
도 2는 본 발명의 분수적으로 이격되는 등화기를 도시하는 블록도이다.
도 3은 본 발명의 판독 채널의 제 3 실시예를 도시하는 블록도이다.
도 4는 본 발명의 판독 체널의 제 4 실시예를 도시하는 블록도이다.
도 5는 본 발명의 판독 체널의 제 5 실시예를 도시하는 블록도이다.
도 6은 본 발명의 판독 체널의 제 6 실시예를 도시하는 블록도이다.
도 7은 본 발명에 따른 방법의 소정 단계를 요약하는 흐름도이다.
도 8은 본 발명에 따른 방법의 소정 단계를 요약하는 흐름도이다.
도면을 참조하면, 동일한 번호는 도면에 도시된 동일한 부분에 해당한다. 자기 테이프로부터 정보를 판독하는 데 판독 채널 어셈블리가 사용되는 본 발명의 예를 설명할 것이다. 그러나, 복수의 디지털 신호의 진폭을 조절하는 방법의 다음 설명은 자기 테이프로부터 정보를 판독하는 것 또는 데이터 프로세싱 애플리케이션에 한정되는 것은 아니며, 본 발명은 일반적으로 정보 저장 매체로부터 정보를 판독하는 것에 적용될 수 있다.
본 발명의 일례는 장치, 즉, 판독 채널 및 이 장치를 사용하는 방법을 포함하여, 저장 매체에 인코딩된 정보를 포함하는 아날로그 신호를 비동기식으로 샘플링한 후 이들 샘플을 동기식으로 등화하여 정보 저장 매체로부터 정보를 판독한다. 본 발명의 방법은 도 7 및 도 8에 요약된다.
이제 도 1a 및 7을 참조하면, 단계(710)에서 이 방법은 아날로드 대 디지털 컨버터와, 아날로그 대 디지털 컨버터와 상호접속되는 보간기와, 보간기와 상호접 속되는 분수적으로 이격되는 등화기와, 분수적으로 이격된 등화기와 상호접속되는 이득 제어 모듈과, 이득 제어 모듈과 상호접속되는 시퀀스 검출기를 포함하는 판독 채널을 제공한다.
단계(720)에서, 판독 헤드(105)는 자기 테이프(102)가 판독 헤드(105)를 지나 이동함에 따라 자기 테이프(102)상에 인코딩된 데이터를 판독하여 아날로그 신호를 발생시킨다. 소정 실시예에서, 제 1 레이트는 기록 등화 프로세스에 의해 지정되었다. 판독 헤드(105)는 아날로그 대 디지털 컨버터(120)에 아날로그 신호를 제공한다. 고정 주파수 클록(110)은 타이밍 신호를 A/D 컨버터(120)에 제공한다.
단계(730)에서, 아날로그 신호는 데이터 심볼을 기록하는 데 사용되는 클록에 대해 비동기식으로 샘플링된다. 채널의 비동기식 샘플링은 구현 복잡도를 감소시킬 수 있다는 것이 발견되었는데, 이는 디지털 위상 동기 루프가 동기식 샘플링에서 사용되는 아날로그 위상 동기 오실레이터를 대체하기 때문이다. 그 결과, 아날로그 성분의 변동에 의해 야기되는 많은 문제점이 없어진다. 동기식 샘플링을 사용하여 (N)개의 데이터 트랙이 판독되는 경우, (N)개의 아날로그 PLO, 즉, 채널당 하나의 아날로그 PLO가 필요하다.
반대로, 본 발명의 장치와 방법을 사용하여 (N)개의 데이터 트랙이 판독되는 경우, 하나의 시스템-와이드(system-wide), 프리 러닝(free running) 클록(110)이 (N)개의 아날로그 신호의 샘플링을 제어하여 (N)개의 채널에 대한 비동기식 샘플을 얻는다. 이 경우, (N)개의 아날로그 PLO는 필요하지 않으며, (N)의 디지털 위상 동기 루프가 사용된다. 데이터 레이트에 대해 샘플링 레이트를 증가시킴으로써 위 신호(aliasing)로 인한 에러를 감소시킨다.
단계(740)에서, 비동기식으로 샘플링된 신호는 업샘플러(upsampler)/보간기(135)에 제공되는데, 이는 지정된 업샘플링 레이트로 보간에 의한 동기식 샘플을 계산한다. 단계(750)에서, 업샘플러/보간기(135)는 동기식 샘플을 분수적으로 이격되는 등화기(150)에 제공한다. 따라서, 이 장치 및 방법은 동기식 분수적으로 이격되는 등화와 결합하는 비동기식 신호 샘플링을 사용한다.
이제 도 1a, 2 및 7을 참조하면, 단계(750)에서 분수적으로 이격되는 등화기(150)는 샘플러/보간기(135)로부터 샘플을 레이트(p/T)로 수신한다. p의 값은 2보다 크거나 같은 정수이다. 등화기 웨이트(w1, w2, w3..wL)는 제 1 지연 요소 이전에 시작하는 모든 q*T/p 지연 요소마다 등화기 지연 라인을 탭핑한다(tap).
단계(760)에서, 분수적으로 이격되는 등화기(150)는 데이터 심볼 간격(T)당 p개의 입력 샘플을 수용하고 모든 T에 대하여 하나의 샘플을 발생시킨다. 등화기 웨이트(w1, w2, w3..wL)는 또한 모든 심볼 간격(T)마다 업데이트된다. 따라서, 출력 샘플 레이트는 1/T이고, 입력 샘플 레이트는 p/T이다. 웨이트-업데이팅은 출력 레이트 1/T로 발생한다. 등화기(150)로부터의 출력은 이상적인 왜곡 없는 채널 출력 신호이고, 왜곡은 잘못된 등화(misequalization)로부터의 상주하는 심볼간 간섭 및 컬러링된 노이즈로 인한 것이다.
분수적으로 이격되는 등화기(150)는 동기식, 등화된 샘플을 1/T 레이트로 이득 제어 모듈(160)에 제공한다. 단계(770)에서, 이득 제어 모듈(160)은 등화된 샘플의 이득을 조절한다.
단계(780)에서, 이득-조정된 동기식 등화된 샘플은 시퀀스 검출기(170)에 의해 처리되는데, 검출기(170)는 검출기 결정에 기초하여 신호 추정치를 발생시키는데, 예를 들어 최대 가능도 시퀀스 검출기의 생존자 시퀀스를 따르는 데이터 결정으로부터 신호 추정치를 발생시킨다. 당업자가 인식할 바와 같이, 시퀀스 검출기는 이들 데이터 심볼을 디코딩하는 디코더에 검출된 데이터 심볼을 제공한다.
도 1a 및 8을 참조하면, 판독 채널(100)은 통신 링크(165)를 포함하는 제 1 피드백 루프를 포함한다. 단계(810)에서 이 방법은 시퀀스 검출기(170)에 의한 신호 추정치(199)를 생성한다. 단계(820)에서, 이들 신호 추정치(199)는 이득 제어 모듈(160)에 제공된다.
판독 채널(100)은 통신 링크(166)와, 최소 평균 제곱("LMS") 알고리즘(180), 및 통신 링크(185)를 포함하는 제 2 피드백 루프를 더 포함한다. 통상적인 LMS 알고리즘은 (1)비정적(nonstationary) 임펄시브 환경 노이즈, (2) 유한 정밀 산술, 및 (3) 등화 및 전자 증폭기와 관련되는 측정 노이즈에 의해 야기되는 현저한 안정성 및 성능 결함을 보일 수 있다. 소정 실시예에서, LMS 알고리즘(180)은 "누설성(leaky)" LMS 알고리즘을 포함하는데, 누설 파라미터는 비정적 입력, 낮은 신호 대 잡음 비 및 유한-정밀 산술로부터 발생하는 안정성 결함을 해결한다.
단계(830)에서, 신호 추정치(199)는 LMS 알고리즘(180)에 제공된다. 단계(840)에서, LMS 알고리즘(180)은 분수적으로 이격되는 등화기(150)에 업데이트된 등화기 계수 세트를 제공한다.
판독 채널(100)은 통신 링크(167), 타이밍 제어 모듈(190), 및 통신 링 크(195)를 포함하는 제 2 피드백 루프를 더 포함한다. 단계(850)에서, 신호 추정치(199)는 타이밍 제어 모듈(190)에 제공되고, 타이밍 제어 모듈(190)은 타이밍 신호를 발생시킨다. 단계(860)에서, 이 타이밍 신호는 업샘플러/보간기(135)에 제공된다.
소정 실시예에서, 이 방법은 단계(860)로부터 단계(740)로 이동하여 설명하는 바와 같이 계속된다. 도 8은 순차적으로 수행되는 단계(810 내지 860)를 도시하고 있지만, 소정 실시예에서 단계(810 내지 860)는 실질적으로 동기식으로 수행된다.
이제 도 1b를 참조하면, 도 1b는 판독 채널(101)을 도시하는 블록도이다. 판독 채널(101)은 개별 업샘플러(130) 및 보간기(140)를 포함한다.
판독 채널(100/101)의 소정 실시예에서, 등화기 적응 피드백 루프는 이득 적응 피드백 루프로부터 결합 해제된다. 결합 해제 없이, 이들 2개의 피드백 루프의 상호작용은 이득 및/또는 등화기 계수 드리프트를 잠재적으로 초래하는데, 이는 등화기 및 이득 제어 적응이 올바르게 제한되지 않는 경우에 판독 채널의 전체 성능을 감소시키거나 적응 루프의 발산을 유도할 수 있다.
도 3을 참조하면, 판독 채널(300)은 이득 적응 루프(310)를 포함하는데, 통신 링크(330)에 의해 제공되는 이득 제어 모듈(160)로부터의 지연된 출력 신호와 통신 링크(320)에 의해 제공되는 시퀀스 검출기(170) 결정에 의해 형성되는 신호 추정치(199) 사이의 차이를 포함하는 이득 제어 에러 신호는 통신 링크(340)를 사용하여 이득 제어 모듈(160)에 제공된다.
판독 채널(300)은 등화기 적응 루프(350)를 더 포함하는데, 통신 링크(370)에 의해 제공되는 지연된 등화 신호와 통신 링크(360)에 의해 제공되는 시퀀스 검출기(170) 결정에 의해 형성되는 신호 추정치 사이의 차이를 포함하는 등화기 에러 신호는 통신 링크(380)에 의해 LMS 알고리즘(180)에 제공된다.
소정 실시예에서, 이 장치 및 방법은 유클리드 거리 메트릭(metric)을 사용하여 부분적 응답 클래스-4(PR4) 목표에 대한 등화 및 최대-가능도 시퀀스 검출을 사용하는데, PRML로서 이 기술 분야에 알려진 조합이다. 이들 PRML 검출기, 및 목표 다항식(polynomial)(175)(도 1a)은 정수 계수를 포함하는데, 즉, D는 지연 연산자를 나타낸다.
더 높은 선형 리코딩 밀도에서, 선형 PR4 등화기는 실질적인 노이즈 향상을 유발한다. 소정 실시예에서, 이 장치 및 방법, 검출기(170)는 확장된 PRML 검출기("EPRML")를 포함한다. 이러한 EPRML 검출기(170)는 다항식을 가지며, 또한 고정된 구조인데, 목표 다항식(175)은 채널 연산점을 변경하도록 적응될 수 없다.
훨씬 더 높은 선형 리코딩 밀도에서, EPR4 목표는 추가적인 노이즈 향상을 유발할 수 있다. 본 발명의 장치 및 방법에 관한 소정 실시예에서, 검출기(170)는 확장된 EPRML 검출기("E2PRML")를 포함한다. 이러한 E2PRML 검출기(170)는, 목표 다항식을 가지며, 또한 고정된 구조인데, 목표 다항식(175)은 채널 연산점을 변경하도록 적응될 수 없다.
소정 실시예에서, 짧은 목표에 대한 등화는 채널 및 목표의 불일치를 완화할 수 없으며, 전체 응답을 변경하기 위해 요구되는 후속 등화는 노이즈 컬러레이 션(coloration), 노이즈 향상, 및 최종 성능 저하를 유발한다는 것이 발견되었다. 이와 달리, 목표의 길이를 과도하게 증가시키는 것은 최대 가능도 시퀀스 검출기의 복잡도의 바람직하지 못한 증가를 유발한다.
소정 실시예에서, 이 장치 및 방법은 노이즈 예측 최대 가능도("NPML") 검출기를 사용한다. NPML 검출기는 입력의 노이즈 화이트닝 필터를 시퀀스 검출기에 추가하고 더 긴 유효 목표에 기초하여 시퀀스 검출을 수행함으로써 향상된 신호도를 제공한다. 소정의 NPML 실시예에서, 목표 다항식은 정수가 아닌 계수를 포함한다. PR 목표 다항식이 정수가 아닌 계수를 취할 수 있게 함으로써, 채널에 대한 더 나은 일치가 가능하다.
소정 실시예에서, 목표 다항식(175)은 판독 채널(100)을 포함하는 정보 저장 및 검색 시스템의 초기화 동안에 설정된다. 다른 실시예에서, 목표 다항식(175)은 판독 채널(100)을 포함하는 정보 저장 및 검색 시스템과 상호접속되는 호스트 컴퓨터에 의해 제공된다.
이 장치 및 방법의 소정 실시예에서, 부분-응답 목표 및 분수적으로 이격되는 등화기 모두는 공동으로 업데이트된다. 이제 도 4를 참조하면, 본 발명의 판독 채널(400)은 NPML 검출기(410), 목표 적응 루프(440)를 포함하는데, 회로(430)는 업데이트된 목표(420)를 NPML 검출기(410)에 제공한다. 동시에, 등화기 출력 신호(450)가 사용되어 분수적으로 이격되는 등화기(150)에 제공되는 등화기 에러 신호를 발생시킨다. 이 예에서, 등화기는 신호 쉐이핑(shaping) 기능과 노이즈 예측 기능을 결합한다.
판독 채널(400)은 고정 클록(110), 아날로그 대 디지털 컨버터(120), 업샘플러/보간기(135)(도 1a) 또는 업샘플러(130)(도 1b) 및 보간기(140)(도 1b)를 더 포함한다. 소정 실시예에서, 판독 채널(400)은 이득 적응 루프(310)(도 3)를 더 포함하는데, 전술한 바와 같이 등화기/목표 적응뿐만 아니라 타이밍 및 이득 조절이 결합 해제된다.
이제 도 4 및 8을 참조하면, 목표 적응 실시예에서 이 방법은 단계(870)를 포함하는데, 이 장치 및 방법은 조절된 목표를 생성한다. 단계(880)에서, 이 장치 및 방법은 이 조절된 목표를 NPML 검출기(410)에 제공한다.
소정 실시예에서, 판독 채널은 분수적으로 이격되는 등화기 및 노이즈 예측 필터의 개별적 구현을 포함한다. 예를 들어 도 5를 참조하면, 판독 채널(500)은 노이즈 예측 필터 업데이트 루프(520)를 포함하는 노이즈 예측 필터(510)와 결합하여 분수적으로 이격되는 등화기(150)를 포함하는데, 두 개의 필터가 적응적으로 조절된다. 판독 채널(500)은 고정 클록(110), 아날로그 대 디지털 컨터버(120), 업샘플러/보간기(135)(도 1a) 또는 업샘플러(130)(도 1b) 및 보간기(140)(도 1b)를 더 포함한다. 소정 실시예에서, 판독 채널(500)은 이득 적응 루프(310)(도 3)를 더 포함하는데, 전술한 바와 같이 등화기 적응뿐만 아니라 타이밍 및 이득 조절도 결합 해제된다.
소정 실시예에서, 이 장치는 상태-의존 NPML 검출기를 포함한다. 이제 도 6을 참조하면, 판독 채널(600)은 메트릭 계간 유닛(620)을 포함하는 NPML 검출기(610)를 포함하는데, Pk(D), k-0, 1, ...2xNstates-1은 NPML 격자(trellis)상의 (k)번째 이동에 해당하는 예측자 계수 세트를 나타낸다. 판독 채널(600)은 고정된 클록(110), 아날로그 대 디지털 컨버터(120), 업샘플어/보간기(135)(도 1a) 또는 업샘플러(130)(도 1b) 및 보간기(140)(도 1b)를 더 포함한다. 소정 실시예에서, 판독 채널(600)은 이득 적응 루프(310)(도 3)를 더 포함하는데, 전술한 바와 같이 등화기 적응뿐만 아니라 타이밍 및 이득 조절이 결합 해제된다.
저장 서비스 제공자는 이 장치와 방법을 사용하여 저장 서비스 소비자에게 향상된 정보 저장 서비스를 제공할 수 있다. 더 구체적으로, 저장 서비스 제공자는 저장 서비스 소비자로부터 수신된 데이터를 심볼 레이트로 정보 저장 매체에 인코딩하고, 추후에 상기 정보 저장 매체로부터의 데이터를 판독하여 아날로그 신호를 형성함으로써 저장 서비스 소비자에 제공되는 서비스를 향상시킬 수 있다. 저장 서비스를 제공하는 이 장치와 방법을 사용하여 아날로그 신호를 고정된 샘플링 레이트로 비동기식 샘플링하여 샘플링된 신호를 형성하고, 보간된 샘플을 형성하며, 이들 보간된 샘플을 분수적으로 이격되는 등화기에 보간 레이트로 제공할 수 있는데, 이 보간 레이트는 심볼 레이트보다 크다. 저장 서비스 제공자는 이 장치와 방법을 사용하여 등화 레이트로 동기식 등화된 샘플을 형성하고, 이들 등화된 샘플의 이득을 조절하며, 이득 조절된 동기식 등화된 샘플을 사용하여 최대 가능도 시퀀스 추정치를 나타내는 데이터 심볼을 검출할 수 있으며, 여기서 등화 레이트는 보간 레이트보다 작거나 같다.
도 7 및 8에 도시된 방법의 실시예는 개별적으로 구현될 수 있다. 또한, 소정 실시예에서, 도 7 및/또는 8에 인용된 개별 단계는 결합, 제거 또는 재정렬될 수 있다.
소정 실시예에서, 본 발명은 판독 채널을 포함하는 데이터 저장 장치에 배치되는 메모리에 상주하는 인스트럭션을 포함하는데, 이들 인스트럭션은 판독 채널을 포함하는 데이터 저장 장치에 배치되는 프로세서에 의해 실행되어 도 7에 인용된 단계들(720, 730, 740, 750, 760, 770, 780) 및/또는 도 8에 인용된 단계들(810, 820, 830, 840, 850, 860, 870, 880)을 수행한다.
다른 실시예에서, 본 발명은 임의의 다른 컴퓨터 프로그램 제품에 상주하는 인스트럭션을 포함하는데, 이들 인스트럭션은 판독 채널을 포함하는 정보 저장 및 검색 시스템 외부 또는 내부의 컴퓨터에 의해 실행되어 도 7에 인용된 단계들(720,730,740,750,760,770,780) 및/또는 도 8에 인용된 단계들(810,820,830,840,850,860,870,880)을 수행한다. 어느 경우에도, 인스트럭션은 가령, 자기 정보 저장 매체, 광 정보 저장 매체. 전자 정보 저장 매체 등을 포함하는 정보 저장 매체에 인코딩될 수 있다. "전자 정보 매체"가 의미하는 것은 가령, PROM, EPROM, 플래시 PROM, 콤팩트플래시, 스마트미디어 등과 같은 디바이스이다.
본 발명의 바람직한 실시예를 상세히 설명하였지만, 다음 청구범위에 의해 설정되는 본 발명의 범위를 벗어나지 않고 당업자에 의해 실시예에 수정 및 변형이 이루어질 수 있다는 것은 명백할 것이다.

Claims (10)

  1. 판독 채널로서,
    제 1 레이트보다 큰 레이트로 데이터 트랙을 판독하여 형성되는 아날로그 신호를 비동기식으로 샘플링하는 비동기식 아날로그 대 디지털 컨버터 - 상기 데이터 트랙은 상기 제 1 레이트로 데이터 저장 매체에 기록되었음 - 와,
    상기 비동기식 아날로그 대 디지털 컨버터에 상호접속되며, 상기 제 1 레이트보다 큰 레이트로 상기 아날로그 신호를 비동기식 도메인으로 오버샘플링하는 업샘플러(an upsampler)와,
    상기 업샘플러와 상호접속되는 보간기(an interpolator)와,
    상기 보간기와 상호접속되는 분수적으로 이격되는 등화기(a fractionally-spaced equalizer) - 상기 보간기는 보간 레이트로 상기 분수적으로 이격되는 등화기에 보간된 샘플을 제공하며, 상기 분수적으로 이격된 등화기는 등화 레이트로 동기식 등화된 샘플을 형성하고, 상기 보간 레이트는 상기 등화 레이트보다 크거나 같으며, 상기 보간 레이트는 상기 제 1 레이트보다 큼 -와,
    상기 분수적으로 이격되는 등화기와 상호접속되는 이득 제어 모듈과,
    상기 이득 제어 모듈과 상호접속되는 시퀀스 검출기와,
    상기 시퀀스 검출기 및 상기 보간기와 상호접속되는 타이밍 제어 회로를 포함하는 제 1 피드백 회로와,
    상기 시퀀스 검출기 및 상기 분수적으로 이격되는 등화기에 상호접속되는 최소 평균 제곱 업데이트 회로를 포함하는 제 2 피드백 회로를 포함하는
    판독 채널.
  2. 삭제
  3. 삭제
  4. 데이터 저장 매체에 인코딩되는 정보를 판독하는 방법으로서,
    아날로그 대 디지털 컨버터와, 상기 아날로그 대 디지털 컨버터와 상호접속되는 업샘플러와, 상기 업샘플러와 상호접속되는 보간기와, 상기 보간기와 상호접속되는 분수적으로 이격되는 등화기와, 상기 분수적으로 이격되는 등화기와 상호접속되는 이득 제어 모듈과, 상기 이득 제어 모듈과 상호접속되는 시퀀스 검출기와, 상기 시퀀스 검출기 및 상기 보간기와 상호접속되는 타이밍 제어 회로를 포함하는 판독 채널을 제공하는 단계와,
    데이터 저장 매체에 기록된 데이터 트랙을 판독하여 아날로그 신호를 형성하는 단계 - 상기 데이터 트랙은 제 1 레이트로 인코딩된 정보를 포함함 - 와,
    고정된 샘플링 레이트로 상기 아날로그 신호를 비동기식으로 샘플링하여 샘플링된 신호를 형성하는 단계와,
    상기 제 1 레이트보다 큰 업샘플링 레이트로 비동기식 도메인에서 업샘플링하는 단계와,
    보간된 샘플을 형성하는 단계와,
    상기 분수적으로 이격된 등화기에 상기 제 1 레이트보다 큰 보간 레이트로 상기 보간된 샘플을 제공하는 단계와,
    상기 보간 레이트보다 작은 등화 레이트로 동기식 등화된 샘플을 형성하는 단계와,
    상기 동기식 등화된 샘플의 이득을 조절하는 단계와,
    타이밍 신호를 생성하는 단계와,
    상기 타이밍 신호를 상기 보간기에 제공하는 단계와,
    등화기 에러 신호를 생성하는 단계와,
    상기 등화기 에러 신호를 상기 분수적으로 이격된 등화기에 제공하는 단계와,
    상기 이득이 조절된 동기식 등화된 샘플을 사용하여 최대 가능도(maximum likelihood) 시퀀스 추정치를 나타내는 데이터 심볼을 검출하는 단계와,
    상기 시퀀스 검출기로부터의 결정에 의해 형성된 신호 추정치(signal estimates)를 생성하는 단계를 포함하며,
    상기 등화기 에러 신호를 생성하는 단계는, 이득 제어 이전에, 상기 신호 추정치와 지연된 등화 신호 간의 차를 포함하는 등화기 에러 신호를 생성하는 단계를 더 포함하는
    정보 판독 방법.
  5. 제 4 항에 있어서,
    지연된 이득 조절 신호와 상기 신호 추정치 간의 차를 포함하는 이득 제어 에러 신호를 생성하는 단계와,
    상기 이득 제어 에러 신호를 상기 이득 제어 모듈에 제공하는 단계를 더 포함하며,
    상기 등화기 에러 신호 생성 단계와 상기 이득 제어 에러 신호 생성 단계는 디커플링(decoupled)되는
    정보 판독 방법.
  6. 제 5 항에 있어서,
    상기 시퀀스 검출기를 제공하는 단계는 목표(target)를 포함하는 시퀀스 검출기를 제공하는 단계를 더 포함하며,
    상기 정보 판독 방법은,
    조정된 목표를 생성하는 단계와,
    상기 조정된 목표를 상기 시퀀스 검출기에 제공하는 단계와,
    상기 목표를 상기 조정된 목표로 설정하는 단계를 더 포함하는
    정보 판독 방법.
  7. 삭제
  8. 삭제
  9. 제 4 항 내지 제 6 항 중 어느 한 항에 따른 방법의 각각의 단계를 수행하는 프로그램을 포함하는 컴퓨터 판독가능 저장 매체.
  10. 삭제
KR1020087004505A 2005-08-26 2006-07-03 판독 채널, 정보 판독 방법 및 컴퓨터 판독가능 저장 매체 KR100968336B1 (ko)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
US11/213,127 US7394608B2 (en) 2005-08-26 2005-08-26 Read channel apparatus for asynchronous sampling and synchronous equalization
US11/213,127 2005-08-26

Publications (2)

Publication Number Publication Date
KR20080040733A KR20080040733A (ko) 2008-05-08
KR100968336B1 true KR100968336B1 (ko) 2010-07-08

Family

ID=37307226

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020087004505A KR100968336B1 (ko) 2005-08-26 2006-07-03 판독 채널, 정보 판독 방법 및 컴퓨터 판독가능 저장 매체

Country Status (8)

Country Link
US (2) US7394608B2 (ko)
EP (1) EP1917662B1 (ko)
JP (1) JP4959704B2 (ko)
KR (1) KR100968336B1 (ko)
CN (1) CN101248493A (ko)
AT (1) ATE442651T1 (ko)
DE (1) DE602006009123D1 (ko)
WO (1) WO2007023012A1 (ko)

Families Citing this family (78)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US7522367B2 (en) * 2005-11-23 2009-04-21 International Business Machines Corporation Asynchronous read channel shaped toward generalized partial response characteristics
US7953187B2 (en) * 2006-06-21 2011-05-31 Forte Design Systems Limited Likelihood detector apparatus and method
US7738201B2 (en) * 2006-08-18 2010-06-15 Seagate Technology Llc Read error recovery using soft information
TWI351204B (en) * 2007-10-29 2011-10-21 Realtek Semiconductor Corp Network apparatus and network signal processing method
TWI407744B (zh) * 2008-02-04 2013-09-01 Realtek Semiconductor Corp 網路信號處理裝置
US8245104B2 (en) 2008-05-02 2012-08-14 Lsi Corporation Systems and methods for queue based data detection and decoding
KR101460835B1 (ko) * 2008-05-19 2014-11-11 에이저 시스템즈 엘엘시 데이터 검출기 피드백 루프에서 레이턴시를 완화하는 시스템들 및 방법들
US8949701B2 (en) 2008-09-23 2015-02-03 Agere Systems Inc. Systems and methods for low latency media defect detection
CN102037513A (zh) * 2008-11-20 2011-04-27 Lsi公司 用于噪声降低的数据检测的系统和方法
US8266505B2 (en) 2009-08-12 2012-09-11 Lsi Corporation Systems and methods for retimed virtual data processing
CN102668399B (zh) * 2009-11-26 2015-05-27 飞思卡尔半导体公司 用于均衡信号的接收器和方法
US8804260B2 (en) 2010-09-13 2014-08-12 Lsi Corporation Systems and methods for inter-track interference compensation
US8385014B2 (en) 2010-10-11 2013-02-26 Lsi Corporation Systems and methods for identifying potential media failure
US8560930B2 (en) 2010-10-11 2013-10-15 Lsi Corporation Systems and methods for multi-level quasi-cyclic low density parity check codes
US8661071B2 (en) 2010-10-11 2014-02-25 Lsi Corporation Systems and methods for partially conditioned noise predictive equalization
US8566379B2 (en) 2010-11-17 2013-10-22 Lsi Corporation Systems and methods for self tuning target adaptation
US8810940B2 (en) 2011-02-07 2014-08-19 Lsi Corporation Systems and methods for off track error recovery
US8699167B2 (en) 2011-02-16 2014-04-15 Lsi Corporation Systems and methods for data detection using distance based tuning
US8446683B2 (en) 2011-02-22 2013-05-21 Lsi Corporation Systems and methods for data pre-coding calibration
US20120230676A1 (en) * 2011-03-07 2012-09-13 Fan Mo Turn-up and long term operation of adaptive equalizer in optical transmission systems
US8693120B2 (en) 2011-03-17 2014-04-08 Lsi Corporation Systems and methods for sample averaging in data processing
US8854753B2 (en) 2011-03-17 2014-10-07 Lsi Corporation Systems and methods for auto scaling in a data processing system
US8611033B2 (en) 2011-04-15 2013-12-17 Lsi Corporation Systems and methods for selective decoder input data processing
US8887034B2 (en) 2011-04-15 2014-11-11 Lsi Corporation Systems and methods for short media defect detection
US8670955B2 (en) 2011-04-15 2014-03-11 Lsi Corporation Systems and methods for reliability assisted noise predictive filtering
US8565047B2 (en) 2011-04-28 2013-10-22 Lsi Corporation Systems and methods for data write loopback based timing control
US8566665B2 (en) 2011-06-24 2013-10-22 Lsi Corporation Systems and methods for error correction using low density parity check codes using multiple layer check equations
US8560929B2 (en) 2011-06-24 2013-10-15 Lsi Corporation Systems and methods for non-binary decoding
US8499231B2 (en) 2011-06-24 2013-07-30 Lsi Corporation Systems and methods for reduced format non-binary decoding
US8879182B2 (en) 2011-07-19 2014-11-04 Lsi Corporation Storage media inter-track interference cancellation
US8830613B2 (en) 2011-07-19 2014-09-09 Lsi Corporation Storage media inter-track interference cancellation
US8819527B2 (en) 2011-07-19 2014-08-26 Lsi Corporation Systems and methods for mitigating stubborn errors in a data processing system
US8854754B2 (en) 2011-08-19 2014-10-07 Lsi Corporation Systems and methods for local iteration adjustment
US8539328B2 (en) 2011-08-19 2013-09-17 Lsi Corporation Systems and methods for noise injection driven parameter selection
US9026572B2 (en) 2011-08-29 2015-05-05 Lsi Corporation Systems and methods for anti-causal noise predictive filtering in a data channel
US8661324B2 (en) 2011-09-08 2014-02-25 Lsi Corporation Systems and methods for non-binary decoding biasing control
US8681441B2 (en) 2011-09-08 2014-03-25 Lsi Corporation Systems and methods for generating predictable degradation bias
US8850276B2 (en) 2011-09-22 2014-09-30 Lsi Corporation Systems and methods for efficient data shuffling in a data processing system
US8767333B2 (en) 2011-09-22 2014-07-01 Lsi Corporation Systems and methods for pattern dependent target adaptation
US8479086B2 (en) 2011-10-03 2013-07-02 Lsi Corporation Systems and methods for efficient parameter modification
US8689062B2 (en) 2011-10-03 2014-04-01 Lsi Corporation Systems and methods for parameter selection using reliability information
US8578241B2 (en) 2011-10-10 2013-11-05 Lsi Corporation Systems and methods for parity sharing data processing
US8862960B2 (en) 2011-10-10 2014-10-14 Lsi Corporation Systems and methods for parity shared data encoding
US8443271B1 (en) 2011-10-28 2013-05-14 Lsi Corporation Systems and methods for dual process data decoding
US8683309B2 (en) 2011-10-28 2014-03-25 Lsi Corporation Systems and methods for ambiguity based decode algorithm modification
US8527858B2 (en) 2011-10-28 2013-09-03 Lsi Corporation Systems and methods for selective decode algorithm modification
US8751913B2 (en) 2011-11-14 2014-06-10 Lsi Corporation Systems and methods for reduced power multi-layer data decoding
US8531320B2 (en) 2011-11-14 2013-09-10 Lsi Corporation Systems and methods for memory efficient data decoding
US8773811B2 (en) 2011-12-12 2014-07-08 Lsi Corporation Systems and methods for zone servo timing gain recovery
US8681444B2 (en) 2012-06-07 2014-03-25 Lsi Corporation Multi-zone servo processor
US8625216B2 (en) 2012-06-07 2014-01-07 Lsi Corporation Servo zone detector
US8559494B1 (en) 2012-06-20 2013-10-15 MagnaCom Ltd. Timing synchronization for reception of highly-spectrally-efficient communications
US8831124B2 (en) 2012-06-20 2014-09-09 MagnaCom Ltd. Multi-mode orthogonal frequency division multiplexing transmitter for highly-spectrally-efficient communications
US8564897B1 (en) 2012-06-21 2013-10-22 Lsi Corporation Systems and methods for enhanced sync mark detection
US8687310B1 (en) * 2012-11-28 2014-04-01 Lsi Corporation Iterative decoding using adaptive feedback
US9019641B2 (en) 2012-12-13 2015-04-28 Lsi Corporation Systems and methods for adaptive threshold pattern detection
US9053217B2 (en) 2013-02-17 2015-06-09 Lsi Corporation Ratio-adjustable sync mark detection system
US9424876B2 (en) 2013-03-14 2016-08-23 Avago Technologies General Ip (Singapore) Pte. Ltd. Systems and methods for sync mark mis-detection protection
US9214187B2 (en) 2013-05-31 2015-12-15 International Business Machines Corporation Cycle-slip resilient iterative data storage read channel architecture
US8964321B2 (en) 2013-05-31 2015-02-24 International Business Machines Corporation Iterative data storage read channel architecture having dropout mitigation
US8988798B2 (en) 2013-05-31 2015-03-24 International Business Machines Corporation Iterative data storage read channel architecture
US9275655B2 (en) 2013-06-11 2016-03-01 Avago Technologies General Ip (Singapore) Pte. Ltd. Timing error detector with diversity loop detector decision feedback
US10152999B2 (en) 2013-07-03 2018-12-11 Avago Technologies International Sales Pte. Limited Systems and methods for correlation based data alignment
US9129650B2 (en) 2013-07-25 2015-09-08 Avago Technologies General Ip (Singapore) Pte. Ltd. Array-reader based magnetic recording systems with frequency division multiplexing
US9129646B2 (en) 2013-09-07 2015-09-08 Avago Technologies General Ip (Singapore) Pte. Ltd. Array-reader based magnetic recording systems with mixed synchronization
US9118519B2 (en) 2013-11-01 2015-08-25 MagnaCom Ltd. Reception of inter-symbol-correlated signals using symbol-by-symbol soft-output demodulator
US9323625B2 (en) 2013-11-12 2016-04-26 Avago Technologies General Ip (Singapore) Pte. Ltd. Systems and methods for lost synchronization data set reprocessing
US9130637B2 (en) 2014-01-21 2015-09-08 MagnaCom Ltd. Communication methods and systems for nonlinear multi-user environments
US9496900B2 (en) 2014-05-06 2016-11-15 MagnaCom Ltd. Signal acquisition in a multimode environment
US8891701B1 (en) 2014-06-06 2014-11-18 MagnaCom Ltd. Nonlinearity compensation for reception of OFDM signals
US9246523B1 (en) 2014-08-27 2016-01-26 MagnaCom Ltd. Transmitter signal shaping
US9224420B1 (en) 2014-10-02 2015-12-29 Avago Technologies General Ip (Singapore) Pte. Ltd. Syncmark detection failure recovery system
US9191247B1 (en) 2014-12-09 2015-11-17 MagnaCom Ltd. High-performance sequence estimation system and method of operation
US9183877B1 (en) * 2015-03-20 2015-11-10 Western Digital Technologies, Inc. Data storage device comprising two-dimensional data dependent noise whitening filters for two-dimensional recording
US9780945B1 (en) * 2016-04-01 2017-10-03 Intel IP Corporation Methods and devices for spur cancellation in digital phase locked loops
CN110247751B (zh) * 2018-11-15 2022-05-03 浙江芯昇电子技术有限公司 正交幅度调制qam信号位同步的方法、装置及存储介质
TWI718808B (zh) 2019-12-16 2021-02-11 瑞昱半導體股份有限公司 干擾消除器與干擾消除方法
CN114793154B (zh) * 2022-06-20 2022-09-06 天地信息网络研究院(安徽)有限公司 一种定时同步锁定检测方法

Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR980011304A (ko) * 1996-07-29 1998-04-30 로버트 에프. 도너휴 샘플링된 진폭 판독 채널 및 이진 데이터 판독 방법
KR19980068583A (ko) * 1997-02-21 1998-10-26 김광호 디지털 vcr의 적응적인 신호 처리방법 및 그 회로

Family Cites Families (23)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US4847877A (en) 1986-11-28 1989-07-11 International Business Machines Corporation Method and apparatus for detecting a predetermined bit pattern within a serial bit stream
GB8800739D0 (en) 1988-01-13 1988-02-10 Ncr Co Multipoint modem system having fast synchronization
JPH04183016A (ja) 1990-11-16 1992-06-30 Nec Corp タップ間隔混合型等化器
JP2945139B2 (ja) 1990-12-03 1999-09-06 ボード オブ トラスティーズ リーランド スタンフォード ジュニア ユニバーシティ デジタル記憶媒体に記憶された情報を処理するための適応性判断フィードバックイコライザ装置
US5132988A (en) 1990-12-03 1992-07-21 Board Of Trustees, Leland Stanford Jr. University Adaptive decision feedback equalizer apparatus for processing information stored on digital storage media
IT1273963B (it) * 1995-02-24 1997-07-11 Alcatel Italia Metodo e circuiti di equalizzazione a spaziatura frazionata
US5835296A (en) 1996-04-26 1998-11-10 U.S. Philips Corporation Apparatus for reproducing a digital information signal from a record carrier and counting the number of bits between two sync patterns
DE69723477T2 (de) * 1997-05-15 2004-05-27 International Business Machines Corp. Anordnung und verfahren zur rauschvorhersagenden maximal-wahrscheinlichkeitsdetektion
US6009549A (en) 1997-05-15 1999-12-28 Cirrus Logic, Inc. Disk storage system employing error detection and correction of channel coded data, interpolated timing recovery, and retroactive/split-segment symbol synchronization
US5966415A (en) 1997-06-13 1999-10-12 Cirrus Logic, Inc. Adaptive equalization in a sub-sampled read channel for a disk storage system
US6111710A (en) 1997-06-25 2000-08-29 Cirrus Logic, Inc. Asynchronous/synchronous gain control for interpolated timing recovery in a sampled amplitude read channel
KR100244770B1 (ko) * 1997-06-30 2000-02-15 전주범 디지탈 자기 기록/재생 시스템의 보간 필터
US6084924A (en) 1998-03-13 2000-07-04 International Business Machines Corporation Asynchronous low sampling rate read channel using combination midpoint and linear interpolation
US6233107B1 (en) 1998-03-20 2001-05-15 Seagate Technology Llc Analog self-synchronization subsystem based on peak detection and post processing in a sampled channel of digital magnetic recording
JP3930202B2 (ja) * 1999-06-29 2007-06-13 株式会社東芝 適応等化器及びこれを用いた光ディスク装置
US6816328B2 (en) * 2000-06-20 2004-11-09 Infineon Technologies North America Corp. Pseudo-synchronous interpolated timing recovery for a sampled amplitude read channel
US6594098B1 (en) 2000-09-12 2003-07-15 Marvell International Ltd. Acquistion timing loop for read channel
US7079576B2 (en) 2001-05-24 2006-07-18 Frank Patrick Bologna Joint zero-forcing and matched-filter adaptive digital equalizer
US6904084B2 (en) 2001-09-05 2005-06-07 Mediatek Incorporation Read channel apparatus and method for an optical storage system
JP3813931B2 (ja) 2003-01-31 2006-08-23 株式会社東芝 情報再生装置及び情報再生方法
JP4206886B2 (ja) * 2003-09-29 2009-01-14 ソニー株式会社 Ｉｔｒデータ再生装置、記録再生システムおよび補間フィルタ
US7430084B2 (en) * 2004-12-03 2008-09-30 International Business Machines Corporation Magnetic tape read channel signal values developed employing intermediate bits of the path memory of a PRML viterbi detector
US7773324B2 (en) * 2005-04-12 2010-08-10 Stmicroelectronics, Inc. Phase acquisition loop for a read channel and related read channel, system, and method

Patent Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR980011304A (ko) * 1996-07-29 1998-04-30 로버트 에프. 도너휴 샘플링된 진폭 판독 채널 및 이진 데이터 판독 방법
KR19980068583A (ko) * 1997-02-21 1998-10-26 김광호 디지털 vcr의 적응적인 신호 처리방법 및 그 회로

Also Published As

Publication number Publication date
ATE442651T1 (de) 2009-09-15
DE602006009123D1 (de) 2009-10-22
US20080259484A1 (en) 2008-10-23
US7394608B2 (en) 2008-07-01
JP2009506469A (ja) 2009-02-12
CN101248493A (zh) 2008-08-20
JP4959704B2 (ja) 2012-06-27
US20070047121A1 (en) 2007-03-01
EP1917662B1 (en) 2009-09-09
US7684139B2 (en) 2010-03-23
EP1917662A1 (en) 2008-05-07
KR20080040733A (ko) 2008-05-08
WO2007023012A1 (en) 2007-03-01

Similar Documents

Publication Publication Date Title
KR100968336B1 (ko) 판독 채널, 정보 판독 방법 및 컴퓨터 판독가능 저장 매체
US6104766A (en) Noise predictive maximum likelihood (NPML) detection methods and apparatus based thereon
US7002767B2 (en) Detection of recorded data employing interpolation with gain compensation
JP4014689B2 (ja) 局部応答チャンネルにおけるノイズ相関を低減する方法および装置
US6834035B1 (en) Digital reproduced signal processing device
US7466766B2 (en) Processing servo data having DC level shifts
JP2011014223A (ja) リード・チャネルにおけるフォーマット効率の高いタイミング回復のためのシステムおよび方法
US6791776B2 (en) Apparatus for information recording and reproducing
WO2006034122A2 (en) Viterbi decoder with direct current restoration
US6819724B2 (en) Viterbi decoder and Viterbi decoding method
JP4480584B2 (ja) 適応等化回路及び適応等化方法
US7221638B2 (en) Electronic circuit for decoding a read signal from an optical storage medium
US7978792B2 (en) Reproducing apparatus and method, signal processing apparatus and method, and program
US8111739B1 (en) Detector for low frequency offset distortion
KR20030029896A (ko) 정정신호를 얻기 위한 파형 등화기와 정보 재생장치
EP1441344A1 (en) Electronic circuit for decoding a read signal from an optical storage medium
US20080104490A1 (en) Digital data decoding apparatus and digital data decoding method
JP2007273016A (ja) 再生信号処理装置
US8537883B1 (en) Detector for low frequency offset distortion
JP3994987B2 (ja) 再生装置
JP2001189052A (ja) 波形等化器
WO2010037642A1 (en) Signal level recovery for partial response channels
JP2000138594A (ja) 信号処理装置および記録媒体の再生装置
US20080148134A1 (en) Digital data decoding apparatus and digital data decoding method
EP1698094A1 (en) Method and system for providing timing recovery in an optical system

Legal Events

Date Code Title Description
A201 Request for examination
E902 Notification of reason for refusal
E701 Decision to grant or registration of patent right
GRNT Written decision to grant
FPAY Annual fee payment

Payment date: 20130604

Year of fee payment: 4

FPAY Annual fee payment

Payment date: 20140609

Year of fee payment: 5

FPAY Annual fee payment

Payment date: 20150602

Year of fee payment: 6

FPAY Annual fee payment

Payment date: 20160527

Year of fee payment: 7

FPAY Annual fee payment

Payment date: 20170601

Year of fee payment: 8

FPAY Annual fee payment

Payment date: 20180529

Year of fee payment: 9

FPAY Annual fee payment

Payment date: 20190625

Year of fee payment: 10