JP2003317405A

JP2003317405A - 信号処理装置および方法、記録媒体、並びにプログラム

Info

Publication number: JP2003317405A
Application number: JP2002117828A
Authority: JP
Inventors: Yoshiyuki Kajiwara; 祥行梶原; Hiroyuki Ino; 浩幸井野
Original assignee: Sony Corp
Current assignee: Sony Corp
Priority date: 2002-04-19
Filing date: 2002-04-19
Publication date: 2003-11-07

Abstract

(57)【要約】【課題】 ITR方式によるディジタルPLLにおいて、初期
位相誤差を小さくすることができるようにする。【解決手段】ゼロクロス点検出器１４によりゼロクロ
ス点が検出されたとき、引き込みパターン生成器１５
は、再生信号に挿入されている引き込みパターンを推定
し、セレクタ１６を介して位相誤差計算器１７に供給す
る。位相誤差計算器１７は、補間フィルタ１２からの再
生信号の位相と、引き込みパターンの位相との位相差を
計算する。平均初期位相誤差計算器１８は、複数の位相
誤差の平均を算出する。位相オフセット量計算器２１
は、位相誤差の平均値をPA２２が発振するデータの時間
軸上の値に変換する。PA２２は、算出された位相オフセ
ット量に基づいて位相を補正する。補間フィルタ１２
は、PA２２の位相に基づいて再生信号を補間する。その
後、PLL制御が開始される。本発明は、ディジタル磁気
記録再生装置に適用することができる。

Description

【発明の詳細な説明】

【０００１】

【発明の属する技術分野】本発明は、信号処理装置およ
び方法、記録媒体、並びにプログラムに関し、特に、デ
ィジタル信号を適切に再生することができるようにした
信号処理装置および方法、記録媒体、並びにプログラム
に関する。

【０００２】

【従来の技術】近年ディジタル回路の製造プロセスが微
細化されるにともなって、従来と同等の規模の回路と比
較した場合にディジタル回路の消費電力は低減する傾向
にあり、アナログ回路の消費電力は、ディジタル回路に
比べ、相対的に電力消費が多く、またディジタル回路が
その動作を内部の数学的なビット演算で行うためチップ
の個体差が原理的に生じないのに対し、アナログ回路は
チップ内部のアナログ素子自体の性能にばらつきが生じ
る可能性があり、また動作温度などの環境要因によって
同一のチップにおいても特性を変化させる可能性がある
ため、アナログ回路全体としても性能の個体差および動
作のばらつきが生じる可能性を原理的に保持している。
したがってアナログ回路とディジタル回路が混載する、
例えば、磁気記録用ディジタルデータ再生装置または光
記録若しくは光磁気記録用ディジタルデータ再生装置に
おいては、LSIチップの歩留まり向上および動作の安定
を図るためにそれを構成する回路要素を動作のばらつき
が少なく、製造過程でのチップテスト手法が確立されて
いるディジタル回路で実現することが求められている。
ディジタル記録またはディジタル伝送されたデータの位
相同期を取るPLL回路も、ディジタル化が図られている
回路要素のひとつである。

【０００３】PLL回路のディジタル化には各種の手法が
提案されている。

【０００４】ディジタル通信の分野においては、補間に
よる位相同期（Interpolated Timing Recovery）（以
下、ITRと略称する）方式が実用化されている。なお、
この技術については、例えば、Floyd M. Gardnerの"Int
erpolation in Digital Modems- Part I: Fundamental
s", IEEE Transaction Communications , Vol.41、pp50
1-507、March 1993に詳細に示されている。

【０００５】また、ITR方式のディジタルPLL制御技術
は、磁気記録用データ再生装置にも応用されている。そ
の技術については、例えば、Zi-Ning WuおよびJohn M.
Cioffiの"A MMSE Interpolated Timing Recovery Schem
e for The Magnetic RecordingChannel," Communicatio
ns, 1997. ICC '97 Montreal, Towards the KnowledgeM
illennium. 1997 IEEE International Conference on,
Volume: 3, 1997 pp1625 -1629 vol.3、またはMark Sp
urbeck, Richard T. Behrensの"InterpolatedTiming Re
covery for Hard Disk Drive Read Channels" Communic
ations, 1997.ICC '97 Montreal, Towards the Knowled
ge Millennium. 1997 IEEE International Conference
on, Volume: 3, 1997 pp1618 -1624 vol.3に詳細に示
されている。

【０００６】ここでＩＴＲ方式によるＰＬＬ制御とは、
再生信号の位相と、PA（位相積算器（Phase Accumulato
r））から出力される整数値が示す位相との位相誤差に
基づいて、ディジタルフィルタなどで再生信号を補間
し、再生信号の位相を制御するものである。

【０００７】

【発明が解決しようとする課題】ディジタル信号処理に
よるPLL回路に求められる性能の１つとして、再生信号
の位相を、短時間に所望の位相まで引き込むこと（位相
同期をとること）が挙げられる。

【０００８】なお、PLL制御開始時（引き込み開始時）
における、所望する位相と再生信号の位相との位相差
（位相誤差）を初期位相誤差と称すると、初期位相誤差
が大きいほど、位相引き込みにおける位相誤差の減衰振
動の振幅は大きく、その結果、位相引き込みに時間がか
かる。したがって位相の引き込みを迅速に行うためには
初期位相誤差を小さくすることが必要となる。

【０００９】従来、一般的に用いられてきたVCO (Volta
ge Controlled Oscillator)を利用したアナログ回路に
よるPLL制御装置においては、さまざまな回路構成から
なるゼロ位相補正回路により初期位相誤差を小さくする
試みがなされているが、その技術をそのまま、ITR方式
を用いたディジタルPLL制御に応用することはできな
い。

【００１０】上記ゼロ位相補正回路の一例をあげる。装
置中に入力されるアナログ信号が通常磁気記録再生で用
いられるPR4またはPR1等化されていて、その理想検出符
号値として{-1, 0, 1}の３値を取る場合、信号の正負が
変わるゼロクロス点または信号のピーク点を利用し、そ
の後に再生される符号を推定する。アナログ回路におい
ては信号が時間的に連続しているため、ゼロクロス点ま
たはピーク点を正確に検出することができるため、その
検出精度は高い。信号のピーク値を検出する方法の例と
して、アナログフィルタの出力信号を全波整流器でその
絶対値をとり、その結果得られたアナログ信号の絶対値
の微分をとることで信号のピーク点を簡単に検出するこ
とができる。

【００１１】それに対してディジタル回路の場合、ディ
ジタル信号は離散的な信号であるので、例えば、ゼロク
ロス点検出においては、信号の正負の変化を検出したと
きに最大でサンプリング周期Ｔsだけの誤差が生じる可
能性があり、セロクロス点を基準にとってゼロ位相補正
をする場合にはその動作にばらつきが生じる。

【００１２】このように、ITR方式を用いたディジタルP
LL制御において、従来のVCOを使用したアナログ回路に
よるPLL装置で用いられるゼロ位相補正装置をそのまま
の回路構成で使用することはできなかった。

【００１３】本発明はこのような状況に鑑みてなされた
ものであり、ITR方式を用いたディジタルPLL制御におい
て、初期位相誤差を小さな値に抑制し、位相の引き込み
を迅速に行うことができるようにするものである。

【００１４】

【課題を解決するための手段】本発明の信号処理装置
は、再生信号に組み込まれた引き込みパターンの実再生
信号値から正しい再生ビットパターンを推定する推定手
段と、再生信号に組み込まれた引き込みパターンから実
再生信号値を読み取る読み取り手段と、推定手段により
推定された引き込みパターンの実再生信号値から得られ
た正しい再生ビットパターンと、読み取り手段により読
み取られた引き込みパターンから得られる実再生信号値
を利用して位相誤差を計算する第１の計算手段と、第１
の計算手段により計算されたＮ個分の位相差の平均値を
計算する第２の計算手段と、第２の計算手段により計算
された平均値に基づいて、位相積算器から出力される整
数値が示す位相と再生信号の位相が同期するように、位
相積算器を制御する制御手段と、制御手段により位相積
算器が制御された後、位相制御処理を開始する実行手段
とを備えことを特徴とする。

【００１５】制御手段は、位相誤差が、再生信号のチャ
ンネルクロック周期Tchで正規化された実質的な位相誤
差と所定の値との乗算で表されるとき、所定の値を、平
均値に除算して、位相誤差を、位相積算器から出力され
る整数値で示された位相の時間軸上の値に変換し、変換
された位相誤差に基づいて、位相積算器を制御すること
ができる。

【００１６】本発明の信号処理方法は、再生信号に組み
込まれた引き込みパターンより、その正しい再生ビット
パターンを推定する推定ステップと、再生信号に組み込
まれた引き込みパターンの実再生信号値を読み取るため
の読み取りステップと、推定ステップの処理で推定され
た引き込みパターンの正しい再生ビットパターンと、読
み取りステップの処理で読み取られた引き込みパターン
の実再生信号値を利用して位相誤差を計算する第１の計
算ステップと、第１の計算ステップの処理で計算された
Ｎ個分の位相誤差の平均値を計算する第２の計算ステッ
プと、第２の計算ステップの処理で計算された平均値に
基づいて初期位相誤差を検出し、位相積算器から出力さ
れる整数値が示す位相と再生信号の位相が同期するよう
に初期位相誤差相当の位相を補正するように位相積算器
を制御する制御ステップと、制御ステップの処理で位相
積算器が制御された後、位相制御処理を開始する実行ス
テップとを含むことを特徴とする。

【００１７】本発明の記録媒体のプログラムは、再生信
号に組み込まれた引き込みパターンより、その正しい再
生ビットパターンの推定を制御する推定制御ステップ
と、再生信号に組み込まれた引き込みパターンの実再生
信号値の読み取りを制御する読み取り制御ステップと、
推定制御ステップの処理で推定された引き込みパターン
の正しい再生ビットパターンと、読み取り制御ステップ
の処理で読み取られた引き込みパターンの実再生信号値
を利用して位相誤差の計算を制御する第１の計算制御ス
テップと、第１の計算制御ステップの処理で計算された
Ｎ個分の位相誤差の平均値の計算を制御する第２の計算
制御ステップと、第２の計算制御ステップの処理で計算
された平均値に基づいて初期位相誤差を検出し、位相積
算器から出力される整数値が示す位相と再生信号の位相
が同期するように、位相積算器を制御する制御ステップ
と、制御ステップの処理で位相積算器が制御された後、
位相制御処理を開始する実行制御ステップとを含むこと
を特徴とする。

【００１８】本発明のプログラムは、再生信号に組み込
まれた引き込みパターンより、その正しい再生ビットパ
ターンの推定を制御する推定制御ステップと、再生信号
に組み込まれた引き込みパターンの実再生信号値の読み
取りを制御する読み取り制御ステップと、推定制御ステ
ップの処理で推定された引き込みパターンの正しい再生
ビットパターンと、読み取り制御ステップの処理で読み
取られた引き込みパターンの実再生信号値を利用して位
相誤差の計算を制御する第１の計算制御ステップと、第
１の計算制御ステップの処理で計算されたＮ個分の位相
誤差の平均値の計算を制御する第２の計算制御ステップ
と、第２の計算制御ステップの処理で計算された平均値
に基づいて初期位相誤差を検出し、位相積算器から出力
される整数値が示す位相と再生信号の位相が同期するよ
うに、位相積算器を制御する制御ステップと、制御ステ
ップの処理で位相積算器が制御された後、位相制御処理
を開始する実行制御ステップとを含む処理をコンピュー
タに実行させることを特徴とする。

【００１９】本発明の信号処理装置および方法、並びに
プログラムにおいては、再生信号に組み込まれた引き込
みパターンより、その正しい再生ビットパターンが推定
され、再生信号に組み込まれた引き込みパターンの実再
生信号値が読み取られ、推定された引き込みパターンの
正しい再生ビットパターンと、読み取られた引き込みパ
ターンの実再生信号値を利用して位相誤差が計算され、
計算されたＮ個分の位相誤差の平均値が計算され、計算
された平均値に基づいて初期位相誤差を検出し、位相積
算器から出力される整数値が示す位相と再生信号の位相
が同期するように、位相積算器が制御され、位相積算器
が制御された後、位相制御処理が開始される。

【００２０】

【発明の実施の形態】図１は、本発明を適用したディジ
タル磁気記録再生装置におけるディジタルPLL回路４の
構成例を示している。

【００２１】このPLL回路４には、アナログ等化フィル
タ２により等化された磁気ヘッド再生信号h(t)がA/Dコ
ンバータ３によりディジタル信号にされた入力信号ｘ(k
T)、周波数ｆsの動作クロックSC、および論理積回路１
からの、動作クロックSCに同期したリード・ゲート信号
RGおよびアクイジション・ゲート信号ACQの論理積信号
が供給される。またリード・ゲート信号RGおよびアクイ
ジション・ゲート信号ACQは、内部の装置制御のために
直接入力されている。

【００２２】図示せぬ磁気ヘッドにより読み出された再
生信号h(t)には、図２に示すように、ランダム・データ
としての再生データの前段に、300ビット分の引き込み
パターン（プリアンブル・パターン）が記録時に前もっ
て挿入されている。このパターンは、例えば、・・・，
１，１，０，０，１，１，０，０，１，１，
・・・のようなデータ列で、チャンネル周期Ｔch（Ｔch
=１／ｆch）の4倍の周期で1周期となるようなパターン
である。

【００２３】なお、このプリアンブル・パターンから
は、再生時において、再生信号がパーシャル・レスポン
ス・クラス１(PR1)等化された場合、（・・・，１，
０， −１，０，１，０， −１，・・・）の既知の
検出ビットパターンが読み取られ、パーシャル・レスポ
ンス・クラス4(PR4)等化された場合、（・・・，１，
１，−１， −１，１，１，−１， −１，・・・）の
既知の検出ビットパターンが読み取られる。

【００２４】信号RGは、図２に示すように、プリアンブ
ル・パターンおよびランダム・データが再生信号として
入力されているとき、１となり、それ以外の無効信号が
再生信号として入力されているとき、０となる信号であ
る。信号ACQは、再生信号のプリアンブル・パターンが
終了した時点から、ランダム・データが入力される間０
となり、信号RGが０のとき1となる信号である。すなわ
ち、プリアンブル・パターンが再生信号として入力され
ているとき、PLL回路４に供給される、信号RGおよび信
号ACQの論理積をとった信号RG^ACQ（図６）は１とな
る。

【００２５】動作クロックSCは、図示せぬ周波数シンセ
サイザにおいて所定の基準クロックから生成される。PL
L回路４の各部の動作は、動作クロックSCに同期して行
われる。

【００２６】図１に戻り、論理積回路１は、供給される
信号RGおよび信号ACQの論理積を演算し、その演算結果
としての信号RG^ACQを、PLL回路４のゼロクロス点検出
器１４およびセレクタ１６に供給する。

【００２７】アナログ等化フィルタ２は、供給されたヘ
ッド再生信号h(t)を適正に等化し、A/Dコンバータ３に
供給する。

【００２８】A/Dコンバータ３は、アナログ等化フィル
タ２からの信号を、動作クロックSCの周期数ｆsでサン
プリングし、そのサンプリング結果を、PLL回路４のデ
ィジタル等化フィルタ１１に供給する。

【００２９】この例の場合、周波数ｆsは、下記の式で
表される。すなわち周波数ｆsは、再生信号のチャンネ
ル周波数ｆchより高い周波数である。ｆs= (16／15)×ｆch

【００３０】PLL回路４は、ITR方式を利用したディジタ
ルPLL制御を行うが、PLL制御を開始するに先立ち、ゼロ
クロス点の検出時に再生信号に組み込まれた引き込みパ
ターンの実再生信号値から推定される正しい再生ビット
パターンと、引き込みパターンの実再生信号値の位相誤
差の平均値に基づいて、PA２２の位相φを補正する。こ
のようにPA２２の位相φを補正することにより、PLL制
御開始時の位相誤差（初期位相誤差）を小さくすること
ができるので、位相の引き込みを迅速に行うことができ
る。

【００３１】PLL回路４は、ディジタル等化フィルタ１
１、補間フィルタ１２、3値検出器１３、ゼロクロス点
検出器１４、強制引き込みパターン生成器１５、セレク
タ１６、位相誤差計算器１７、平均初期位相誤差計算器
１８、セレクタ１９、2次ループフィルタ２０、位相オ
フセット量計算器２１、およびPA２２から構成される。

【００３２】ディジタル等化フィルタ１１は、A/Dコン
バータ３からのディジタル信号（再生信号）を、所望の
等化方式で等化する。

【００３３】なお、前段のアナログ等化フィルタ２によ
る等化と後段のディジタル等化フィルタ１１による等化
の総伝達関数は、入力された再生信号の波形を所望の等
化方式に等化するものであり、例えばパーシャル・レス
ポンス・クラス1（PR1）、またはパーシャル・レスポン
ス・クラス4（PR4）に等化する場合、( 1 + D )、また
は( 1 D² )となる。

【００３４】また、ディジタル等化フィルタ１１は、デ
ィジタルFIRフィルタまたはIIRフィルタで構成すること
ができるが、この例の場合、タップ数３２のディジタル
FIRフィルタから構成されている。

【００３５】補間フィルタ１２は、図３に示すように、
タップ数８のFIRフィルタで構成さされている。補間フ
ィルタ１２は、PA２２から指定された位相φに対応した
タップ係数を用いて、ディジタル等化フィルタ１１から
のディジタル信号を補間してその位相を調整する。すな
わち補間フィルタ１２のタップ係数をPA２２からの位相
φに応じて変動させて、再生信号を補間することで、再
生信号の位相に追従することができるようになされてい
る。

【００３６】なおこの例の場合、チャンネル周期Ｔch
（= １／ｆch）は128等分されているので、PA２２から
の位相φは、０乃至１２７の中のいずれかの値で表され
る。

【００３７】補間フィルタ１２のタップ係数は、例え
ば、下記の式に示すように、窓関数w(k)（式（２））を
乗じたSINC関数sinc(k)（式（１））としてのタップ係
数g(k)とすることができる。式（２）中のＭは、タップ
数で、この例の場合８である。 g(k) ＝w(k)×sinc(k)

【数１】

【数２】

【００３８】図４は、w(k)、sinc(k)、およびg(k)の軌
跡を表し、図５は、g(k)を用いた場合の係数器５１−１
乃至係数器５１−８（図３）におけるタップ係数a[0]
[φ]乃至タップ係数［7］［φ］を表している。

【００３９】なお、補間フィルタ１２のタップ数は、デ
ィジタル信号（再生信号）の位相を、PA２２からの位相
φに対応させて変化させることができるものであればよ
く、SINC関数、または多項式による補間係数とすること
もできる。

【００４０】補間フィルタ１２からの信号y(k)は、３値
検出器１３、ゼロクロス点検出器１４、および位相誤差
計算器１７に供給される。

【００４１】図１に戻り、3値検出器１３は、補間フィ
ルタ１２からの信号y(k)の元々のビット値を、検出閾値
に基づいて検出するスライサーであり、信号y(k)から、
1、０、または−１のいずれかの値を検出し、その検出
結果を検出ビットｚ0(k)としてセレクタ１６に出力す
る。この例の場合、検出点レベルは１．０であり、信号
y(k)のレベルが０．５以上である場合、１が検出ビット
とされ、０．５未満で−０．５より大きい場合、０が検
出ビットとされ、−０．５以下の場合、−１が検出ビッ
トとされる。

【００４２】なお、再生信号に対しては、信号ｙ（k）
を適切に３値化することができるように、レベル調整が
なされているものとする。

【００４３】ゼロクロス点検出器１４は、論理積回路１
から、図６に示すように１の信号RG^ ACQが入力されて
いるとき、補間フィルタ１２から供給された、現時刻k
の信号y(k)と一時刻前の信号y(k-1)の符号を比較し、符
号が変化したか否かを判定する（プラスからマイナス、
またはマイナスからプラスに変化したかを判定する）。
そしてゼロクロス点検出器１４は、符号が変化していな
いとき０で、信号RG ^ACQが1の間に初めて符号が変化し
たとき所定の時間だけ１となるゼロクロス点検出フラグ
en_ZCRS（図６）を発生し、強制引き込みパターン生成
器１５および平均初期位相誤差計算器１８に供給する。

【００４４】ゼロクロス点検出器１４はまた、符号が変
化したと判定したとき、信号y(k)の符号を表す信号sign
(y(k))（プラスまたはマイナスを表す信号）を、強制引
き込みパターン生成器１５に出力する。

【００４５】強制引き込みパターン生成器１５は、ゼロ
クロス点検出器１４からのゼロクロス点検出フラグen_Z
CRSが１になったとき、このときゼロクロス点検出器１
４から供給される信号sign(y(k))に基づいて、強制引き
込みパターンｚ1(k)を推定（生成）する。

【００４６】例えば、図７に示すように、信号ｙ(k-1)
が正の値で、信号ｙ(k)が負の値であり、ゼロクロス点
検出器１４からマイナスを表す信号sign(y(k))が供給さ
れた場合、再生信号がPR1等化されているとき、図８に
示すように、（０，−１，０，１，０，−１，・・・）
が、またPR４等化されているとき、（−１，−１，１，
１，−１，−１，・・・）が強制引き込みパターンz1
(k)として推定される。

【００４７】また、図９に示すように、信号ｙ(k-1)が
負の値で、信号ｙ(k)が正の値であり、ゼロクロス点検
出器１４からプラスを表す信号sign(y(k))が供給された
場合、図１０に示すように、再生信号がPR1等化されて
いるとき、（０，１，０，−１，０，１・・・）が、ま
たPR４等化されているときとき、（１，１，−１，−
１，１，１，・・・）が強制引き込みパターンz1(k)と
して推定される。

【００４８】なお、強制引き込みパターン生成器１５
は、ゼロクロス点検出フラグen_ZCRSが0の間（図６）、
値０の列を強制引き込みパターンz1(k)としてセレクタ
１６に出力する。

【００４９】セレクタ１６は、論理積回路１から、１の
信号RG＾ACQ（図６）が入力されているとき、強制引き
込みパターン生成器１５からの強制引き込みパターンz1
(k)を、位相誤差計算用検出パターンz(k)として選択
し、位相誤差計算器１７に出力する。一方、０の信号RG
＾ACQが入力されているとき、セレクタ１６は、３値検
出器１３からの検出ビットz0(k)を位相誤差計算用検出
パターンz(k)として選択し、位相誤差計算器１７に出力
する。

【００５０】位相誤差計算器１７は、補間フィルタ１２
からの信号ｙ(k)およびセレクタ１６からの位相誤差計
算用検出パターンz(k)を利用して式（３）を演算して、
位相誤差Δτ（k）を計算し、平均初期位相誤差計算器
１８およびセレクタ１９に供給する。

【数３】

【００５１】なお、式（３）は、Roy D. Cideciyan, F.
Dolivo, et al. "A PRML System for Digital Magneti
c Recording" IEEE Journal on Selected Areas in Com
muninations, Volume: 10, NO.1, January 1992. Page
(s): 38-56.に記載されているタイミング勾配の式であ
り、この式によれば、位相誤差Δτ（k）を、詳細は後
述する位相誤差計算利得に比例した値として近似的に計
算することができる。

【００５２】平均初期位相誤差計算器１８は、図６に示
すように、ゼロクロス点検出器１４から１のゼロクロス
点検出フラグen_ZCRSが入力され終わったときから一定
時間経過した後、内部信号であるフラグen_AVPE を、所
定時間（位相誤差計算器１７から、所定の数の位相誤差
Δτが入力される時間）だけ１にするとともに、１のフ
ラグen_AVPE を発生している間、位相誤差計算器１７か
らの位相誤差Δτの平均値（平均初期位相誤差Δτav
e）を計算する。

【００５３】平均初期位相誤差計算器１８は、平均初期
位相誤差Δτaveを計算し終えたときから所定時間経過
後、１の平均初期位相誤差ロードフラグen_LAVPE（図
６）を所定の時間だけ発生し、計算した平均初期位相誤
差Δτaveとともに、位相オフセット量計算器２１に供
給する。

【００５４】平均初期位相誤差計算器１８はまた、図６
に示すように、１の平均初期位相誤差ロードフラグen_L
AVPEを発生し終えたときから、位相オフセット量計算器
２１乃至補間フィルタ１２の処理により、算出した平均
初期位相誤差Δτaveに基づいて再生信号の位相が補間
されるまでの時間だけ待って、１のPLL動作フラグen_PL
Lを発生し、セレクタ１９に供給する。

【００５５】平均される位相誤差Δτの数は任意である
が、引き込みパターン、重畳されるノイズ等によって最
適な数が変わるが、より迅速に位相を引き込みたい場合
には少ない数とし、位相誤差の平均値計算の精度を上げ
たい場合には多い数とすることができる。

【００５６】例えばこの例の場合のように、プリアンブ
ル・パターンを用いてPLLの引き込みを開始する場合、
毎サンプリング時刻における位相誤差の値を理想的に同
じ値とすることができるので、平均をとる位相誤差Δτ
の数を少なくすることができる。これに対してランダム
なデータパターンを用いて、PLLの引き込みを開始する
場合、毎サンプリング時刻における位相誤差がばらつく
可能性があるので、平均をとる位相誤差Δτの数を増や
す必要がある。

【００５７】またハードウェア化を考慮した場合には、
平均をとる位相誤差Δτの数を、2のベキ乗とすること
によって、平均初期位相誤差の計算による除算を簡略化
することができる。

【００５８】なお、この例の場合、１６個分の位相誤差
Δτの平均が計算される。

【００５９】セレクタ１９は、平均初期位相誤差計算器
１８から、０のPLL動作フラグen_PLL（図６）が供給さ
れているとき、別途入力される０を実効位相誤差Δτef
f (k)として選択し、２次ループフィルタ２０に供給す
る。一方、1のPLL動作フラグen_PLLが供給されていると
き、セレクタ１９は、位相誤差計算器１７からの位相誤
差Δτ(k)を実効位相誤差Δτeff (k)として選択し、２
次ループフィルタ２０に供給する。すなわち、PLLの動
作は、PLL動作フラグen_PLLによって制御され、PLL動作
フラグen_PLLが０であるとき、PLL動作は実質行われな
い。

【００６０】2次ループフィルタ２０は、この例の場
合、IIRフィルタによって構成されており、式（４）に
示す伝達関数H_Loop(D)に従って、例えば、セレクタ１９
を介して供給される、位相誤差計算器１７からの位相誤
差Δτをフィルタリングし、その結果を位相オフセット
量計算器２１に供給する。ただし、Ｄは、１クロック遅
延演算子である。

【数４】

【００６１】式（４）中、フィルタ係数Ｋp，Ｋi は、P
LLのループ全体の利得を考慮した閉ループ伝達関数を求
めるときの特性方程式が式（５）で示されたときに、そ
の減衰定数ζが約０．７〜０．９５程度になるようなも
のであり、所望する引き込み特性によって調整される。

【数５】

【００６２】位相オフセット量計算器２１は、式（６）
に従って、位相のオフセット量Δφ(k)を算出し、PA２
２に供給する。PA２２は、位相オフセット量計算器２１
からの位相オフセット量Δφ(k)だけ、位相φ(k)をずら
す（補正する）。

【数６】

【００６３】ここで式（６）中の位相誤差検出利得Ｋpd
について説明する。

【００６４】例えば、PR4のプリアンブル・パターンの
波形を、図１１に示すようにSin型波形とした場合（そ
のとき得られる検出ビットパターンは（・・・，１，
１，−１，−１，１，１， −１，−１，・・・））、
検出点での信号レベルをVenvとすると、図１１に示すSi
n波形は式（７）で表される。

【数７】

【００６５】またこの場合、時刻kと時刻k-1における位
相誤差τk，τk-1が近似的にτk =τk-1であり、かつ位
相誤差は十分に小さいと仮定すれば、式（３）を式
（８）のように展開することができる。

【数８】

【００６６】この場合式（８）中のＶenv×πが、位相
誤差検出利得Ｋpdとなる。すなわち、再生信号をパーシ
ャル・レスポンス・クラス４(PR４)等化した場合、引き
込みパターンｚ1(k)と再生信号の信号ｙ(k)の位相誤差
Δτは、位相誤差検出利得Ｋpdと(τk ／Ｔch)の乗算で
表され、その(τk ／Ｔch)は、チャンネル周期Ｔchで規
格化された位相誤差τkを表しているので、式（６）に
示したように、平均初期位相誤差Δτaveを位相誤差検
出利得Ｋpdで除算することで、平均初期位相誤差Δτav
eを、PA２２が出力する整数値で表された位相の変化量
に変換することができる。

【００６７】なお、この例の場合、Venv＝１．０である
ので、PR4の場合の位相誤差検出利得Ｋpd（式（９））
は、近似的にπとなる。

【数９】

【００６８】また式（８）に示す展開にあたって、Sin
関数の一次式での展開の式（１０）を用いているので、
(τk ／Ｔch)が小さい領域以外では良好な近似ではない
が、おおよその位相誤差検出利得Ｋpdの値を見積もるに
は問題ない。ただし(τk ／Ｔch)が大きな領域になると
近似の誤差が生じ、またランダムなデータ列が入力され
た場合、近似誤差が生じる。

【数１０】

【００６９】図１２は、Sin型波形のPR1のプリアンブル
・パターンを表している（そのとき得られる検出ビット
パターンは（・・・，１，０，−１，０，１，０，−
１，０，・・・））。図１２に示すSin波形は式（１
１）で表される。

【数１１】

【００７０】時刻kと時刻k-1における位相誤差τk，τk
-1が近似的にτk =τk-1であり、かつ位相誤差は十分に
小さいと仮定すれば、式（３）を式（１２）のように展
開することができる。

【数１２】

【００７１】この場合式（１２）中のＶenv×（π／
２）が位相誤差検出利得Ｋpdとなる。すなわち、再生信
号をパーシャル・レスポンス・クラス１(PR１)等化した
場合も、引き込みパターンｚ1(k)と再生信号の信号ｙ
(k)の位相誤差Δτは、この位相誤差検出利得Ｋpdと(τ
k ／Ｔch)の乗算で表され、その(τk ／Ｔch)は、チャ
ンネル周期Ｔchで規格化された位相誤差τkを表してい
るので、式（６）に示したように、平均初期位相誤差Δ
τaveを位相誤差検出利得Ｋpdで除算することで、平均
初期位相誤差Δτaveを、PA２２が出力する整数値で表
された位相の変化量に変換することができる。

【００７２】なお、この例の場合、Venv＝１．０である
ので、この場合の位相誤差検出利得Kpd（式（１３））
は、近似的にπ／２となる。

【数１３】

【００７３】また式（１２）に示す展開にあっては、PR
4等化された信号の場合と同様に（式（８）に展開する
場合と同様に）、（τk_k／Ｔch）が小さい領域以外で
は良好な近似ではないが、おおよその位相誤差検出利得
Ｋpdの値を見積もるには問題ない。また(τk ／Ｔch)が
大きな領域になると近似の誤差が生じ、またランダムな
データ列が入力された場合、近似誤差が生じる。

【００７４】式（６）の説明に戻り、式（６）中、平均
初期位相誤差ロードフラグen_LAVPEが乗じてある項は、
平均初期位相誤差の補正項であり、en_LAVPEが1となっ
た一時刻だけその値を持つ。

【００７５】式（６）中のＧ0は、２次ループフィルタ
２０の出力Δμ(k)をPA２２が発振するデータの時間上
の値に変換する係数であり、これはITR方式によるPLL制
御において固有のものであって、PLLループ中の総利得
と関係する値である。Ｇ1は、平均初期位相誤差を補正
する係数（以下、平均初期位相誤差補正利得と称する）
である。

【００７６】なお、平均初期位相誤差補正利得Ｇ1につ
いては、実際は高次の項を無視したこと、プリアンブル
・パターンの波形をSin波形に近似したことによる誤
差、等化方式やその再生システムのノイズの振る舞いや
位相誤差計算器１７の非線形性などに位相誤差の出力が
依存するので、初期位相誤差のシミュレーション結果に
基づいて、最良のＧ1の値を決定することが望ましい。
なお、このシミュレーションについては後述する。

【００７７】PA２２は、いわゆるディジタル・アキュミ
ュレーターであり、PLLの位相分解能をNとしたならば、
０からＮ−１までのいずれかの値を取り、その値が、チ
ャンネル周期ＴchをN等分した場合の位相を表す。

【００７８】PA２２はまた、位相オフセット量計算器２
１からの位相オフセット量Δφ(k)に基づいて位相補正
を行う。具体的には、PA２２の位相φ(k)が、式（１
４）に従って算出される値に合わせられる。

【数１４】

【００７９】式（１４）中、―Δφ0はITR方式のPLL装
置固有のものである。これはA/Dコンバータのサンプリ
ング周波数fsが入力信号のチャンネル周波数fchよりも1
6/15倍だけ高いため、毎時刻にその分の位相進みを補正
しなければならない。その位相補正量は装置固有である
ため、定数―Δφ0を毎時刻補正する。またITR方式のPL
L装置は生来出力される信号に周期的に不連続なものが
現れる。本例においては式（１４）のφ(k)が負になっ
たときに発生し、そのときφ(k)はModulo 128の計算が
行われ、理論上一時刻前の信号と同じ信号が出力され
る。このようにModulo128の計算が行われたときの信号
は不要なサンプリング点として破棄される。

【００８０】式（１４）中のφ（ｋ−１）は、一時刻前
のPA位相である。

【００８１】次に、論理積回路１からの信号RG ^ ACQが
１である場合のPLL回路４の動作を、図１３のフローチ
ャートを参照して説明する。なお、論理積回路１からの
信号RG ^ ACQが１であるとき、セレクタ１９に入力され
る、平均初期位相誤差計算器１８からのPLL動作フラグe
n_PLLは０であるので、２次ループフィルタ２０には、
セレクタ１９から０が実効位相誤差Δτeffとして入力
される。すなわち、このときＰＬＬ制御は実質的に行わ
れない。

【００８２】ステップＳ１において、ゼロクロス点が検
出される。すなわちゼロクロス点検出器１４は、補間フ
ィルタ１２からの、現時刻kの信号y(k)と一時刻前の信
号y(k-1)の符号を比較し、符号が変化したか否かを判定
する。ゼロクロス点検出器１４は、符号が変化したと判
定したとき、強制引き込みパターン生成器１５および平
均初期位相誤差計算器１８に供給するゼロクロス点検出
フラグen_ZCRS（図６）を１とするとともに、符号が変
化したと判定したときの信号y(k)の信号sign(y(k))を、
強制引き込みパターン生成器１５に出力する。

【００８３】次に、ステップＳ２において、強制引き込
みパターンｚ1(k)が推定される。すなわち、強制引き込
みパターン生成器１５は、ゼロクロス点検出器１４から
のゼロクロス点検出フラグen_ZCRSが１になったとき、
このときゼロクロス点検出器１４から供給される信号si
gn(y(k))に基づいて、強制引き込みパターンｚ1(k)を推
定し、セレクタ１６に供給する。セレクタ１６にはいま
の場合、１の信号RG＾ACQが入力されているので、セレ
クタ１６は、強制引き込みパターン生成器１５からの強
制引き込みパターンｚ1（k）を、位相誤差計算用検出パ
ターンz(k)として選択し、位相誤差計算器１７に供給す
る。

【００８４】例えば、図８または図１０に示したような
強制引き込みパターンｚ1(k)が推定され、それが位相誤
差計算用検出パターンz(k)として、位相誤差計算器１７
に供給される。

【００８５】ステップＳ３において、位相誤差計算器１
７は、式（３）に従って、位相誤差Δτを計算し、平均
初期位相誤差計算器１８に供給する。

【００８６】次に、ステップＳ４において、平均初期位
相誤差Δτaveが計算される。すなわち、平均初期位相
誤差計算器１８は、ゼロクロス点検出器１４から１のゼ
ロクロス点検出フラグen_ZCRS（図６）が入力され終わ
ったときから一定時間経過後、内部信号であるフラグen
_AVPE を所定時間（この例の場合、位相誤差計算器１７
から、１６個の位相誤差Δτが入力される時間）だけ１
とするとともに、１のフラグen_AVPE を発生している
間、位相誤差計算器１７から入力された位相誤差Δτの
平均値（平均初期位相誤差Δτave）を計算する。

【００８７】平均初期位相誤差計算器１８は、平均初期
位相誤差Δτaveを計算し終えたときから所定時間経過
後、１の平均初期位相誤差ロードフラグen_LAVPEを所定
の時間だけ発生し、計算した平均初期位相誤差Δτave
とともに、位相オフセット量計算器２１に供給する。

【００８８】次に、ステップＳ５において、PA２２の位
相補正が行われる。すなわち、位相オフセット量計算器
２１は、式（６）に従って、位相のオフセット量Δφ
(k)を算出し、PA２２に供給する。

【００８９】PA２２は、位相オフセット量計算器２１か
ら供給された位相オフセット量Δφ(k)を利用して、式
（１４）を演算し、その結果得られた位相φ(k)を補間
フィルタに供給する。補間フィルタ１２は、PA２２から
供給された整数値が示す位相に対応するタップ係数を用
いて、ディジタル等化フィルタ１１からの再生信号を補
間する。PLLループ特性に従って、PA２２の位相と再生
信号の位相は徐々に近づき、最終的に再生信号の位相は
引き込まれる。

【００９０】次に、ステップＳ６において、ＰＬＬ制御
が開始される。平均初期位相誤差計算器１８は、ステッ
プＳ４で、平均初期位相誤差ロードフラグen_LAVPEを発
生し終えたときから所定の時間経過した後、１のPLL動
作フラグen_PLLを発生し、セレクタ１９に供給する。す
なわちセレクタ１９は、このとき位相誤差計算器１７か
らのΔτを実効位相誤差Δτeffとして選択し、２次ル
ープフィルタ２０に供給する。

【００９１】２次ループフィルタ２０は、式（４）に示
す伝達関数H_Loop(D)に従って、セレクタ１９を介して供
給される、位相誤差計算器１７からの位相誤差Δτをフ
ィルタリングし、その結果を位相オフセット量計算器２
１に供給する。

【００９２】このように、平均初期位相誤差Δτaveに
基づいてPA２２の位相を予め補正し、PA２２が発振する
データの位相と再生信号の位相誤差が小さくした後（初
期位相誤差が小さくした後）、PLL制御を開始するよう
にしたので、位相の引き込みを迅速に行うことができ
る。

【００９３】なお以上においては、再生されたときのビ
ットパターンが既知であるようなプリアンブル・パター
ンをデータの先頭に挿入しておき、そのスライサーによ
る検出値が、１、０、または−１である3値検出とした
ので、引き込みパターンを正確に検出することができ、
平均初期位相誤差の計算精度を高めることができた。

【００９４】次に、本発明における初期位相誤差につい
てのシミュレーション結果を説明する。ここでのシミュ
レーションでは、記録媒体に磁気記録されたデータの磁
化反転部分による波形であって、式（１５）に示される
ローレンツ波形が、再生波形として用いられている。な
おローレンツ波形は、磁気記録の再生波形を近似的に表
すものとして一般的に用いられているものである。

【数１５】

【００９５】式（１５）中の半値幅ａは、チャンネル周
期Ｔｃｈで除算した値の記録密度の指標であり、規格化
線密度(ＮＬＤ（Normalized Linear Density ）)を定義
する。なお、NLDはすべて２．５とした。

【００９６】図１４は、PR4等化した再生信号の入力位
相を、−２Ｔch乃至２Ｔchの範囲で変化させた場合の、
上述したようにPLL回路４における初期位相誤差（平均
初期位相誤差によりPA２２の位相を補正したときの初期
位相誤差（以下、補正あり初期位相誤差と称する））
（図中、実線）と、PA２２の位相を補正しなかったとき
の初期位相誤差（正確には、いくつかの初期位相誤差の
平均）（以下、補正なし初期位相誤差と称する）（図
中、点線）を表している。なお、初期位相誤差とは、上
述したが、PLL引き込み開始時における、本来所望する
信号の位相と実際の再生信号の位相誤差をいう。

【００９７】縦軸は、位相誤差検出利得Ｋpd（この場合
PR4等化であるのでπ（式（９）））で除算された、Tch
で規格化された位相誤差Δτの大きさを表し、横軸は、
再生信号の入力位相の変化量を表している。なお、再生
信号にはノイズを加えておらず、平均初期位相誤差補正
利得G１＝１．２とした。

【００９８】補正あり初期位相誤差（実線）と補正なし
初期位相誤差（点線）の絶対値を比べると、補正あり初
期位相誤差の絶対値が、補正なし初期位相誤差の絶対値
より小さくなっている。

【００９９】すなわち、例えば、図１４に示す、再生信
号の位相が０．４５Ｔchだけずれた場合の補正あり初期
位相誤差と補正なし初期位相誤差だけの初期位相誤差が
発生したとき、そのときの位相引き込みにおける位相誤
差量は、図１５に示すように、補正あり初期位相誤差
（図中、実線）の場合の変動が、補正なし初期位相誤差
の場合（図中、点線）に比べ小さくなる。従って、実効
的に位相の引き込みを迅速に行うことができる。

【０１００】図１５の縦軸は、位相誤差検出利得Ｋpd
（この場合PR４等化であるのでπ）で除算された、Tch
で規格化された位相誤差Δτの大きさを表し、横軸は、
再生信号（ディジタル信号）のデータ数である。また再
生信号にはノイズが含まれていないものとする。

【０１０１】図１６は、PR1等化した再生信号の位相
を、−２Ｔch乃至２Ｔchの範囲で変化させた場合の、補
正あり初期位相誤差（図中、実線）と、補正なし初期位
相誤差（図中、点線）を表している。

【０１０２】縦軸は、位相誤差検出利得Ｋpd（この場合
PR1等化であるのでπ／２（式（１３）））で除算され
た、Tchで規格化された位相誤差Δτの大きさを表し、
横軸は、再生信号の位相誤差を表している。なお、再生
信号にはノイズを加えておらず、平均初期位相誤差補正
利得G１＝１．６とした。

【０１０３】この場合も、補正あり初期位相誤差と補正
なし初期位相誤差の絶対値を比べると、補正あり初期位
相誤差の絶対値が、補正なし初期位相誤差の絶対値に比
べ小さくなっている。

【０１０４】すなわち、例えば、図１６に示す、再生信
号の位相が０．４５Ｔchだけずれた場合の補正あり初期
位相誤差と補正なし初期位相誤差だけの初期位相誤差が
発生したとき、そのときの位相引き込みにおける位相誤
差量は、図１７に示すように、補正あり初期位相誤差
（図中、実線）の場合の変動が、補正なし初期位相誤差
の場合（図中、点線）に比べ小さくなる。従って、この
場合も位相の引き込みを迅速に行うことができる。

【０１０５】図１７の縦軸は、位相誤差検出利得Ｋpd
（この場合PR１等化であるのでπ／２）で除算された、
T_chで規格化された位相誤差Δτの大きさを表し、横軸
は、再生信号（ディジタル信号）のデータ数である。再
生信号にはノイズが含まれていないものとする。

【０１０６】ところで、図１４の例のように、再生信号
がPR4等化された場合においての平均初期位相誤差補正
利得Ｇ1を１．２とし、また図１６の例のように、再生
信号がPR１等化された場合においての平均初期位相誤差
補正利得Ｇ1を１．６としたが、この平均初期位相誤差
補正利得Ｇ1を選択するとき、図１８および図１９に示
すような複数の平均初期位相誤差補正利得Ｇ1によるシ
ミュレーションを行うことができる。

【０１０７】図１８には、再生信号がPR4等化された場
合において、平均初期位相誤差補正利得Ｇ1を、０．８
（線ｄ）、１．０（線ｃ）、１．２（線ｂ）、および
１．４（線ａ）とした場合のシミュレーション結果が示
されている。図１９には、再生信号がPR1等化された場
合において、Ｇ1を、１．２（線ａ）、１．４（線
ｂ）、１．６（線ｃ）、および１．８（線ｄ）としたと
きのシミュレーション結果が示されている。

【０１０８】図１８によれば、平均初期位相誤差補正利
得G1が０．８（線ｄ）または１．０（線ｃ）の場合にお
いて、PA２２の位相補正が不十分であり、平均初期位相
誤差補正利得G1 が１．２（線ｂ）である場合と比較し
て初期位相誤差が大きい。また平均初期位相誤差補正利
得G1 が１．４（線ａ）の場合にはPA２２の位相補正が
大き過ぎるため、補正なし初期位相誤差の符号と補正あ
り初期位相誤差の符号が逆転している。

【０１０９】なお、平均初期位相誤差補正利得Ｇ1の選
択の基準は、補正なし初期位相誤差の符号と補正あり初
期位相誤差の符号が逆転することには関係がなく、時間
が十分経過した後の位相誤差の平均値が０と仮定した場
合の補正あり初期位相誤差の分散であり、その分散が小
さいものを選択すれば、再生信号の位相がいかなるもの
であろうと補正あり初期位相誤差を、十分に小さな値に
保つことができる。

【０１１０】図２０は、図１８において再生信号の位相
のずれが−０．５乃至０．５の範囲である部分の補正な
し初期位相誤差と補正あり初期位相誤差であって、時間
が十分経過した後の位相誤差の平均値が０であると仮定
した場合のそれらの分散を表している。図２０によれ
ば、補正あり初期位相誤差の分散は、平均初期位相誤差
補正利得G1が１．２ときもっとも小さい。すなわちこの
場合、１．２を平均初期位相誤差補正利得G1として選択
することができる。補正なし初期位相誤差の分散は、図
中のOffに対応する値である。

【０１１１】なお、再生信号の位相ずれの範囲を−０．
５乃至０．５の範囲に限定したのは、図１８より補正な
し初期位相誤差および補正あり初期位相誤差は周期的に
変動するので、その一周期分に注目したためである。

【０１１２】再生信号がPR１等化された場合（図１
９）、補正なし初期位相誤差は正の値となるがこのよう
な場合でも、PR4の場合と同様に、時間が十分経過した
後の位相誤差の平均値が０であるとしたときの補正あり
初期位相誤差の分散を最小にする平均初期位相誤差補正
利得Ｇ1を選択することができる。その結果、PR4等化の
場合と同様に再生信号の位相がいかなる場合であっても
初期位相誤差を常に、十分に小さな値に保つことができ
る。

【０１１３】また図１９の例の場合において、再生信号
の位相が０．４５ Tchずれたとき、補正なし初期位相誤
差が最大となるが、補正あり初期位相誤差は、平均初期
位相誤差補正利得G1 が１．２または１．４のとき、
０．２以上の値となり、Ｇ1 が１．６のとき、平均初期
位相誤差補正利得を多少大きめの値にしたことにより、
およそ−０．９乃至０．１２程度の範囲に抑えられてい
る。この条件が満たされれば再生信号の位相がいかなる
ものであっても補正あり初期位相誤差は常に、十分に小
さな値に保たれる。

【０１１４】図２１は、図１９において再生信号の位相
のずれが−０．５乃至０．５の範囲である部分の補正な
し初期位相誤差と補正あり初期位相誤差であって、時間
が十分経過した後の位相誤差の平均値が０であると仮定
した場合のそれらの分散を表している。図２１によれ
ば、補正あり初期位相誤差の分散は、平均初期位相誤差
補正利得G１が１．６のときもっとも小さい。すなわち
この場合、１．６を平均初期位相誤差補正利得G1として
選択することができる。補正なし初期位相誤差の分散
は、図中のOffに対応する値である。

【０１１５】なお、再生信号の位相ずれの範囲を−０．
５乃至０．５の範囲に限定したのは、図１９より補正な
し初期位相誤差および補正あり初期位相誤差は周期的に
変動するので、その一周期分に注目したためである。

【０１１６】上述した一連の処理は、ハードウエアによ
り実現させることもできるが、ソフトウエアにより実現
させることもできる。一連の処理をソフトウエアにより
実現する場合には、そのソフトウエアを構成するプログ
ラムがコンピュータにインストールされ、そのプログラ
ムがコンピュータで実行されることより、上述したＰＬ
Ｌ回路４が機能的に実現される。

【０１１７】図２２は、上述のようなＰＬＬ回路４とし
て機能するコンピュータ１０１の一実施の形態の構成を
示すブロック図である。CPU（Central Processing Uni
t）１１１にはバス１１５を介して入出力インタフェー
ス１１６が接続されており、CPU１１１は、入出力イン
タフェース１１６を介して、ユーザから、キーボード、
マウスなどよりなる入力部１１８から指令が入力される
と、例えば、ROM（ReadOnly Memory）１１２、ハードデ
ィスク１１４、またはドライブ１２０に装着される磁気
ディスク１３１、光ディスク１３２、光磁気ディスク１
３３、若しくは半導体メモリ１３４などの記録媒体に格
納されているプログラムを、RAM（Random Access Memor
y）１１３にロードして実行する。これにより、上述し
た各種の処理が行われる。さらに、CPU１１１は、その
処理結果を、例えば、入出力インタフェース１１６を介
して、LCD（Liquid Crystal Display）などよりなる出
力部１１７に必要に応じて出力する。なお、プログラム
は、ハードディスク１１４やROM１１２に予め記憶して
おき、コンピュータ１０１と一体的にユーザに提供した
り、磁気ディスク１３１、光ディスク１３２、光磁気デ
ィスク１３３，半導体メモリ１３４等のパッケージメデ
ィアとして提供したり、衛星、ネットワーク等から通信
部１１９を介してハードディスク１１４に提供すること
ができる。

【０１１８】なお、本明細書において、記録媒体により
提供されるプログラムを記述するステップは、記載され
た順序に沿って時系列的に行われる処理はもちろん、必
ずしも時系列的に処理されなくとも、並列的あるいは個
別に実行される処理をも含むものである。

【０１１９】

【発明の効果】本発明によれば、再生信号に組み込まれ
た引き込みパターンの実再生信号値から正しい再生ビッ
トパターンを推定し、記録時にビットバターンに組み込
まれた再生信号の引き込みパターンを読み取り、推定さ
れた引き込みパターンの正しい再生ビットパターンと、
読み取られた引き込みパターンの実再生信号値を利用し
て位相誤差を計算し、計算されたＮ個分の位相誤差の平
均値を計算し、計算された平均値に基づいて、位相積算
器から出力される整数値で示された位相と再生信号の位
相が同期するように、位相積算器を制御し、位相積算器
が制御された後、PLLによる位相制御処理を開始するよ
うにしたので、再生信号の位相の引き込みを迅速に行う
ことができる。

【図面の簡単な説明】

【図１】本発明を適用したPLL回路の構成例を示すブロ
ック図である。

【図２】図１のPLL回路に入力される信号を説明する図
である。

【図３】図１の補間フィルタの構成例を示すブロック図
である。

【図４】補間フィルタのタップ係数を説明する図であ
る。

【図５】補間フィルタ１２のタップ係数を説明する他の
図である。

【図６】図１のPLL回路で処理される信号のタイミング
チャートである。

【図７】強制引き込みパターンの推定動作を説明する図
である。

【図８】推定される強制引き込みパターンの例を示す図
である。

【図９】強制引き込みパターンの推定動作を説明する他
の図である。

【図１０】推定される強制引き込みパターンの他の例を
示す図である。

【図１１】位相誤差検出利得Ｋpdを説明する図である。

【図１２】位相誤差検出利得Ｋpdを説明する他の図であ
る。

【図１３】図１のPLL回路の動作を説明するフローチャ
ートである。

【図１４】初期位相誤差のシミュレーション結果を示す
図である。

【図１５】初期位相誤差の他のシミュレーション結果を
示す図である。

【図１６】初期位相誤差の他のシミュレーション結果を
示す図である。

【図１７】初期位相誤差の他のシミュレーション結果を
示す図である。

【図１８】初期位相誤差の他のシミュレーション結果を
示す図である。

【図１９】初期位相誤差の他のシミュレーション結果を
示す図である。

【図２０】平均初期位相誤差の分散を示す図である。

【図２１】平均初期位相誤差の他の分散を示す図であ
る。

【図２２】パーソナルコンピュータ１０１の構成例を示
すブロック図である。

【符号の説明】

１論理積回路，２アナログ等化フィルタ，３
A/Dコンバータ，４ PLL回路，１１ディジタル等
化フィルタ，１２補間フィルタ、１３３値検出
器，１４ゼロクロス点検出器，１５強制引き込
みパターン生成器，１６セレクタ，１７位相誤差
計算器，１８平均初期位相誤差計算器，１９セ
レクタ，２０２次ループフィルタ，２１位相オ
フセット量計算器，２２ PA

Claims

【特許請求の範囲】

【請求項１】位相積算器から出力される整数値が示す
位相に基づいて、再生信号の位相を制御する位相制御処
理を行う信号処理装置において、前記再生信号の初期位相誤差を検出する検出手段と、前記初期位相誤差に基づいて、前記位相積算器を制御す
る制御手段と、前記制御手段により前記初期位相誤差に基づく前記位相
積算器の制御が行われた後、前記位相制御処理を開始す
る実行手段を備えることを特徴とする信号処理装置。
【請求項２】前記検出手段は、前記再生信号に組み込まれた引き込みパターンより、そ
の正しい再生ビットパターンを推定する推定手段と、前記再生信号に組み込まれた前記引き込みパターンの実
再生信号値を読み取るための読み取り手段と、前記推定手段により推定された前記引き込みパターンの
正しい再生ビットパターンと、前記読み取り手段により
読み取られた前記引き込みパターンの実再生信号値を利
用して位相誤差を計算する第１の計算手段を備え、前記第１の計算手段により計算された位相誤差に基づ
き、前記初期位相誤差を検出することを特徴とする、請
求項１に記載の信号処理装置。
【請求項３】前記検出手段は、さらに、前記第１の計算手段により計算されたＮ個分の前記位相
誤差の平均値を計算する第２の計算手段を備え、前記第２の計算手段により計算された前記平均値に基づ
き、前記初期位相誤差を検出し、それを補正する手段を
提供することを特徴とする、請求項２に記載の信号処理
装置。
【請求項４】前記位相制御処理は、前記再生信号を所
定の方式によって補間することにより行われることを特
徴とする、請求項１に記載の信号処理装置。
【請求項５】前記制御手段は、前記初期位相誤差が、
前記再生信号のチャンネルクロック周期Tｃｈで正規化
された実質的な初期位相誤差と所定の値との乗算で表さ
れるとき、前記所定の値を、前記初期位相誤差に除算し
て、前記実質的な初期位相誤差を、前記位相積算器から
出力される整数値で示された位相との誤差値に変換し、
変換された前記誤差値に基づいて、前記位相積算器を制
御することを特徴とする請求項１に記載の信号処理装
置。
【請求項６】位相積算器から出力される整数値が示す
位相に基づいて、再生信号の位相を制御する位相制御処
理を行う信号処理装置の信号処理方法において、前記再生信号に組み込まれた引き込みパターンの実再生
信号値から正しい再生ビットパターンを推定する推定ス
テップと、前記再生信号に組み込まれた前記引き込みパターンから
実再生信号値を読み取る読み取りステップと、前記推定ステップの処理で推定された前記引き込みパタ
ーンの実再生信号値から得られた正しい再生ビットパタ
ーンと、前記読み取りステップの処理で読み取られた前
記引き込みパターンから得られる実再生信号値を利用し
て位相誤差を計算する第１の計算ステップと、前記第１の計算ステップの処理で計算されたＮ個分の前
記位相誤差の平均値を計算する第２の計算ステップと、前記第２の計算ステップの処理で計算された前記平均値
に基づいて、再生信号の位相制御処理を開始する直前に
前記平均値相当の位相誤差の補正を前記位相積算器から
出力される整数値で示された位相に施すことによって、
前記位相制御処理の開始時にその初期位相誤差を十分に
小さくするように、前記位相積算器を制御する制御ステ
ップと、前記制御ステップの処理で前記位相積算器が制御された
後、前記位相制御処理を開始する実行ステップとを含む
ことを特徴とする信号処理方法。
【請求項７】位相積算器から出力された整数値が示す
位相に基づいて、再生信号の位相を制御する位相制御処
理を行う信号処理装置のプログラムであって、前記再生信号に組み込まれた引き込みパターンの実再生
信号値から正しい再生ビットパターンを推定する推定ス
テップと、前記再生信号に組み込まれた前記引き込みパターンから
実再生信号値を読み取る読み取りステップと、前記推定ステップの処理で推定された前記引き込みパタ
ーンの実再生信号値から得られた正しい再生ビットパタ
ーンと、前記読み取りステップの処理で読み取られた前
記引き込みパターンから得られる実再生信号値を利用し
て位相誤差を計算する第１の計算ステップと、前記第１の計算ステップの処理で計算されたＮ個分の前
記位相誤差の平均値を計算する第２の計算ステップと、前記第２の計算ステップの処理で計算された前記平均値
に基づいて、再生信号の位相制御処理を開始する直前に
前記平均値相当の位相誤差の補正を前記位相積算器から
出力される整数値で示された位相に施すことによって、
前記位相制御処理の開始時にその初期位相誤差を十分に
小さくするように、前記位相積算器を制御する制御ステ
ップと、前記制御ステップの処理で前記位相積算器が制御された
後、前記位相制御処理を開始する実行ステップとを含む
ことを特徴とするコンピュータが読み取り可能なプログ
ラムが記録されている記録媒体。
【請求項８】位相積算器から出力された整数値が示す
位相に基づいて、再生信号の位相を制御する位相制御処
理を行う信号処理装置のプログラムであって、前記再生信号に組み込まれた引き込みパターンの実再生
信号値から正しい再生ビットパターンを推定する推定ス
テップと、前記再生信号に組み込まれた前記引き込みパターンから
実再生信号値を読み取る読み取りステップと、前記推定ステップの処理で推定された前記引き込みパタ
ーンの実再生信号値から得られた正しい再生ビットパタ
ーンと、前記読み取りステップの処理で読み取られた前
記引き込みパターンから得られる実再生信号値を利用し
て位相誤差を計算する第１の計算ステップと、前記第１の計算ステップの処理で計算されたＮ個分の前
記位相誤差の平均値を計算する第２の計算ステップと、前記第２の計算ステップの処理で計算された前記平均値
に基づいて、再生信号の位相制御処理を開始する直前に
前記平均値相当の位相誤差の補正を前記位相積算器から
出力される整数値で示された位相に施すことによって、
前記位相制御処理の開始時にその初期位相誤差を十分に
小さくするように、前記位相積算器を制御する制御ステ
ップと、前記制御ステップの処理で前記位相積算器が制御された
後、前記位相制御処理を開始する実行ステップとを含む
処理をコンピュータに実行させることを特徴とするプロ
グラム。