JP2007528091A

JP2007528091A - 適応ビットリカバリのための装置

Info

Publication number: JP2007528091A
Application number: JP2007502230A
Authority: JP
Inventors: アクセルコカール; ディルクシュミット; シュテファンラプ
Original assignee: Thomson Licensing SAS
Current assignee: Thomson Licensing SAS
Priority date: 2004-03-09
Filing date: 2005-02-26
Publication date: 2007-10-04
Also published as: CN101099295A; EP1575176A1; WO2005086156A8; US8077817B2; WO2005086156A2; EP1723648A2; EP1723648B1; US20100040126A1

Abstract

【課題】一般的なデータ検出プロセッサの性能を超える信頼できるビット検出を可能とする適応ビットリカバリのための改良された装置を提供する。
【解決手段】適応ビットリカバリのための装置、および本装置を使用して、記録媒体から読み出す、および／または記録媒体に書き込むための機器に関する。
適応等化器（１３）と適応部分応答最尤検出器（１４）を含んでいる適応ビットリカバリのための装置は、１つまたは複数の適応係数を監視するため適応等化器（１３）にオーバフロー制御ブロック（８６）、および／または許された状態を監視するためおよび状態違反を示すための状態違反検査器（１６２）並びにターゲット値のより大きな偏差を検出するための雑音検出器（１５５）をさらに含んでいる。
【選択図】図４

Description

本発明は、一般的に適応ビットリカバリのための装置に関する。より詳細には、光学記録媒体からの適応ビットリカバリのための装置に関する。さらに、本装置を使用して、記録媒体から読み出す、および／または記録媒体に書き込むための機器にも関係する。

最近、光学記録媒体からのデータのチャネル適応リカバリのための技術が発達してきた。しかしながら、多数の可能な媒体タイプ、例えばコンパクトディスク、デジタル多用途ディスク、ブルーレイディスク、および多くの他のタイプ、により、さらにある記録媒体タイプは、覆いによって保護されていないという事実により、適応処理のより強い監視が要求されている。この目的のためいくつかの解決策が、信頼できるデータ回復処理を実装するため提案されている。一つの解決策は図１の中に表現されている。記録媒体から取得された高周波データストリームＨＦが、アナログ−デジタル変換器１の中で、標本化および量子化され、標本率変換器４によってデータチャネルクロックレートに再標本化され、チャネル適応を扱うビットリカバリブロック１１に与えられる。再標本化のためのチャネルクロックは、クロックリカバリブロック１０の中で回復され、クロックリカバリブロック１０は、典型的に等化器２が前置された位相同期ループ３を含んでいる。この等化器２に対するデータは、直接アナログ−デジタル変換器１から受け取るか、ビットリカバリブロック１１から位相情報として受け取るかのどちらかである。得られたデータとクロックは、復調器９に転送され、復調器９は、復調したデータをエラー訂正処理（ＥＣＣ）に送る。

ビットリカバリブロックは、適応等化器８と関連係数更新ブロック７を含んでおり、関連係数更新ブロック７は最小平均二乗（ＬＭＳ）法を使用し、ターゲットフィルタ５によってフィルタリングした後、回復されたデータで、適応等化器８の出力に重み付けを行う。光学記録媒体のチャネルに対する電流変調構成の符号間干渉の増加により、部分応答最尤検出器６は受信データストリームから最もありそうなデータを検出するため提供されている。チャネル変調は一般的にランレングス限定コーディング体系を使用しているため、ビタビ復号器６を使用することは一般的である。

さらに最近、図２で示されているような適応ビタビ復号器１４を提供することが提案された。この場合、ビタビ復号器１５の出力、つまり回復されたデータビットを監視している間、可能なデータビットの尤度が測定されているターゲット値は、ターゲット値更新ブロック１７によって更新される。これは最もよい場合の値、つまり最もありそうな値、と適応ビタビ復号器１５に与えられた値とを比較することにより実現される。スライサ１２は、ＤＣ成分を荒く削除するために提供され、ＤＣ成分は変調によってではなく、データ結合によって引き起こされる。これは、最も低い周波数を取り除くデカップリングコンデンサに対応するデジタル部品である。変調によって引き起こされるもっと高い項のＤＣ成分は、ランレングスタイムフレーム上で変化し、等化器８の中で取り扱われる。状態検出器１６は、ビット連結を監視することによってビタビ復号器１５のトレリス図に従う。トレリス図は、図９を参照して以下でさらに説明される。例えば、連続的にビット‘＋＋−’（つまり、ビット順序‘１１０’または状態‘４’）が検出された場合、次の状態‘３’への遷移のみが許される。状態‘２’からは状態‘４’と‘５’への遷移が可能である。もし、不正な遷移がターゲット更新ブロック１７で検出された場合、このターゲットは、対応する入力標本値で更新されない。この標本値は、実際に正しい信号にもっと近い一致を与える、

しかしながら、適応処理は、初期化時または傷や指紋によって起こされるデータストリーム中のエラーを扱うときのようなある環境下で、不安定および反対の作用になりがちである。それゆえ、そのような状態の下でビットリカバリブロック１１の適応性能を高めるため、および高速データ検出要求に応じるため、補助検出器２０を導入することが提案された。そのような装置の構成は、図３に示されている。補助検出器２０は、プリ等化器２１、データプリスライサ２２、非線形等化器２３およびビット検出器２４を含んでいる。この補助検出器２０は、基本的に再標本化したｈｆデータの中心の外でビット情報をスライスする。検出器２０は、ランレングス依存の寄生のＤＣ成分を考慮する際にある制限を持っており、より短いランレングスデータビットを誤検出しがちである。それにもかかわらず、補助検出器２０は、記録媒体上の破壊されたデータ領域を取り扱う時、ビタビ復号器１４より性能が優れており、さらにビタビビット検出経路１４の中で使用される経路メモリの深さとフィルタ長に内在する検出待ち時間を有していない。図３の中で示されているイベントロジック２５は、ゼロより大きい、ゼロまたはゼロ未満のように、データ標本の遷移を復号し、この情報をクロックリカバリブロック１０（ここでは図示していない）に、対応する位相値と共に渡す。

いくつかのタイプの記録媒体とチャネル（例えば、ＤＶＤ＋ＲＷ、ＤＶＤ−ＲＷ等）を取り扱うとき、高い次元の柔軟度が適応処理のため要求される。ある柔軟性は、まだホスト制御によって起動されるシステム再構成によって提供される。しかし、ある柔軟性は、超大規模集積回路（ＶＬＳＩ）の集積度の増加により、すでにハードウェア実装の範囲内にある。

一般的なデータ検出プロセッサの性能を超える信頼できるビット検出を可能とする適応ビットリカバリのための改良された装置を提供することが、本発明の目的である。

本発明によれば、この目的は、適応等化器と適応部分応答最尤検出器を含んでいる適応ビットリカバリのための装置によって達成され、その装置は適応等化器および／または適応部分応答最尤検出器のための強化制御測定（enhanced control measures）をさらに含んでいる。強化制御測定は、少なくとも１つの適応係数を監視するため適応等化器にオーバフロー制御ブロックを含んでいることが好ましい。もし、等化器が、有限長インパルス応答（ＦＩＲ）ヴォルテラ(Volterra)フィルタとして簡略化されて実現された場合、オーバフロー制御ブロックはヴォルテラ係数を監視する。基本的にこの係数は、信号非対称のための測定として取り扱われる。しかしながら、受信データのジッタが非常に高いとき、この係数は意図されたデータ範囲を超える可能性がある。より一般的な取り組みの中で、オーバフロー制御はすべての係数に拡張される。オーバフローの場合、基準化ブロックは、オーバフロー制御ブロックの出力信号に基づいて係数経路に基準化を適用する。

装置はさらに、最も高い絶対係数値と係数の番号を比較することにより、位相情報を得るための手段をさらに含むことが好ましい。フィルタリングによって引き起こされる一定の群遅延は、常に同じ場所で最大の係数値を与える。最適条件のフィルタ係数集合に対して、中央タップは最も高い値を持つ。得られた情報は位相警告、例えば、位相が最適条件であるまたは最適条件ではないことを示すフラグとして、または最も高い値を持つ係数を示す位置識別子としてホスト制御に渡される。

本発明の進んだ面によれば、強化制御測定は、係数更新重みづけのため適応定数（ＭＵ）に対する制御ロジックを含む。係数更新重みづけは、通常操作間より適応処理の開始間の方が大きいことが好ましい。制御ロジックの操作は、簡略化され少ない係数のみに集中化されることが好ましい。係数は、例えば中央時間平均フィルタリング（mean time average filtering）で、フィルタされ、最も高い値を見つけるため比較される。これは適応処理の間変化する可能性があり、それゆえ、１つの係数に固定することが必要である。この固定は、ホスト制御またはロック時間カウンタのどちらかによって解かれる。適応の速さは係数遷移の勾配を解析することによって監視される。雑音は係数遷移の傾斜のより大きい変化を引き起こすため、効果的なプリフィルタリングが実行される。検出された勾配の値に依存して、適応定数の基準化が実行される。監視によって得られた他の情報は、ランイン(run-in)中の適応の状態である。勾配の小さな値は、係数があまり変化しないこと、それゆえほとんど安定した適応であることを意味する。

本発明のさらに進んだ面によれば、強化制御測定は、許された状態を監視するため並びに状態違反を示すための状態違反検査器および、ターゲット値のより大きな偏差を検出するための雑音検出器を含んでいる。回復されたデータは一般的に、検索表の助けでそれぞれトレリス状態にマップされる。状態違反検査器は許された状態を監視する。検索表に不正な項目が生じるとすぐに、エラー指示が生成されターゲット値更新ができないようになる。付け加えて雑音検出ブロックは、より大きな偏差を検出するため、ターゲット値を監視する。この監視は中央値に簡略化されることが好ましい。雑音レベル検査のため、選択された部分応答推定の中央ターゲット値が、不要なＤＣオフセットのような低周波数成分を主に取り除くためフィルタされ、与えられた雑音レベルの雑音と比較される。適応が実際に決定したときでさえ、ターゲット値の変化は、大きな活動性を示している。雑音レベルは、雑音警告として、ホスト制御に送信され、入力標本の変化の影響を減少するため、ターゲット値更新の基準化を制御するために使用されることが好ましい。

強化制御測定は、各状態と最もありそうな状態に対する経路判定を保持するため、経路メモリと生き残り制御ブロックとを含んでいることが好ましい。経路メモリと生き残り制御ブロック（survivor control block）は、不正なビット遷移を発見するための出力検査器を含んでいることが好ましい。例えば、それらは、雑音レベルが非常に高くなり、最もありそうな経路の正確な確率を計算することができなくなったときの経路切換で発生する。各状態と最もありそうな状態に対する経路判定は、経路メモリと生き残り制御ブロックの中に保持され、それらは多数の経路メモリセルを含んでいる。各セルは、選択された経路ｉｄのためのメモリ、経路マッパおよび‘次状態’状態機械（'next state'-state machine）を含んでいる。経路マッパは、基本的に関係するトレリス図によって許されるすべての可能な経路のための検索表である。‘次状態’状態機械は、次に最もありそうな最小状態を表している次の状態を計算するため、受信経路ｉｄマップと提案された最小状態とを比較する。経路メモリセルの連鎖を構築することによって、それらの操作は、受信データビット値の履歴を明らかにする。最後のｐｍセルの出力状態は、最もありそうなトレリス経路に沿って、最もありそうなビットに変換される。ｐｍセルの出力で常に正しい状態が発見される。トレリス図に従う経路は、雑音またはデータ破損によって変化するため、不正なビット列が発生する可能性がある。それゆえ、出力検査器は、選択されたチャネル変調の最小（最大）ランレングスに依存した一定数のビット保持し、さらに違反またはクリーンとして現在のビットにフラグを付ける。復調器は、復調計画の添って適切なビット置き換えを決定することができる。

生成されたエラー情報が、データ処理をサポートするためさらに処理ユニットに提供されることが好ましい。例えば、エラー位置は、変調ブロックまたはエラー訂正制御により示されることができる。

本発明による適応ビットリカバリのため装置は、記録媒体に書き込むおよび／または記録媒体から読み出すための機器の中で使用されることが好ましい。

本発明をもっと良く理解するために、実施例は図の参照により次の記載の中で具体的に述べられる。本発明はこの実施例に制限されなく、明記された特徴も本発明の範囲から離れることなく、適切に結合および／または修正されると解釈される。

本発明のよる装置の実施例は、図４に図示される。回路１１は、粗非対称補償ブロック２６を含み、復調ブロック９またはエラー訂正制御のような次の処理ステージにエラー位置を示すため、いわゆる削除フラグｅｒａ＿ｅｑ，ｅｒａ＿ｖｉｔを放出する。

適応等化器１３のより詳細な構成は図５の中で示される。適応等化器１３は、図２で図示されたように、等化器８、ターゲットフィルタ５、および最小平均二乗（ＬＭＳ）更新７に分割される。等化器８は、基本公式

に従う簡略化された有限長インパルス応答（ＦＩＲ）ヴォルテラフィルタとして実現される。ここでｈ_０はＤＣ成分に対応し、第２項は線形ＦＩＲフィルタ成分に対応し、第３項は、２次ヴォルテラ成分に対応する。この例では、高次の項は無視されている。実装構成により、この公式は簡略化され、等化器８は、Ｘ遅延ユニット８３並びにＭＡＣ（乗算−蓄積）ユニット８４を含む線形ＦＩＲ部分８１と、ｃ＿ｄｃ＝ｈ_０並び２次のフィルタ係数ｈ_２（ｍ_１、ｍ_２）を表しているｃ＿ｖｏｌに関する簡略化ヴォルテラ部分８２とに分割される。この係数に対して、フィルタされたＸベクトルの２乗中央要素の乗算のみが要求される。

典型的な実装の例は次で説明される。線形ＦＩＲフィルタ８１は、対称な係数の集合を有する７つのタップ（Ｎ＝７）フィルタを含んでいる。それゆえ、標本ｎ＝０時のフィルタリングは、

となる。この操作は、Ｘ遅延ユニット８３によって実行されるＸ遅延処理とＭＡＣユニット８４によって実行される加算並びに乗算操作とに分割される。Ｘベクトル要素ｘ_３は、線形フィルタ８１の群遅延でのｈｆ入力データを表しており、２乗され、ヴォルテラ係数ｃ＿ｖｏｌと乗算される。そのような非線形要素を含んでいる等化器の供給は、ドメインブルーム（domain bloom）つまり非対称によって生じるランレングス依存ＤＣオフセットのような非線形効果によるひずみの場合に、チャネル適応に関して性能を向上することを示している。

等化器係数をデータチャネルに適応するため、係数の新しい集合がＬＭＳ更新ブロック７の中で計算される。しかも、対称係数の集合は、一般的なＬＭＳの公式、

の簡略化された実現を許す。基本的に回復されたデータｒｅｆ＿ｄａｔａ＿ｉｎのフィルタされたフィードバックは、等化器出力ｅｑ＿ｏｕｔと比較され、等化器入力ｘ＿ｄｅｌに対して、適応定数ＭＵで重み付けされ、累算器７２の集合の中に集積される。フィルタ係数の数を減少するため、ある低下が対称フィルタを仮定することによって受け入れられる。これは、かわりに計算を簡略化することを可能とする。この目的のため、アベレージャ(averager)７１が提供される。フィードバックフィルタ（ターゲットフィルタ）５は、遅延ユニット５１とＭＡＣユニット５２を含んでおり、考慮されたデータチャネルに対する部分応答の推定の次に来る線形ＦＩＲフィルタである。通常このフィルタ５は、（対称）フィルタ係数ＰＲ（ａｂｂａ）を指定することによって定まる。例えば、ＤＶＤ（デジタル多用途ディスク）に対してＰＲ（１１１１）およびＢＤ（ブルーレイディスク）に対してＰＲ（１２２１）が、一般的である。

係数をあわせるため、等化器出力ｅｑ＿ｏｕｔとＸベクトル、つまり等化器入力は、それぞれＸ遅延ユニット８３およびＥＱ遅延ユニット８５によって遅延される。

ランイン遅延での適応およびエラー取り扱いの振る舞いを向上し、サポートするため、フィルタ係数のためのオーバフロー制御ブロック８６と、ＭＵ制御ロジック７４が提供され、それらは以下で記述される。

ランイン、つまり分岐に続くデータ回復開始の後、の間、ホスト制御は、異常停止や混乱を避けるため適応の開始を遅らせる。典型的に、適応等化器１３によるおおまかなチャネル推定の後、ビタビ復号器１５の適応が加えられる。適応等化器１３内のロード可能初期化カウンタ７３は、開始／再開始処理を簡略化する。例として、図５の中でこの初期化カウンタ７３は適応等化器１３のＬＭＳ更新ブロック７の中に含まれる。

フィルタ係数は、適応処理の開始時に急激に変化しがちである。受信ｈｆデータの信号品質（ジッタ、付加的ノイズ等）に依存し、適応は失敗するか、悪い位相に整合する。基本的に線形フィルタの中央タップは最も高い絶対値を有している。この最適条件からのすべての偏差は信号品質、それゆえビットリカバリ処理の可能な品質の目安を与える。

図５の中で、等化器８の中のオーバフロー制御ブロック８６は、ヴォルテラ係数（ｃ＿ｖｏｌ）を監視する。基本的に、この係数は、信号非対称のための測定として扱われる。しかしながら、受信データのジッタが非常に高い時、この係数は意図したデータ範囲を超える可能性がある。典型的な実装は、
if (c_vol > 120)
SCALE = 2;
else
SCALE = 1;
end
である。もちろん、１２０のスレッシュホールド値は単なる例であり、完全な装置の実際の実装にしたがって選ばれる必要がある。この係数はより大きな影響を与えるので、基準化はフィルタ処理の中で考慮される。

もっと一般的なアプローチの中でオーバフロー制御８６は、すべての係数に拡張され、それは図６に図示されている。ＭＡＣユニット８４は、ヴォルテラ係数のための加算および乗算を含んでおり、係数値を範囲検査器８７に渡す。選択器８８を通して範囲検査器８７によって選択される係数のオーバフローおよび重要性に依存し、基準化ブロック８９は、ＭＡＣユニット８４の中のそれぞれの係数経路に基準化を適用する。例えば、選択はレジスタ設定により決定することができ、または検出された係数の最大値に基づくこともできる。一般に中央の係数が最も大きな値を持つ。そうでない場合、位相エラーが導入され、他の係数が基準化される。図５の中で基準化は、オーバフロー制御８６に続く乗算器によって示される。付け加えて、位相情報は、最も高い絶対係数値とその係数の番号とを比較することによって得られることが好ましい。フィルタリングによって引き起こされる一定の群遅延は、常に同じ位置で最大の係数値を与える。最適条件のフィルタ係数集合に対して、中央タップは最も高い値を持つ。得られた情報は、フラグ（つまり、位相最適オフ／オン）または位置識別子(COEFF0,COEFF1,COEFF2,COEFF3,…)のどちらかで位相警告として、ホスト制御に渡される。

ＬＭＳ更新ブロック７の中のＭＵロジック７４は、係数更新の重み付けのために提供され、その重み付けは、通常操作の間より適応処理の開始間の方が大きいことが好ましい。ＭＵロジック７４の可能な実装は、図７に示されている。操作は簡略化され、少ない係数にのみ集中している。典型的に線形フィルタの中央タップは最も高い係数値を持つ。対称な７つのタップの例では、係数ｃ３になる。雑音フリー適応は、次に高い値として奇数番号の係数を持つが、位相ひずみの可能性のため、それはｃ２にもなる。フィルタとＬＭＳ操作の中の係数位置は上記の式（２）の中で示される。

係数は、例えば、中央時間平均フィルタリングによりフィルタされ、最も高い値を見つけるため、比較ブロック７５で比較される。これは適応処理の間変化するため、単一の係数に固定することが要求され、この固定はホスト制御またはロック時間カウンタのどちらかによって解かれる。

係数遷移の勾配を解析することにより、適応の速さが監視される。雑音は、係数遷移の傾きを大きく変化させるため、効果的なプレフィルタリングが行われる。勾配を見つけるための単純な勾配解析ブロック７６の実装は、遅延線と減算を含んでおり、
grad=coeff_in-coeff_in_delayed （４）
となる。
検出された勾配の値に依存して、ＭＵ基準化がセットレベルブロック７７によって実行される。
if (grad > 20)
MU = 1000;
else
MU = 100;
end
は、ＬＭＳ重みづけが大きな数による除算によって行われ、それゆえ実際には１／ｍで表されることを与える。もちろん、上記の値は単なる例示の値である。乗算のようなビットシフトは、ＬＭＳ更新操作の中で使用されるビット幅に依存し、ＭＵ値が‘８’の周りになる結果をもたらす。

監視によって得られた他の情報は、ランイン中の適応の状態である。勾配の小さな値は、係数値があまり変化しないこと、それゆえほとんど安定した適応であることを意味する。

ビットリカバリのための装置の２番目の適応処理は、ここで議論され、ビタビ復号器１５は、オーバフロー制御８６またはＭＵロジック７４に相当する手段を含んでいる。詳細は次で議論される。

図８は、適応ビタビ復号器１５の概要を示している。ビタビ復号器は、あるビットレベルの遷移のみが、データチャネル変調の与えられたランレングス制限に従って可能であるという仮定の下で造られている。それらのビットレベルは、このチャネルの部分応答推定と比較される。この部分応答推定はチャネルの完全な表現を表していないが、大量の符号間干渉（ＩＳＩ）によって影響されたデータビットストリームを取り扱うときでさえ、ビット値遷移間を区別するために十分な雑音余裕を加えることを可能としている。それらの異なった変調により、異なった部分応答推定が、ＤＶＤおよびＢＤに対して使用されている。

図８のビタビ復号器１５は、距離計算ブロック１５０で得られた２乗された差（ユークリッド距離）と選択された部分応答多項式のいわゆるターゲット値とを比較することによって、軟判定構成を実現している。対応するデータチャネルにビタビ復号器１５の再構成を可能とするために、ホスト制御器へのインターフェイス１５１は、スタートアップでの初期化を可能とする。

加算比較選択（ＡＣＳ）ユニット１５２は、２乗された差を加え、可能な遷移経路に沿った結果を比較する。そのような構成の図は、トレリス図として知られ、図９に示してあり、ランレングス制限‘２’のＢＤのトレリス図の例である。正しい状態は、ビットストリームの‘０’と‘１’を表している‘＋’と‘−’の列で示されている。次のビット伝送に対する他の状態へのすべての許される遷移は、遷移のタイプに依存する指示線に沿っている。

それゆえ、ＡＣＳユニット１５２は、状態の集合と現在の受信データ値への状態値の差とを維持する。データ値への最小の距離は最もありそうな遷移を与える。最も小さい値の状態は、生き残った経路を表して、経路メモリと生き残り制御ユニット１５３に保持される。最適状態の距離は最初のビット伝送の間に見つけることができないので、状態と経路の集合は保たれる。記憶容量の深さに対する典型的な値は、‘１５’である。

トレリス図の例は、すべての値の範囲（＋１２８、．．．、−１２８）に対して考えられているので、データ値の列‘１２０、１２０、１２０’は状態‘＋＋＋’（または状態ＩＤ５）という結果になる。次のデータ値‘１００’は、状態４または状態５（経路ＩＤ５または６）への遷移を引き起こす。ＢＤに対する部分応答は、ＰＲ（１２２１）として選択されている。つまり、それぞれの部分応答値に対する係数は、１、２、２および１となる。部分応答フィルタに‘１’と‘０’の列を与えることは、一定の出力値の結果のみ可能になる。ビット‘１’として‘＋１’、ビット‘０’として‘−１’の場合、可能なターゲット値は、図９の‘−６、−４、−２、０、＋４、＋６’で与えられる。

例１：
ＰＲ（１２２１）、データ列１１１０→１×（＋１）＋２×（＋１）＋２×（＋１）＋１×（−１）＝＋４
この遷移に対するもっとありそうな次の状態は、それゆえ状態‘４’である。

例２：
ＰＲ（１２２１）、最初の３ビットはすでに検出されているとの仮定、および＋１２８から−１２８の範囲に部分応答列の出力を基準化するための対応でのデータ入力１２０、１２０、１２０、１００。

ターゲット値
非基準化：−６ −４ −２０＋２＋４＋６
基準化： −１０２ −６８ −３４０＋３４＋６８＋１０２

経路５：１２０×（１０２）＋１２０×（１０２）＋１２０×（１０２）＋１００×（６８）
経路６：１２０×（１０２）＋１２０×（１０２）＋１２０×（１０２）＋１００×（１０２）

次の状態の値は、現在の状態値を加えた最小の経路値によって与えられる。それゆえ、状態‘５’に対して、２つの経路が可能であり、他も同じである。最も小さい値の状態は、最もありそうな次の状態である。それゆえ、復号器は、最もありそうなビットを判別するためこの状態を知ることが当然に必要となる。

図８に戻って、経路メモリと生き残り制御ユニット１５３は、経路を保持することが必要となるため、各経路はＩＤを得ている。トレリス図で単に４つの異なった経路の判定が要求されるため、それぞれの要求された選択に対して二進数の保持で十分である。それゆえ、経路ＩＤ値の４つの信号は、経路を判別するため、基本的に二進数を含む。これは以下でさらに議論される。

ビタビ復号器１５の中で適応を達成するため、ターゲット値更新ブロック１５４の中で、ターゲット値に対する更新が計算される。これらの更新は、データ探索履歴に基づいた部分応答推定と、遅延要素１５６によって遅延された受信等化データストリームｅｑ＿ｏｕｔとから引き出される。

誤りデータパターンの処理の間、ビットリカバリのための装置の性能を向上するため、状態違反検査器１６２、雑音検出器１５５およびビット復号制御が提供される。それらのブロックは、以下で詳細に議論される。

図１０は、適応ターゲット値更新ブロック１５４の可能な実装を示している。回復されたデータ（参照データ）は、検索表１６０の助けで、それぞれのトレリス状態にマッピされる。ビタビ復号器１５の対応する入力標本、つまり遅延されたｅｑ＿ｏｕｔは、このアドレスされたターゲット値を正確に再計算するため、積分配列１６１に渡される。この積分は、
TVnew＝TVold＋C×(TVold-TVnew) （５）
の形で実装されることが好ましく、Ｃは積分定数である。状態違反検査器１６２は、許された状態を監視する。検索表１６０に不正な項目が生じるとすぐに、エラー指示が生成され（状態が破壊され）、ターゲット値更新ができないようになる。

付け加えて、雑音検出ブロック１５５は、より大きな偏差を検出するため、ターゲット値を監視する。図の中でこの監視は、中央値ＴＶ３^＊に簡略化されている。この目的のため、主適応処理がすでに終了していること、または適応の勾配が知られていることが確かめられる必要がある。好ましい実装により、スライスレベルが決定され（図４の中のスライサ１２参照）、等化器１３が適応を決定（図７の中の‘適応終了’）していることが推定された場合、雑音レベル検査器１５５によって雑音レベル検査が図１０に示されているように開始される。

雑音レベル検査のため、選択された部分応答推定の中央ターゲット値ＴＶ３^＊が、不要なＤＣオフセットのような低周波数成分を主に取り除くため、フィルタされ、さらに、与えられた雑音レベルの雑音ｌｖｌと比較される。典型的な雑音の場合は、図１１に示されている。入力データ標本の数に対するターゲット値の変化が描かれている。見ることができるように、適応が実際に決定されているが、ターゲット値の変化は、大きな活動性を示している。雑音レベルは、雑音警告として、ホスト制御に送信され、さらに基準化ブロック１６３によって、入力標本の変化の影響を減少するため、ターゲット値更新の基準化を制御するために使用されることが好ましい。例えば、これは積分配列１６１の積分定数を減少させることによって達成される。

図１２の中で経路メモリと生き残り制御ブロック１５３が示されている。ブロック１５３は、雑音レベルが非常に高くなり、最もありそうな経路のための正確な確率を計算することができなくなったときの経路切換による不正なビット遷移を発見するため、出力検査器１７５を含んでいる。

ビタビ復号器１５の軟判定は、経路メモリおよび生き残り制御ブロック１５３の中に、各状態と最もありそうな状態に対する経路判定を保持する。１番目の状態は、‘ｐｍセル１’１７０として表され、選択された経路ｉｄのためのメモリ１７１、経路マッパ１７２および‘次状態’状態機械１７３を含んでいる。経路マッパ１７２は、基本的に図９のトレリス図に示されているすべての可能な経路のための検索表である。ある状態遷移経路は、単一の選択のみが可能であるため、余分な経路ＩＤを必要としなく、結果的に追加のメモリも必要としない。例えば、そのような場合は、遷移経路が状態‘４’から状態‘３’の場合である。‘次状態’状態機械１７３は、次に最もありそうな最小状態を表している次の状態を計算するため、受信経路ｉｄマップと提案された最小状態とを比較する。経路メモリセルの連鎖を構築することによって、それらの操作は、受信データビット値の履歴を明らかにする。最後のｐｍセルの出力状態は、最もありそうなトレリス経路に沿って、最もありそうなビットに変換される。このように、状態‘４’は直接‘−１’（つまり、‘０’）に変換され、状態‘５’は直接‘＋１’（つまり、‘１’）に変換される。

ｐｍセルの出力で常に正しい状態が発見される。状態、つまり‘０、１、２、３、４、５’のみが保持されているので、復号器１７４はビットストリームの中に状態を複写するために提供される。トレリス図に従う経路は、雑音またはデータ破損によって変化するため、不正なビット列が発生する可能性がある。それゆえ、ＢＤに対して、出力検査器１７５は、選択されたチャネル変調の最小（最大）ランレングスに依存した３（９）ビットを保持し、さらに違反（消去フラグがセット）またはクリーン（消去フラグがクリア）として復調器９に与えられる現在のビットにフラグを付ける。復調器９は、復調計画に添って適切なビット置き換えを決定することができる。

適応ビットリカバリのための既存の装置を示す。適応ビタビ復号器を含む改良された適応ビットリカバリを図で表現する。主および補助検出器を含んでいるビットリカバリブロックを示す。本発明によるビットリカバリのための装置の実施例を図示する。適応等化器のより詳細な構成を示す。すべてのフィルタ係数へのオーバフロー制御の拡張を図解する。ＭＵロジックの実装を示す。適応ビタビ復号器の概要を図示する、ＰＲ（１２２１）と‘２’のランレングス制限でのトレリス図を図解する。適応ターゲット値更新ブロックの実装を示す。入力データ標本に対するターゲット値の変化を図示する。経路メモリと生き残り制御ブロックの実装を示す。

符号の説明

１アナログ−デジタル変換器
２等化器
３位相同期ループ
４標本率変換器
５ターゲットフィルタ
６部分応答最尤検出器
７関連係数更新ブロック
８適応等化器
９復調器
１０クロックリカバリブロック
１１ビットリカバリブロック
１２スライサ
１３適応等化器
１４適応ビタビ復号器
１５ビタビ復号器
１６状態検出器
１７ターゲット値更新ブロック
２０補助検出器
２１プリ等化器
２２データプリスライサ
２３非線形等化器
２４ビット検出器
２５イベントロジック
２６粗非対称補償ブロック
５１遅延ユニット
５２ＭＡＣユニット
７１アベレージャ
７２累算器
７３初期化カウンタ
７４ＭＵ制御ロジック
７５比較ブロック
７６勾配解析ブロック
７７セットレベルブロック
８１線形ＦＩＲ部分
８２簡略化ヴォルテラ部分
８３Ｘ遅延ユニット
８４ＭＡＣユニット
８５ＥＱ遅延ユニット
８６オーバフロー制御ブロック
８７範囲検査器
８８選択器
８９基準化ブロック
１５０距離計算ブロック
１５１インターフェイス
１５２加算比較選択ユニット
１５３経路メモリと生き残り制御ユニット
１５４ターゲット値更新ブロック
１５５雑音検出器
１５６遅延要素
１６０検索表
１６１積分配列
１６２状態違反検査器
１６３基準化ブロック
１７０ｐｍセル１
１７１メモリ
１７２経路マッパ
１７３ ‘次状態’状態機械
１７４復号器
１７５出力検査器

Claims

適応等化器（１３）と適応部分応答最尤検出器（１４）を含む適応ビットリカバリのための装置であって、
１つまたは複数の適応係数を監視するための適応等化器（１３）のためのオーバフロー制御ブロック（８６）をさらに含んでいることを特徴とする適応ビットリカバリのための装置。
１つまたは複数の係数が意図されたデータ範囲を超えたことを、オーバフロー制御ブロック（８６）が示したとき、１つまたは複数の係数値のデータ経路に基準化を適用するための基準化ブロック（８９）をさらに含むことを特徴とする請求項１に記載の装置。
最も高い絶対係数値とその係数の番号とを比較することにより、位相情報を得るための手段（８７）をさらに含むことを特徴とする請求項１または２に記載の装置。
係数に対するタップ値更新のため適応定数に対する制御ロジック（７４）をさらに含むことを特徴とする請求項１から３のいずれか１項に記載の装置。
適応の速さを監視するため、係数遷移の勾配を解析するための勾配解析ブロック（７６）をさらに含むことを特徴とする請求項４に記載の装置。
検出された勾配の値に依存した適応係数に基準化を実行するためのセットレベルブロック（７７）をさらに含むことを特徴とする請求項５に記載の装置。
適応等化器（１３）と適応部分応答最尤検出器（１４）を含む適応ビットリカバリのための装置であって、
許された状態を監視するためおよび状態違反を示すための状態違反検査器（１６２）と、
ターゲット値のより大きな偏差を検出するための雑音検出器（１５５）と、
をさらに含んでいることを特徴とする適応ビットリカバリのための装置。
入力標本の変化の影響を減少するためターゲット値更新を基準化するための制御可能な基準化ブロック（１６３）をさらに含むことを特徴とする請求項７に記載の装置。
各状態と最もありそうな状態に対する経路判定を保持するための経路メモリと生き残り制御ブロック（１５３）をさらに含むことを特徴とする請求項７または８に記載の装置。
不正なビット遷移を発見するための出力検査器（１７５）をさらに含むことを特徴とする請求項９に記載の装置。
生成されたエラー情報が、データ処理をサポートするためさらに処理ユニット（９）に提供されることを特徴とする請求項１から１０のいずれか１項に記載の装置。
適応ビットリカバリのため請求項１から１１のいずれか１項に記載の装置を含むことを特徴とする記録媒体に書き込むおよび／または記録媒体から読み出すための機器。