JP3852401B2 - 信号処理装置及び方法 - Google Patents
信号処理装置及び方法 Download PDFInfo
- Publication number
- JP3852401B2 JP3852401B2 JP2002367195A JP2002367195A JP3852401B2 JP 3852401 B2 JP3852401 B2 JP 3852401B2 JP 2002367195 A JP2002367195 A JP 2002367195A JP 2002367195 A JP2002367195 A JP 2002367195A JP 3852401 B2 JP3852401 B2 JP 3852401B2
- Authority
- JP
- Japan
- Prior art keywords
- data
- value
- data rate
- path metric
- state
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
Images
Classifications
-
- H—ELECTRICITY
- H04—ELECTRIC COMMUNICATION TECHNIQUE
- H04L—TRANSMISSION OF DIGITAL INFORMATION, e.g. TELEGRAPHIC COMMUNICATION
- H04L1/00—Arrangements for detecting or preventing errors in the information received
- H04L1/12—Arrangements for detecting or preventing errors in the information received by using return channel
- H04L1/16—Arrangements for detecting or preventing errors in the information received by using return channel in which the return channel carries supervisory signals, e.g. repetition request signals
-
- H—ELECTRICITY
- H04—ELECTRIC COMMUNICATION TECHNIQUE
- H04L—TRANSMISSION OF DIGITAL INFORMATION, e.g. TELEGRAPHIC COMMUNICATION
- H04L1/00—Arrangements for detecting or preventing errors in the information received
- H04L1/004—Arrangements for detecting or preventing errors in the information received by using forward error control
- H04L1/0045—Arrangements at the receiver end
- H04L1/0046—Code rate detection or code type detection
-
- H—ELECTRICITY
- H04—ELECTRIC COMMUNICATION TECHNIQUE
- H04L—TRANSMISSION OF DIGITAL INFORMATION, e.g. TELEGRAPHIC COMMUNICATION
- H04L1/00—Arrangements for detecting or preventing errors in the information received
- H04L1/004—Arrangements for detecting or preventing errors in the information received by using forward error control
- H04L1/0045—Arrangements at the receiver end
- H04L1/0054—Maximum-likelihood or sequential decoding, e.g. Viterbi, Fano, ZJ algorithms
Landscapes
- Engineering & Computer Science (AREA)
- Computer Networks & Wireless Communication (AREA)
- Signal Processing (AREA)
- Artificial Intelligence (AREA)
- Error Detection And Correction (AREA)
- Detection And Correction Of Errors (AREA)
- Detection And Prevention Of Errors In Transmission (AREA)
Description
【０００１】
【発明の属する技術分野】
本発明は、畳み込み符号化されたデータを最尤復号する信号処理装置及び方法に関し、特に送信されたデータのデータレートを検出する信号処理装置及び方法に関する。
【０００２】
【従来の技術】
従来、データレートが複数用意された内の、所定のデータレートで送信させて、受信側でそのデータレートを検出することが行われている。図８は、従来の受信装置３を含む、所定の複数のデータレートのうち、任意のデータレートでデータが送受信される通信系の構成例を示している。
【０００３】
送信装置１は、畳み込み符号化したデータを、所定の複数のデータレートのうちの任意のデータレートで、通信路２を介して受信装置３に送信する。
【０００４】
図９は、ここで送受信されるデータのトランスポートフォーマットの例を示している。このフォーマットによれば、データストリームにＣＲＣ（Cyclic Redundancy Check ）符号が付加されているが、データレートに応じて、データストリームの長さは可変するため、終端のビット（ＣＲＣの最後のビット）ｎend は、データレートにより異なる。なお、以下の説明では、ＣＲＣの最後のビットを終端ビットｎend と称する。
【０００５】
例えば、図９に示すように、４つのデータレートＲ１，Ｒ２，Ｒ３，Ｒ４（データレートＲ１＜データレートＲ２＜データレートＲ３＜データレートＲ４）が存在する場合において、データレートＲ１〜Ｒ４のときのそれぞれの終端ビットｎend は、先頭ビットＳから数えて、第Ｅ１番目のビット（図９（ａ））、第Ｅ２番目のビット（図９（ｂ））、第Ｅ３番目のビット（図９（ｃ））、または第Ｅ４番目のビット（図９（ｄ））となる。
【０００６】
なお、データレートＲ１〜Ｒ３の場合のトランスポートフォーマットにおいて、データレートＲ１〜Ｒ３の終端ビットｎend である、第Ｅ１番目のビット、第Ｅ２番目のビット、または第Ｅ３番目のビットから、データレートＲ４の終端ビットｎend である第Ｅ４番目のビットに相当するビットまでは、何もデータがないエンプティ区間となる。
【０００７】
受信装置３は、送信装置１から、通信路２を介して送信されてきたデータ（図９）に対して、ビタビ復号処理を施す。受信装置３はまた、受信データのデータレートを検出し、復号データを、検出したデータレートで、受信装置に接続されたデータ処理装置（図示せず）に出力する。
【０００８】
次に、図８に示した送信装置１および受信装置３の構成について説明する。
【０００９】
送信装置１は、ＣＲＣ（Cyclic Redundancy Check ）エンコーダ１１、畳み込み符号化部１２、および変調部１３を有している。ＣＲＣエンコーダ１１は、送信されるデータのＣＲＣパリティビットを、データストリームに付加し、畳み込み符号化部１２に供給する。
【００１０】
畳み込み符号化部１２は、ＣＲＣエンコーダ１１からのデータに対し、畳み込み符号化を行って、変調部１３に供給する。変調部１３は、畳み込み符号化部１２からのデータを変調し、通信路２を介して受信装置３に送信する。
【００１１】
受信装置３は、復調部３１、ビタビ復号部３２、ＣＲＣデコーダ３３、およびデータレート検出部３４を有している。復調部３１は、受信データを復調して、ビタビ復号部３２に供給する。
【００１２】
ビタビ復号部３２は、データレート検出部３４に制御され、復調部３１からのデータに対して、ビタビ復号処理を施し、その結果得られたデータ（復号データ）を、ＣＲＣデコーダ３３に供給する。
【００１３】
ビタビ復号部３２は、このとき算出した最大パスメトリック値、最小パスメトリック値、およびゼロステートパスメトリック値を、データレート検出部２４に供給する。
【００１４】
ビタビ復号部３２は、ビタビ復号処理の結果得られた復号データを、データレート検出部２４が検出したデータレートで、図示せぬ装置に出力する。
【００１５】
ＣＲＣデコーダ３３は、データレート検出部３４に制御され、ビタビ復号部２２からのデータに対して、ＣＲＣ判定を行い、その判定結果を、データレート検出部３４に供給する。
【００１６】
データレート検出部３４は、ビタビ復号部２２およびＣＲＣデコーダ３３を制御して、ビタビ復号やＣＲＣ判定を行わせるとともに、ビタビ復号部３２からの、最大パスメトリック値、最小パスメトリック値、およびゼロステートパスメトリック値、並びにＣＲＣデコーダ３３からのＣＲＣ判定結果に基づいて、受信データのデータレートを検出する。
【００１７】
次に、受信データのデータレートを検出する場合の受信装置３の動作を、図１０のフローチャートを参照して説明する。なお、ここでは、図９に示したように、４つのデータレートＲi （ｉ＝１，２，３，４）が存在するものとする。
【００１８】
ステップＳ１において、データレート検出部３４は、内蔵する、カウンタｉの値を、値１に、レジスタＳmin の値を、所定の値Ｄ1 に、そしてレジスタＴｒの値を、値０に、それぞれ初期設定する。
【００１９】
ステップＳ２において、データレート検出部３４は、ビタビ復号部３２を制御して、先頭ビットＳから、カウンタｉの値で識別されるデータレートＲi の終端ビットｎend までの最大パスメトリック値、最小パスメトリック値、およびゼロステートパスメトリック値を算出させる。
【００２０】
これにより、ビタビ復号部３２は、加算、比較、および選択という、いわゆるＡＣＳ（Add Compare Select）処理を実行して、最大パスメトリック値、最小パスメトリック値、およびゼロステートパスメトリック値を算出する。ビタビ復号部３２は、算出したこれらのデータを、データレート検出部３４に供給する。
【００２１】
受信装置３（データレート検出部３４）は、あり得るデータレートＲi を、予め認識しており、カウンタｉの値に基づいて、データレートＲi を識別することができるようになされている。
【００２２】
この例の場合、カウンタｉの値が値１、値２、値３、または値４（最大値）のとき（ｉ＝１，２，３，４）、データレートＲ１，Ｒ２，Ｒ３，Ｒ４がそれぞれ識別され、先頭ビットＳから、第Ｅ１番目（図９（ａ））、第Ｅ２番目（図９（ｂ））、第Ｅ３番目（図９（ｃ））、または第Ｅ４番目（図９（ｄ））のビットまでのそれぞれの、最大パスメトリック値、最小パスメトリック値、およびゼロステートパスメトリック値が算出される。
【００２３】
次に、ステップＳ３において、データレート検出部３４は、ステップＳ２で、ビタビ復号部３２から供給された、最大パスメトリック値、最小パスメトリック値、およびゼロステートパスメトリック値に基づいて、〔数１〕式を演算し、Ｓ値を算出する。
【００２４】
【数１】
Ｓ値＝１０Log((a0 −a min ) ／((a max −a min ))
【００２５】
なお、式中、a max は、最大パスメトリック値、a min は、最小パスメトリック値、およびa0は、ゼロステートパスメトリック値である。またＳ値の最大値は、値０で、最小値は、マイナス無限大である。
【００２６】
ステップＳ４において、データレート検出部３４は、ステップＳ３で、算出したＳ値が、閾値Ｄ以下であるか否かを判定する。
【００２７】
カウンタｉの値で識別されるデータレートＲi が、受信データの真のデータレートである場合、このときビタビ復号部３２で算出されるゼロステートパスメトリック値は、十分に小さい値となるため、〔数１〕式に示すＳ値は、小さい値となる。一方、データレートＲi が、受信データの真のデータレートでない場合、このとき算出されるゼロステートパスメトリック値は、十分に小さい値とはならないので、Ｓ値は、小さい値とはならない。すなわち、算出されたＳ値が、閾値Ｄ以下であるか否かを判定することにより、カウンタｉの値で識別されるデータレートＲi が、受信データの真のデータレートであるとすることができるか否か（真のデータレートである可能性があるか否か）を判定することができる。
【００２８】
なお、閾値Ｄは、真のデータレートのＳ値が、閾値Ｄ１より大きいと判定されないように、比較的大きな値となっている。
【００２９】
ステップＳ４で、Ｓ値が、閾値Ｄ以下であると判定された場合、すなわち、このときのカウンタｉの値で識別されるデータレートＲi が、受信データの真のデータレートであるとすることができる場合（真のデータレートである可能性がある場合）、ステップＳ５に進む。
【００３０】
ステップＳ５において、データレート検出部３４は、ビタビ復号部３２を制御して、トレースバック処理を実行させ、先頭ビットＳから、カウンタｉの値で識別されるデータレートＲi の終端ビットｎend （例えば、カウンタｉの値が値１である場合、第Ｅ1 番目のビット）までのデータストリームを生成させる。そしてステップＳ６において、データレート検出部３４は、ＣＲＣデコーダ３３を制御して、このとき生成されたデータのＣＲＣ判定を行わせる。
【００３１】
これにより、ビタビ復号部３２は、先頭ビットＳから、データレートＲi の終端ビットｎend までのデータストリームを生成し、ＣＲＣデコーダ３３に供給する。
【００３２】
ＣＲＣデコーダ３３は、ビタビ復号部３２から供給された復号データ（先頭データＳから、データレートＲi の終端ビットｎend までの復号データ）を生成多項式で割り、その余りを求める。
【００３３】
カウンタｉの値で識別されるデータレートＲi が、受信データの真のデータレートである場合、求められた余りは０となる可能性が高いが、データレートＲi が、受信データの真のデータレートでない場合、余りは０とならない可能性が高い。
【００３４】
ＣＲＣデコーダ３３は、求めた余りを、ＣＲＣ計算結果として、データレート検出部３４に通知する。
【００３５】
ステップＳ７において、データレート検出部３４は、ＣＲＣデコーダ３３からのＣＲＣ計算結果に基づいて、受信データにエラーが存在するか否かを判定する。すなわち、このときのカウンタｉの値で示されるデータレートＲi を、受信データのデータレートとした場合におけるＣＲＣ計算結果により、受信データにエラーが存在するか否かが判定される。ＣＲＣ計算結果が、０でない場合（データレートＲi が真のデータレートでない場合）、エラーが存在すると判定され、ＣＲＣ計算結果が、０である場合（真のデータレートである可能性がある場合）、エラーが存在しないと判定される。
【００３６】
ステップＳ７で、エラーが存在しないと判定された場合、ステップＳ８に進み、データレート検出部３４は、ステップＳ３で算出したＳ値が、レジスタＳmin の値以下であるか否かを判定する。なお、レジスタＳmin には、値Ｄが初期設定されるので、ステップＳ４で、最初にＹＥＳと判定されたＳ値は、当然レジスタＳmin 以下となる。
【００３７】
ステップＳ８で、Ｓ値が、レジスタＳmin の値以下であると判定された場合、ステップＳ９に進み、データレート検出部３４は、レジスタＳmin の値を、今回算出したＳ値に置き換える。すなわち、ステップＳ８での判定は、今回算出されたＳ値が、これまで算出されたＳ値の中で最小であるか否かを判定するものである。
【００３８】
データレート検出部３４はまた、このとき、レジスタＴｒの値を、このときのカウンタｉの値で置き換える。
【００３９】
ステップＳ４で、Ｓ値が閾値Ｄ以下ではないと判定されたとき、ステップＳ７で、エラーが存在すると判定されたとき、ステップＳ８で、Ｓ値が、レジスタＳmin の値以下ではないと判定されたとき、またはステップＳ９で、レジスタＳmin およびレジスタＴｒの値が置き換えられたとき、ステップＳ１０に進む。
【００４０】
ステップＳ１０において、データレート検出部３４は、カウンタｉの値が、最大値（値４）であるか否かを判定し、最大値ではないと判定した場合、ステップＳ１１に進み、カウンタｉの値を１だけインクリメントして、ステップＳ２に戻り、それ以降の処理を実行する。
【００４１】
ステップＳ１０で、カウンタｉの値が、最大値であると判定された場合、ステップＳ１２に進み、データレート検出部３４は、レジスタＴｒの値で識別されるデータレートＲi を、受信データの真のデータレートとして検出する。そしてデータレート検出部３４は、ビタビ復号部３２を制御して、復号データを、検出したデータレートＲi で出力させる。その後、処理は終了する。
【００４２】
特許文献１（特開２００２−７６９２３号公報）には、ここまで説明したデータレート検出処理が記載されている。
【００４３】
【特許文献１】
特開２００２−７６９２３号公報
【００４４】
【発明が解決しようとする課題】
以上のようにして、レートが可変の場合における、受信データのレート検出が行われるが、この場合、Ｓ値を算出するのに上述した〔数１〕式を使用すると、Ｌｏｇ（対数）や割り算を使用した演算であるため、計算量が大きく、例えばハードウェア化した場合には回路規模や消費電力が大きくなると言う問題があった。
【００４５】
本発明はかかる点に鑑みてなされたものであり、受信データのレート検出が簡単な処理で行えるようにすることを目的とする。
【００４６】
【課題を解決するための手段】
本発明の信号処理装置は、所定の複数のデータレートの内の任意のデータレートで送信されてきたデータを、最尤復号する信号処理装置において、受信データの平均値を計算し、その計算された平均値で割ることで受信データを正規化する正規化手段と、複数のデータレートを所定の順番で選択し、正規化手段の出力データのレートレートが選択したデータレートであるものとして最尤復号処理を行う最尤復号手段と、最尤復号処理時に、各ステートのパスメトリック値から最小のパスメトリック値を探し、その探した最小のパスメトリック値を各ステートのパスメトリック値から引く正規化演算手段と、正規化手段、最尤復号手段及び正規化演算手段での処理の結果供給されるゼロステートのパスメトリック値を所定の閾値と比較することにより、正しいデータレートを判定する判定手段と、判定手段により正しいと判定されたデータレートでの復号データを出力する出力手段とを備えることを特徴とするものである。
【００４７】
本発明の信号処理方法は、所定の複数のデータレートの内の任意のデータレートで送信されてきたデータを、最尤復号する信号処理方法において、受信データの平均値を計算し、その計算された平均値で割ることで受信データを正規化する正規化ステップと、正規化ステップの出力の中から複数のデータを所定の順番で選択し、データのレートが、選択したデータレートであるものとして最尤復号処理を行う最尤復号処理ステップと、最尤復号処理ステップの処理時に、各ステートのパスメトリック値から最小のパスメトリック値を探し、その探した最小のパスメトリック値を各ステートのパスメトリック値から引く正規化演算ステップと、正規化ステップ、最尤復号処理ステップ及び正規化演算ステップでの処理の結果供給されるゼロステートのパスメトリック値を所定の閾値と比較することにより、正しいデータレートを判定する判定ステップと、判定ステップにより正しいと判定されたデータレートでの復号データを出力する出力ステップとを備えることを特徴とするものである。
【００４８】
このようにしたことで、データレート検出処理のために必要な計算量を少なくすることができる。
【００４９】
【発明の実施の形態】
以下、図１〜図７を参照して本発明の一実施の形態について説明する。なお、本実施の形態で説明する図１〜図７において、従来例として説明した図８〜図１０に対応する部分には同一符号を付す。
【００５０】
本例においては、従来例として説明したシステムと同様に、畳み込み符号化したデータを、所定の複数のデータレートの内、任意のデータレートでデータが送受信される通信系に適用したものである。即ち、本例の場合には、図９に示すように終端ビットｎend の位置が、先頭ビットＳから数えて、第Ｅ１番目のビット（図９（ａ））、第Ｅ２番目のビット（図９（ｂ））、第Ｅ３番目のビット（図９（ｃ））、または第Ｅ４番目のビット（図９（ｄ））となる、４種類のデータレートＲ１，Ｒ２，Ｒ３，Ｒ４（データレートＲ１＜データレートＲ２＜データレートＲ３＜データレートＲ４）が存在するデータフォーマットとしてある。
【００５１】
図１は、本例の受信装置４を含む通信系の構成例を示している。送信装置１側の構成については従来例で説明した構成と同じである。即ち、送信装置１は、畳み込み符号化したデータを、所定の複数のデータレートのうちの任意のデータレートで、通信路２を介して受信装置４に送信する。
【００５２】
送信装置１は、ＣＲＣ（Cyclic Redundancy Check ）エンコーダ１１、畳み込み符号化部１２、および変調部１３を有している。ＣＲＣエンコーダ１１は、送信されるデータのＣＲＣパリティビットを、データストリームに付加し、畳み込み符号化部１２に供給する。
【００５３】
畳み込み符号化部１２は、ＣＲＣエンコーダ１１からのデータに対し、畳み込み符号化を行って、変調部１３に供給する。変調部１３は、畳み込み符号化部１２からのデータを変調し、通信路２を介して受信装置４に送信する。
【００５４】
受信装置４は、送信装置１から、通信路２を介して送信されてきたデータに対して、ビタビ復号処理を施す。受信装置４はまた、受信データのデータレートを検出し、復号データを、検出したデータレートで、受信装置に接続されたデータ処理装置（図示せず）に出力する。
【００５５】
受信装置４の構成としては、復調部３１と、復調部３１で復調された信号を正規化するノーマライザ４１と、ノーマライザ４１の出力をビタビ復号するビタビ復号部４２と、ビタビ復号部４２が出力するデータのＣＲＣデコードを行うＣＲＣデコーダ３３と、受信データのデータレートを検出するデータレート検出部４３とを備える。
【００５６】
復調部３１は、受信データを復調して、ノーマライザ４１に供給する。ノーマライザ４１での正規化処理としては、受信データの平均値を計算し、その計算された平均値を利用して受信データを正規化する。具体的には、例えば、先頭ビットＳからデータ長が最短となるデータレートでの終端ビットｎend までのデータの絶対値の平均値を求める。そして、各入力データを求められた平均値で割り、さらに適切な定数Ａをかける。このように正規化処理を行うことで、ノーマライザ４１の出力は、受信信号レベルが変動しても、デコード処理単位でのデータの平均値がＡに正規化される。
【００５７】
ノーマライザ４１で正規化された復調データは、ビタビ復号部４２でビタビ復号される。
【００５８】
図２は、ビタビ復号部４２の構成例を示した図である。ビタビ復号部４２に入力したデータは、ブランチメトリック計算回路５２に供給されて、ブランチ毎のメトリックをブランチメトリック計算回路５２で計算する。
【００５９】
そして、ブランチメトリック計算回路５２が出力するブランチメトリックと、ステートメトリック記憶回路５５に記憶された各ステート毎のパスメトリックとをＡＣＳ回路５３に供給して、加算し比較する。ＡＣＳ回路５３での加算及び比較で得られた各ステート毎のパスメトリックは、メトリック再設定回路５４で、最小のパスメトリックを探し、その探した最小のパスメトリック値を、各ステートのパスメトリック値から引く正規化演算処理を行って、各ステートのパスメトリック値を再設定する。このように再設定することで、最小のパスメトリック値が常に０になる。
【００６０】
再設定回路５４が出力する各ステート毎のパスメトリック値は、メトリック記憶回路５５に記憶されて、ＡＣＳ回路５３に供給される。ＡＣＳ回路５３でのパス選択情報は、パスメモリ回路５６に記憶される。
【００６１】
ＡＣＳ回路５３では、ブランチメトリック計算回路５２から供給されるブランチメトリックと、メトリック記憶回路５５に記憶された各ステート毎のパスメトリックとに基づいて、各ステートに合流する２本のそれぞれのパスに対し、ブランチメトリックとパスメトリックを加算して比較し、この比較結果に基づき尤度の高いものを選択して、各ステート毎の新パスメトリックとする。その選択内容を、パス選択情報としてパスメモリ回路５６に供給し、最小のメトリックのステートの番号を最尤ステート情報としてパスメモリ回路５６に供給する。パスメモリ回路５６は、ＡＣＳ回路５３が出力するパス選択情報を記憶し、同時にＡＣＳ回路５３が出力する最尤ステート情報に基づいて、最尤パスに対応する情報の内、打ち切り長と呼ばれる一定の長さ以前の情報を復号データとして出力する。
【００６２】
具体的なパスの選択処理状態の例を図３のトレリスに示すと、例えばステートＳ０，Ｓ１，Ｓ２，Ｓ３の４つのステートが存在するとすると、各タイムスロット毎に全てのステートには合流する２本のパスが存在する。そこで、あるステートに合流する２本のそれぞれのパスに対し、受信信号とパスとのハミング距離（ブランチメトリック）と、それまでのブランチメトリックの累積和（ステートのパスメトリック）とをＡＣＳ回路５３で加算して比較し、この比較結果に基づいて尤度の高いものが選択される。ここで、各ステートＳ０〜Ｓ３のメトリック値は、そのままでは図３に示すように累積されて加算されていき、徐々に大きな値になっていくが、最小の値であるパスを順に辿ることで、最尤パスが選ばれ、正しい復号ができる。
【００６３】
ここで本例の場合には、既に説明したように、メトリック再設定回路５４で、最小のパスメトリックを探し、その探した最小のパスメトリック値を、各ステートのパスメトリック値から引くことで、パスメトリック値の値が累積加算されることがないようにしてある。なお、図３はパス選択の原理を示したトレリスであり、各ステートのメトリック値として、そのタイミングでの最小値を引く処理はしてない状態で示してある。従って、図３の例の場合には、メトリック値は累積加算された状態で示してあるが、既に説明したように本例の演算処理を行うことで、４つのステートの内の最小値は０になる。
【００６４】
このように、本例のビタビ復号部４２（図１）でのビタビ復号処理として、１ステップ毎の復号処理の際に、加算、比較、および選択処理であるＡＣＳ（Add Compare Select）演算処理の後に得られる、各ステートのパスメトリック値から最小のパスメトリック値を探し、その値を各ステートのパスメトリック値から引くようにしてある。この結果、先頭ビットから順にＡＣＳ演算処理でパスメトリック値を求めていく際に、パスメトリックの絶対値が大きくなっていくのを避けることができる。即ち、どの終端ビットｎend であっても、最小メトリック値減算後の最大メトリック値（〔数１〕式の（a max −a min ））に大きな差がなくなる。
【００６５】
このように本例の受信装置４は、ノーマライザ４１での正規化とビタビ復号部４２での最小パスメトリック値の減算により、様々な通信路環境あるいはどの終端ビットｎend であっても、〔数１〕式の（a max −a min ）に大きな差がなくなる。よって、Ｓ値とＤ値もしくは各終端ビットｎend 間のＳ値の比較において（a max −a min ）を考慮する必要がなくなる。また、〔数１〕式に付与されたｌｏｇは単純増加関数であり、最終的にＳ値は最小メトリック値減算後のゼロステートパスメトリック値a0′（＝a0-a min）として問題なくなる。
【００６６】
そこで本例の受信装置４では、ゼロステートパスメトリック値a0′のみをデータレート検出部４３に供給する。データレート検出部４３では、ビタビ復号部４２及びＣＲＣデコーダ３３を制御して、ビタビ復号やＣＲＣ判定を行わせるとともに、ビタビ復号部４２からの、ゼロステートパスメトリック値a0′並びにＣＲＣデコーダ３３からのＣＲＣ判定結果に基づいて、受信データのデータレートを検出する処理を行う。
【００６７】
次に、本例の受信装置４での受信データのデータレート検出処理を、図４のフローチャートを参照して説明する。この図４のフローチャートにおいて、従来例として説明した図１０のフローチャートと同じ処理が行われるステップには、同じステップ番号を付与してある。また、この例でも、図９に示したように、４つのデータレートＲi （ｉ＝１，２，３，４）が存在するものとする。
【００６８】
ステップＳ１において、データレート検出部４３は、内蔵する、カウンタｉの値を、値１に、レジスタＳmin の値を、所定の値Ｄに、そしてレジスタＴｒの値を、値０に、それぞれ初期設定する。
【００６９】
ステップＳ１３において、ビタビ復号部４２は、ノーマライザ４１で正規化されたデータに対し、加算、比較、及び選択といった、既に説明したＡＣＳ処理を順次実行し、ＡＣＳ処理後に得られる各ステートのパスメトリック値から最小のパスメトリック値を探し、その値を各ステートのパスメトリック値から引く。さらに、ビタビ復号部４２は、データレート検出部４３の制御を受け、カウンタｉの値で識別されるデータレートＲi の終端ビットｎend では、ゼロステートパスメトリック値a0′をデータレート検出部４３に供給する。
【００７０】
受信装置４内のデータレート検出部４３は、あり得るデータレートＲi を、予め認識しており、カウンタｉの値に基づいて、データレートＲi を識別することができるようになされている。
【００７１】
この例の場合、カウンタｉの値が値１、値２、値３、または値４（最大値）のとき（ｉ＝１，２，３，４）、データレートＲ１，Ｒ２，Ｒ３，Ｒ４がそれぞれ識別され、先頭ビットＳから、第Ｅ１番目（図９（ａ））、第Ｅ２番目（図９（ｂ））、第Ｅ３番目（図９（ｃ））、または第Ｅ４番目（図９（ｄ））のビットまでのそれぞれの、最大パスメトリック値、最小パスメトリック値、およびゼロステートパスメトリック値が算出される。
【００７２】
次に、ステップＳ１４において、データレート検出部４３は、ステップＳ１３で、ビタビ復号部４２から供給された、ゼロステートパスメトリック値a0′に基づいて、次式の演算を行って、Ｓ値を算出する。
【００７３】
【数２】
Ｓ値＝a0′
【００７４】
つまり、本例の場合にはＳ値はビタビ復号部４２から供給されたa0′値そのものである。このＳ値を用いて、以降の処理を行う。以降の処理ステップについては、従来例で説明した処理ステップと同じであるが、説明を繰り返しておく。即ち、ステップＳ４において、データレート検出部４３は、ステップＳ１４で、算出したＳ値が、閾値Ｄ以下であるか否かを判定する。
【００７５】
カウンタｉの値で識別されるデータレートＲi が、受信データの真のデータレートである場合、このときビタビ復号部４２で算出されるゼロステートパスメトリック値は、十分に小さい値となるため、〔数２〕式に示すＳ値は、小さい値となる。一方、データレートＲi が、受信データの真のデータレートでない場合、このとき算出されるゼロステートパスメトリック値は、十分に小さい値とはならないので、Ｓ値は、小さい値とはならない。すなわち、算出されたＳ値が、閾値Ｄ以下であるか否かを判定することにより、カウンタｉの値で識別されるデータレートＲi が、受信データの真のデータレートであるとすることができるか否か（真のデータレートである可能性があるか否か）を判定することができる。
【００７６】
なお、閾値Ｄは、真のデータレートのＳ値が、閾値Ｄより大きいと判定されないように、比較的大きな値となっている。
【００７７】
ステップＳ４で、Ｓ値が、閾値Ｄ以下であると判定された場合、すなわち、このときのカウンタｉの値で識別されるデータレートＲi が、受信データの真のデータレートであるとすることができる場合（真のデータレートである可能性がある場合）、ステップＳ５に進む。
【００７８】
ステップＳ５において、データレート検出部４３は、ビタビ復号部４２を制御して、トレースバック処理を実行させ、先頭ビットＳから、カウンタｉの値で識別されるデータレートＲi の終端ビットｎend （例えば、カウンタｉの値が値１である場合、第Ｅ1 番目のビット）までのデータストリームを生成させる。そしてステップＳ６において、データレート検出部４３は、ＣＲＣデコーダ３３を制御して、このとき生成されたデータのＣＲＣ判定を行わせる。
【００７９】
これにより、ビタビ復号部４２は、先頭ビットＳから、データレートＲi の終端ビットｎend までのデータストリームを生成し、ＣＲＣデコーダ２３に供給する。
【００８０】
ＣＲＣデコーダ３３は、ビタビ復号部４２から供給された復号データ（先頭データＳから、データレートＲi の終端ビットｎend までの復号データ）を生成多項式で割り、その余りを求める。
【００８１】
カウンタｉの値で識別されるデータレートＲi が、受信データの真のデータレートである場合、求められた余りは０となる可能性が高いが、データレートＲi が、受信データの真のデータレートでない場合、余りは０とならない可能性が高い。
【００８２】
ＣＲＣデコーダ３３は、求めた余りを、ＣＲＣ計算結果として、データレート検出部４３に通知する。
【００８３】
ステップＳ７において、データレート検出部４３は、ＣＲＣデコーダ３３からのＣＲＣ計算結果に基づいて、受信データにエラーが存在するか否かを判定する。すなわち、このときのカウンタｉの値で示されるデータレートＲi を、受信データのデータレートとした場合におけるＣＲＣ計算結果により、受信データにエラーが存在するか否かが判定される。ＣＲＣ計算結果が、０でない場合（データレートＲi が真のデータレートでない場合）、エラーが存在すると判定され、ＣＲＣ計算結果が、０である場合（真のデータレートである可能性がある場合）、エラーが存在しないと判定される。
【００８４】
ステップＳ７で、エラーが存在しないと判定された場合、ステップＳ８に進み、データレート検出部４３は、ステップＳ１４で算出したＳ値が、レジスタＳmin の値以下であるか否かを判定する。なお、レジスタＳmin には、値Ｄが初期設定されるので、ステップＳ４で、最初にＹＥＳと判定されたＳ値は、当然レジスタＳmin 以下となる。
【００８５】
ステップＳ８で、Ｓ値が、レジスタＳmin の値以下であると判定された場合、ステップＳ９に進み、データレート検出部４３は、レジスタＳmin の値を、今回算出したＳ値に置き換える。すなわち、ステップＳ８での判定は、今回算出されたＳ値が、これまで算出されたＳ値の中で最小であるか否かを判定するものである。
【００８６】
データレート検出部４３はまた、このとき、レジスタＴｒの値を、このときのカウンタｉの値で置き換える。
【００８７】
ステップＳ４で、Ｓ値が閾値Ｄ以下ではないと判定されたとき、ステップＳ７で、エラーが存在すると判定されたとき、ステップＳ８で、Ｓ値が、レジスタＳmin の値以下ではないと判定されたとき、またはステップＳ９で、レジスタＳmin およびレジスタＴｒの値が置き換えられたとき、ステップＳ１０に進む。
【００８８】
ステップＳ１０において、データレート検出部４３は、カウンタｉの値が、最大値（値４）であるか否かを判定し、最大値ではないと判定した場合、ステップＳ１１に進み、カウンタｉの値を１だけインクリメントして、ステップＳ１３に戻り、それ以降の処理を実行する。
【００８９】
ステップＳ１０で、カウンタｉの値が、最大値であると判定された場合、ステップＳ１２に進み、データレート検出部４３は、レジスタＴｒの値で識別されるデータレートＲi を、受信データの真のデータレートとして検出する。そしてデータレート検出部４３は、ビタビ復号部４２を制御して、復号データを、検出したデータレートＲi で出力させる。その後、処理は終了する。
【００９０】
以上説明したように、本例の受信装置での受信処理を行うことで、受信データのデータレート検出に必要なＳ値が、簡単な処理で得られる効果を有する。即ち、従来は〔数１〕式に示した複雑な演算を行ってＳ値を得る必要があったが、本例では、ノーマライザ４１での正規化処理と、ビタビ復号部４２での最小パスメトリック値の減算により、Ｓ値をビタビ復号部４２から供給される最小メトリック値減算後のゼロステートパスメトリック値とすることができ、データレート検出の計算量を小さくすることができる。
【００９１】
なお、本例の処理（数２式）と、従来の処理（数１式）では、データレートの検出能力は、ほとんど差がない。図５は、縦軸をブロックエラーレート（BLock Error Rate:BLER ）、横軸を基地局からの送信パワーで示してあり、２４０Ｈｚのフェージング状態で測定した例としてある。ここでのブロックエラーレートは、レジスタＴｒが初期値０のままで、データレート検出処理が失敗する確率である。特性ａは、本例の処理（数２式）により算出されたＳ値のエラーレートで、特性ｂは、従来の処理（数１式）により算出されたＳ値のエラーレートであり、それぞれの特性にはほとんど違いがない。
【００９２】
図６は、縦軸をＦＤＲ（Fault Detection Rate）、横軸を基地局からの送信パワーで示してあり、２４０Ｈｚのフェージング状態で測定した例としてある。ＦＤＲは、送信したデータレートと検出したデータレートが異なる確率である。但し、レジスタｔｒが初期値０のままである場合を除いてある。特性ｃは、本例の処理（数２式）により算出されたＳ値のエラーレートで、特性ｄは、従来の処理（数１式）により算出されたＳ値のエラーレートであり、この場合にも、それぞれの特性にはほとんど違いがない。
【００９３】
なお、本例のように、ノーマライザでの処理とビタビ復号部での最小パスメトリック値の減算を行うことで、その部分の回路規模は若干増えるが、Ｓ値の算出のための回路規模については大幅に小さくなる。
【００９４】
ノーマライザは、パラメータＡを適切な値に設定すれば、後段のビタビ復号部でのダイナミックレンジを減らすことができる。もしノーマライザがなければ、あり得る入力レンジ全てに対応した広いダイナミックレンジを確保する必要がある。さらに本処理の際に量子化、リミッタを行うことによりデータのビット幅を少なくすることも可能であり、一層ビタビ復号部４２の回路規模を少なくすることが可能となる。
【００９５】
ここまで説明した一連の処理は、ハードウェアにより実現させることもできるが、ソフトウェアにより実現させることもできる。一連の処理をソフトウェアにより実現する場合には、そのソフトウェアを構成するプログラムをコンピュータ装置などのデータ処理装置にインストールして、そのプログラムをコンピュータ装置などで実行することで、上述した受信装置４が機能的に実現される。
【００９６】
図７は、上述のような受信装置４として機能するコンピュータ１０１の構成例を示すブロック図である。ＣＰＵ（Central Processing Unit ）１１１にはバス１１５を介して入出力インターフェース１１６が接続されており、ＣＰＵ１１１は、入出力インターフェース１１６を介して、ユーザから、キーボード、マウスなどよりなる入力部１１８から指令が入力されると、例えば、ＲＯＭ（Read Only Memory）１１２、ハードディスク１１４、またはドライブ１２０に装着される磁気ディスク１３１、光ディスク１３２、光磁気ディスク１３３、若しくは半導体メモリ１３４などの記録媒体に格納されているプログラムを、ＲＡＭ（RandomAccess Memory ）１１３にロードして実行する。これにより、上述した各種の処理（例えば、図４のフローチャートにより示される処理）が行われる。さらに、ＣＰＵ１１１は、その処理結果を、例えば、入出力インターフェース１１６を介して、ＬＣＤ（Liquid Crystal Display）などよりなる表示部１１７に必要に応じて出力する。なお、プログラムは、ハードディスク１１４やＲＯＭ１１２に予め記憶しておき、コンピュータ１０１と一体的にユーザに提供したり、磁気ディスク１３１、光ディスク１３２、光磁気ディスク１３３，半導体メモリ１３４等のパッケージメディアとして提供したり、衛星、ネットワーク等から通信部１１９を介してハードディスク１１４に提供することができる。
【００９７】
なお、本明細書において、記録媒体により提供されるプログラムを記述するステップは、記載された順序に沿って時系列的に行われる処理はもちろん、必ずしも時系列的に処理されなくとも、並列的あるいは個別に実行される処理をも含むものである。
【００９８】
【発明の効果】
本発明によると、受信データの平均値を計算し、その平均値を利用して受信データを正規化し、複数のデータレートを所定の順番で選択し、データのデータレートが選択したデータレートであるものとして、最尤復号処理を実行し、その最尤復号処理においてＡＣＳ演算後に各メトリック値からその中での最小のメトリック値を引き、その結果得られる各レートでのステート０のメトリック値と誤り検出結果に基づいて、正しいデータを判定するので、データレート検出処理に必要な計算量を少なくすることができる。従って、データレート検出に必要な回路規模を小さくすることができ、そのための消費電力についても低減できる。また、データレートが検出される速度を高速化することができる効果を有する。
【図面の簡単な説明】
【図１】 本発明の一実施の形態による構成例を示すブロック図である。
【図２】 本発明の一実施の形態によるビタビ復号部の構成例を示すブロック図である。
【図３】 ビタビ復号の復号トレリスの例を示す説明図である。
【図４】 本発明の一実施の形態によるデータレート検出処理例を示すフローチャートである。
【図５】 本発明の一実施の形態によるブロックエラーレート（ＢＬＥＲ）の一例を示す特性図である。
【図６】 本発明の一実施の形態による送信したデータレートと検出したデータレートが異なる確率の一例を示す特性図である。
【図７】 コンピュータ装置の一例を示すブロック図である。
【図８】 従来の構成例を示すブロック図である。
【図９】 データレートの種類の例を示す説明図である。
【図１０】 従来のデータレート検出処理例を示したフローチャートである。
【符号の説明】
１…送信装置、２…通信路、３，４…受信装置、１１…ＣＲＣエンコーダ、１２…畳込み符号化部、１３…変調部、３１…復調部、３２…ビタビ復号部、３３…ＣＲＣデコーダ、３４…データレート検出部、４１…ノーマライザ、４２…ビタビ復号部、４３…データレート検出部、５２…ブランチメトリック計算回路、５３…ＡＣＳ回路（加算、比較及び選択回路）、５４…メトリック再設定回路、５５…メトリック記憶回路、５６…パスメモリ回路、１１１…中央制御ユニット、１１２…ＲＯＭ、１１３…ＲＡＭ、１１４…ハードディスクドライブ、１１５…バスライン、１１６…入出力インターフェース、１１７…表示部、１１８…入力部、１１９…通信部、１２０…ドライブ、１３１…磁気ディスク、１３２…光ディスク、１３３…光磁気ディスク、１３４…半導体メモリ
【発明の属する技術分野】
本発明は、畳み込み符号化されたデータを最尤復号する信号処理装置及び方法に関し、特に送信されたデータのデータレートを検出する信号処理装置及び方法に関する。
【０００２】
【従来の技術】
従来、データレートが複数用意された内の、所定のデータレートで送信させて、受信側でそのデータレートを検出することが行われている。図８は、従来の受信装置３を含む、所定の複数のデータレートのうち、任意のデータレートでデータが送受信される通信系の構成例を示している。
【０００３】
送信装置１は、畳み込み符号化したデータを、所定の複数のデータレートのうちの任意のデータレートで、通信路２を介して受信装置３に送信する。
【０００４】
図９は、ここで送受信されるデータのトランスポートフォーマットの例を示している。このフォーマットによれば、データストリームにＣＲＣ（Cyclic Redundancy Check ）符号が付加されているが、データレートに応じて、データストリームの長さは可変するため、終端のビット（ＣＲＣの最後のビット）ｎend は、データレートにより異なる。なお、以下の説明では、ＣＲＣの最後のビットを終端ビットｎend と称する。
【０００５】
例えば、図９に示すように、４つのデータレートＲ１，Ｒ２，Ｒ３，Ｒ４（データレートＲ１＜データレートＲ２＜データレートＲ３＜データレートＲ４）が存在する場合において、データレートＲ１〜Ｒ４のときのそれぞれの終端ビットｎend は、先頭ビットＳから数えて、第Ｅ１番目のビット（図９（ａ））、第Ｅ２番目のビット（図９（ｂ））、第Ｅ３番目のビット（図９（ｃ））、または第Ｅ４番目のビット（図９（ｄ））となる。
【０００６】
なお、データレートＲ１〜Ｒ３の場合のトランスポートフォーマットにおいて、データレートＲ１〜Ｒ３の終端ビットｎend である、第Ｅ１番目のビット、第Ｅ２番目のビット、または第Ｅ３番目のビットから、データレートＲ４の終端ビットｎend である第Ｅ４番目のビットに相当するビットまでは、何もデータがないエンプティ区間となる。
【０００７】
受信装置３は、送信装置１から、通信路２を介して送信されてきたデータ（図９）に対して、ビタビ復号処理を施す。受信装置３はまた、受信データのデータレートを検出し、復号データを、検出したデータレートで、受信装置に接続されたデータ処理装置（図示せず）に出力する。
【０００８】
次に、図８に示した送信装置１および受信装置３の構成について説明する。
【０００９】
送信装置１は、ＣＲＣ（Cyclic Redundancy Check ）エンコーダ１１、畳み込み符号化部１２、および変調部１３を有している。ＣＲＣエンコーダ１１は、送信されるデータのＣＲＣパリティビットを、データストリームに付加し、畳み込み符号化部１２に供給する。
【００１０】
畳み込み符号化部１２は、ＣＲＣエンコーダ１１からのデータに対し、畳み込み符号化を行って、変調部１３に供給する。変調部１３は、畳み込み符号化部１２からのデータを変調し、通信路２を介して受信装置３に送信する。
【００１１】
受信装置３は、復調部３１、ビタビ復号部３２、ＣＲＣデコーダ３３、およびデータレート検出部３４を有している。復調部３１は、受信データを復調して、ビタビ復号部３２に供給する。
【００１２】
ビタビ復号部３２は、データレート検出部３４に制御され、復調部３１からのデータに対して、ビタビ復号処理を施し、その結果得られたデータ（復号データ）を、ＣＲＣデコーダ３３に供給する。
【００１３】
ビタビ復号部３２は、このとき算出した最大パスメトリック値、最小パスメトリック値、およびゼロステートパスメトリック値を、データレート検出部２４に供給する。
【００１４】
ビタビ復号部３２は、ビタビ復号処理の結果得られた復号データを、データレート検出部２４が検出したデータレートで、図示せぬ装置に出力する。
【００１５】
ＣＲＣデコーダ３３は、データレート検出部３４に制御され、ビタビ復号部２２からのデータに対して、ＣＲＣ判定を行い、その判定結果を、データレート検出部３４に供給する。
【００１６】
データレート検出部３４は、ビタビ復号部２２およびＣＲＣデコーダ３３を制御して、ビタビ復号やＣＲＣ判定を行わせるとともに、ビタビ復号部３２からの、最大パスメトリック値、最小パスメトリック値、およびゼロステートパスメトリック値、並びにＣＲＣデコーダ３３からのＣＲＣ判定結果に基づいて、受信データのデータレートを検出する。
【００１７】
次に、受信データのデータレートを検出する場合の受信装置３の動作を、図１０のフローチャートを参照して説明する。なお、ここでは、図９に示したように、４つのデータレートＲi （ｉ＝１，２，３，４）が存在するものとする。
【００１８】
ステップＳ１において、データレート検出部３４は、内蔵する、カウンタｉの値を、値１に、レジスタＳmin の値を、所定の値Ｄ1 に、そしてレジスタＴｒの値を、値０に、それぞれ初期設定する。
【００１９】
ステップＳ２において、データレート検出部３４は、ビタビ復号部３２を制御して、先頭ビットＳから、カウンタｉの値で識別されるデータレートＲi の終端ビットｎend までの最大パスメトリック値、最小パスメトリック値、およびゼロステートパスメトリック値を算出させる。
【００２０】
これにより、ビタビ復号部３２は、加算、比較、および選択という、いわゆるＡＣＳ（Add Compare Select）処理を実行して、最大パスメトリック値、最小パスメトリック値、およびゼロステートパスメトリック値を算出する。ビタビ復号部３２は、算出したこれらのデータを、データレート検出部３４に供給する。
【００２１】
受信装置３（データレート検出部３４）は、あり得るデータレートＲi を、予め認識しており、カウンタｉの値に基づいて、データレートＲi を識別することができるようになされている。
【００２２】
この例の場合、カウンタｉの値が値１、値２、値３、または値４（最大値）のとき（ｉ＝１，２，３，４）、データレートＲ１，Ｒ２，Ｒ３，Ｒ４がそれぞれ識別され、先頭ビットＳから、第Ｅ１番目（図９（ａ））、第Ｅ２番目（図９（ｂ））、第Ｅ３番目（図９（ｃ））、または第Ｅ４番目（図９（ｄ））のビットまでのそれぞれの、最大パスメトリック値、最小パスメトリック値、およびゼロステートパスメトリック値が算出される。
【００２３】
次に、ステップＳ３において、データレート検出部３４は、ステップＳ２で、ビタビ復号部３２から供給された、最大パスメトリック値、最小パスメトリック値、およびゼロステートパスメトリック値に基づいて、〔数１〕式を演算し、Ｓ値を算出する。
【００２４】
【数１】
Ｓ値＝１０Log((a0 −a min ) ／((a max −a min ))
【００２５】
なお、式中、a max は、最大パスメトリック値、a min は、最小パスメトリック値、およびa0は、ゼロステートパスメトリック値である。またＳ値の最大値は、値０で、最小値は、マイナス無限大である。
【００２６】
ステップＳ４において、データレート検出部３４は、ステップＳ３で、算出したＳ値が、閾値Ｄ以下であるか否かを判定する。
【００２７】
カウンタｉの値で識別されるデータレートＲi が、受信データの真のデータレートである場合、このときビタビ復号部３２で算出されるゼロステートパスメトリック値は、十分に小さい値となるため、〔数１〕式に示すＳ値は、小さい値となる。一方、データレートＲi が、受信データの真のデータレートでない場合、このとき算出されるゼロステートパスメトリック値は、十分に小さい値とはならないので、Ｓ値は、小さい値とはならない。すなわち、算出されたＳ値が、閾値Ｄ以下であるか否かを判定することにより、カウンタｉの値で識別されるデータレートＲi が、受信データの真のデータレートであるとすることができるか否か（真のデータレートである可能性があるか否か）を判定することができる。
【００２８】
なお、閾値Ｄは、真のデータレートのＳ値が、閾値Ｄ１より大きいと判定されないように、比較的大きな値となっている。
【００２９】
ステップＳ４で、Ｓ値が、閾値Ｄ以下であると判定された場合、すなわち、このときのカウンタｉの値で識別されるデータレートＲi が、受信データの真のデータレートであるとすることができる場合（真のデータレートである可能性がある場合）、ステップＳ５に進む。
【００３０】
ステップＳ５において、データレート検出部３４は、ビタビ復号部３２を制御して、トレースバック処理を実行させ、先頭ビットＳから、カウンタｉの値で識別されるデータレートＲi の終端ビットｎend （例えば、カウンタｉの値が値１である場合、第Ｅ1 番目のビット）までのデータストリームを生成させる。そしてステップＳ６において、データレート検出部３４は、ＣＲＣデコーダ３３を制御して、このとき生成されたデータのＣＲＣ判定を行わせる。
【００３１】
これにより、ビタビ復号部３２は、先頭ビットＳから、データレートＲi の終端ビットｎend までのデータストリームを生成し、ＣＲＣデコーダ３３に供給する。
【００３２】
ＣＲＣデコーダ３３は、ビタビ復号部３２から供給された復号データ（先頭データＳから、データレートＲi の終端ビットｎend までの復号データ）を生成多項式で割り、その余りを求める。
【００３３】
カウンタｉの値で識別されるデータレートＲi が、受信データの真のデータレートである場合、求められた余りは０となる可能性が高いが、データレートＲi が、受信データの真のデータレートでない場合、余りは０とならない可能性が高い。
【００３４】
ＣＲＣデコーダ３３は、求めた余りを、ＣＲＣ計算結果として、データレート検出部３４に通知する。
【００３５】
ステップＳ７において、データレート検出部３４は、ＣＲＣデコーダ３３からのＣＲＣ計算結果に基づいて、受信データにエラーが存在するか否かを判定する。すなわち、このときのカウンタｉの値で示されるデータレートＲi を、受信データのデータレートとした場合におけるＣＲＣ計算結果により、受信データにエラーが存在するか否かが判定される。ＣＲＣ計算結果が、０でない場合（データレートＲi が真のデータレートでない場合）、エラーが存在すると判定され、ＣＲＣ計算結果が、０である場合（真のデータレートである可能性がある場合）、エラーが存在しないと判定される。
【００３６】
ステップＳ７で、エラーが存在しないと判定された場合、ステップＳ８に進み、データレート検出部３４は、ステップＳ３で算出したＳ値が、レジスタＳmin の値以下であるか否かを判定する。なお、レジスタＳmin には、値Ｄが初期設定されるので、ステップＳ４で、最初にＹＥＳと判定されたＳ値は、当然レジスタＳmin 以下となる。
【００３７】
ステップＳ８で、Ｓ値が、レジスタＳmin の値以下であると判定された場合、ステップＳ９に進み、データレート検出部３４は、レジスタＳmin の値を、今回算出したＳ値に置き換える。すなわち、ステップＳ８での判定は、今回算出されたＳ値が、これまで算出されたＳ値の中で最小であるか否かを判定するものである。
【００３８】
データレート検出部３４はまた、このとき、レジスタＴｒの値を、このときのカウンタｉの値で置き換える。
【００３９】
ステップＳ４で、Ｓ値が閾値Ｄ以下ではないと判定されたとき、ステップＳ７で、エラーが存在すると判定されたとき、ステップＳ８で、Ｓ値が、レジスタＳmin の値以下ではないと判定されたとき、またはステップＳ９で、レジスタＳmin およびレジスタＴｒの値が置き換えられたとき、ステップＳ１０に進む。
【００４０】
ステップＳ１０において、データレート検出部３４は、カウンタｉの値が、最大値（値４）であるか否かを判定し、最大値ではないと判定した場合、ステップＳ１１に進み、カウンタｉの値を１だけインクリメントして、ステップＳ２に戻り、それ以降の処理を実行する。
【００４１】
ステップＳ１０で、カウンタｉの値が、最大値であると判定された場合、ステップＳ１２に進み、データレート検出部３４は、レジスタＴｒの値で識別されるデータレートＲi を、受信データの真のデータレートとして検出する。そしてデータレート検出部３４は、ビタビ復号部３２を制御して、復号データを、検出したデータレートＲi で出力させる。その後、処理は終了する。
【００４２】
特許文献１（特開２００２−７６９２３号公報）には、ここまで説明したデータレート検出処理が記載されている。
【００４３】
【特許文献１】
特開２００２−７６９２３号公報
【００４４】
【発明が解決しようとする課題】
以上のようにして、レートが可変の場合における、受信データのレート検出が行われるが、この場合、Ｓ値を算出するのに上述した〔数１〕式を使用すると、Ｌｏｇ（対数）や割り算を使用した演算であるため、計算量が大きく、例えばハードウェア化した場合には回路規模や消費電力が大きくなると言う問題があった。
【００４５】
本発明はかかる点に鑑みてなされたものであり、受信データのレート検出が簡単な処理で行えるようにすることを目的とする。
【００４６】
【課題を解決するための手段】
本発明の信号処理装置は、所定の複数のデータレートの内の任意のデータレートで送信されてきたデータを、最尤復号する信号処理装置において、受信データの平均値を計算し、その計算された平均値で割ることで受信データを正規化する正規化手段と、複数のデータレートを所定の順番で選択し、正規化手段の出力データのレートレートが選択したデータレートであるものとして最尤復号処理を行う最尤復号手段と、最尤復号処理時に、各ステートのパスメトリック値から最小のパスメトリック値を探し、その探した最小のパスメトリック値を各ステートのパスメトリック値から引く正規化演算手段と、正規化手段、最尤復号手段及び正規化演算手段での処理の結果供給されるゼロステートのパスメトリック値を所定の閾値と比較することにより、正しいデータレートを判定する判定手段と、判定手段により正しいと判定されたデータレートでの復号データを出力する出力手段とを備えることを特徴とするものである。
【００４７】
本発明の信号処理方法は、所定の複数のデータレートの内の任意のデータレートで送信されてきたデータを、最尤復号する信号処理方法において、受信データの平均値を計算し、その計算された平均値で割ることで受信データを正規化する正規化ステップと、正規化ステップの出力の中から複数のデータを所定の順番で選択し、データのレートが、選択したデータレートであるものとして最尤復号処理を行う最尤復号処理ステップと、最尤復号処理ステップの処理時に、各ステートのパスメトリック値から最小のパスメトリック値を探し、その探した最小のパスメトリック値を各ステートのパスメトリック値から引く正規化演算ステップと、正規化ステップ、最尤復号処理ステップ及び正規化演算ステップでの処理の結果供給されるゼロステートのパスメトリック値を所定の閾値と比較することにより、正しいデータレートを判定する判定ステップと、判定ステップにより正しいと判定されたデータレートでの復号データを出力する出力ステップとを備えることを特徴とするものである。
【００４８】
このようにしたことで、データレート検出処理のために必要な計算量を少なくすることができる。
【００４９】
【発明の実施の形態】
以下、図１〜図７を参照して本発明の一実施の形態について説明する。なお、本実施の形態で説明する図１〜図７において、従来例として説明した図８〜図１０に対応する部分には同一符号を付す。
【００５０】
本例においては、従来例として説明したシステムと同様に、畳み込み符号化したデータを、所定の複数のデータレートの内、任意のデータレートでデータが送受信される通信系に適用したものである。即ち、本例の場合には、図９に示すように終端ビットｎend の位置が、先頭ビットＳから数えて、第Ｅ１番目のビット（図９（ａ））、第Ｅ２番目のビット（図９（ｂ））、第Ｅ３番目のビット（図９（ｃ））、または第Ｅ４番目のビット（図９（ｄ））となる、４種類のデータレートＲ１，Ｒ２，Ｒ３，Ｒ４（データレートＲ１＜データレートＲ２＜データレートＲ３＜データレートＲ４）が存在するデータフォーマットとしてある。
【００５１】
図１は、本例の受信装置４を含む通信系の構成例を示している。送信装置１側の構成については従来例で説明した構成と同じである。即ち、送信装置１は、畳み込み符号化したデータを、所定の複数のデータレートのうちの任意のデータレートで、通信路２を介して受信装置４に送信する。
【００５２】
送信装置１は、ＣＲＣ（Cyclic Redundancy Check ）エンコーダ１１、畳み込み符号化部１２、および変調部１３を有している。ＣＲＣエンコーダ１１は、送信されるデータのＣＲＣパリティビットを、データストリームに付加し、畳み込み符号化部１２に供給する。
【００５３】
畳み込み符号化部１２は、ＣＲＣエンコーダ１１からのデータに対し、畳み込み符号化を行って、変調部１３に供給する。変調部１３は、畳み込み符号化部１２からのデータを変調し、通信路２を介して受信装置４に送信する。
【００５４】
受信装置４は、送信装置１から、通信路２を介して送信されてきたデータに対して、ビタビ復号処理を施す。受信装置４はまた、受信データのデータレートを検出し、復号データを、検出したデータレートで、受信装置に接続されたデータ処理装置（図示せず）に出力する。
【００５５】
受信装置４の構成としては、復調部３１と、復調部３１で復調された信号を正規化するノーマライザ４１と、ノーマライザ４１の出力をビタビ復号するビタビ復号部４２と、ビタビ復号部４２が出力するデータのＣＲＣデコードを行うＣＲＣデコーダ３３と、受信データのデータレートを検出するデータレート検出部４３とを備える。
【００５６】
復調部３１は、受信データを復調して、ノーマライザ４１に供給する。ノーマライザ４１での正規化処理としては、受信データの平均値を計算し、その計算された平均値を利用して受信データを正規化する。具体的には、例えば、先頭ビットＳからデータ長が最短となるデータレートでの終端ビットｎend までのデータの絶対値の平均値を求める。そして、各入力データを求められた平均値で割り、さらに適切な定数Ａをかける。このように正規化処理を行うことで、ノーマライザ４１の出力は、受信信号レベルが変動しても、デコード処理単位でのデータの平均値がＡに正規化される。
【００５７】
ノーマライザ４１で正規化された復調データは、ビタビ復号部４２でビタビ復号される。
【００５８】
図２は、ビタビ復号部４２の構成例を示した図である。ビタビ復号部４２に入力したデータは、ブランチメトリック計算回路５２に供給されて、ブランチ毎のメトリックをブランチメトリック計算回路５２で計算する。
【００５９】
そして、ブランチメトリック計算回路５２が出力するブランチメトリックと、ステートメトリック記憶回路５５に記憶された各ステート毎のパスメトリックとをＡＣＳ回路５３に供給して、加算し比較する。ＡＣＳ回路５３での加算及び比較で得られた各ステート毎のパスメトリックは、メトリック再設定回路５４で、最小のパスメトリックを探し、その探した最小のパスメトリック値を、各ステートのパスメトリック値から引く正規化演算処理を行って、各ステートのパスメトリック値を再設定する。このように再設定することで、最小のパスメトリック値が常に０になる。
【００６０】
再設定回路５４が出力する各ステート毎のパスメトリック値は、メトリック記憶回路５５に記憶されて、ＡＣＳ回路５３に供給される。ＡＣＳ回路５３でのパス選択情報は、パスメモリ回路５６に記憶される。
【００６１】
ＡＣＳ回路５３では、ブランチメトリック計算回路５２から供給されるブランチメトリックと、メトリック記憶回路５５に記憶された各ステート毎のパスメトリックとに基づいて、各ステートに合流する２本のそれぞれのパスに対し、ブランチメトリックとパスメトリックを加算して比較し、この比較結果に基づき尤度の高いものを選択して、各ステート毎の新パスメトリックとする。その選択内容を、パス選択情報としてパスメモリ回路５６に供給し、最小のメトリックのステートの番号を最尤ステート情報としてパスメモリ回路５６に供給する。パスメモリ回路５６は、ＡＣＳ回路５３が出力するパス選択情報を記憶し、同時にＡＣＳ回路５３が出力する最尤ステート情報に基づいて、最尤パスに対応する情報の内、打ち切り長と呼ばれる一定の長さ以前の情報を復号データとして出力する。
【００６２】
具体的なパスの選択処理状態の例を図３のトレリスに示すと、例えばステートＳ０，Ｓ１，Ｓ２，Ｓ３の４つのステートが存在するとすると、各タイムスロット毎に全てのステートには合流する２本のパスが存在する。そこで、あるステートに合流する２本のそれぞれのパスに対し、受信信号とパスとのハミング距離（ブランチメトリック）と、それまでのブランチメトリックの累積和（ステートのパスメトリック）とをＡＣＳ回路５３で加算して比較し、この比較結果に基づいて尤度の高いものが選択される。ここで、各ステートＳ０〜Ｓ３のメトリック値は、そのままでは図３に示すように累積されて加算されていき、徐々に大きな値になっていくが、最小の値であるパスを順に辿ることで、最尤パスが選ばれ、正しい復号ができる。
【００６３】
ここで本例の場合には、既に説明したように、メトリック再設定回路５４で、最小のパスメトリックを探し、その探した最小のパスメトリック値を、各ステートのパスメトリック値から引くことで、パスメトリック値の値が累積加算されることがないようにしてある。なお、図３はパス選択の原理を示したトレリスであり、各ステートのメトリック値として、そのタイミングでの最小値を引く処理はしてない状態で示してある。従って、図３の例の場合には、メトリック値は累積加算された状態で示してあるが、既に説明したように本例の演算処理を行うことで、４つのステートの内の最小値は０になる。
【００６４】
このように、本例のビタビ復号部４２（図１）でのビタビ復号処理として、１ステップ毎の復号処理の際に、加算、比較、および選択処理であるＡＣＳ（Add Compare Select）演算処理の後に得られる、各ステートのパスメトリック値から最小のパスメトリック値を探し、その値を各ステートのパスメトリック値から引くようにしてある。この結果、先頭ビットから順にＡＣＳ演算処理でパスメトリック値を求めていく際に、パスメトリックの絶対値が大きくなっていくのを避けることができる。即ち、どの終端ビットｎend であっても、最小メトリック値減算後の最大メトリック値（〔数１〕式の（a max −a min ））に大きな差がなくなる。
【００６５】
このように本例の受信装置４は、ノーマライザ４１での正規化とビタビ復号部４２での最小パスメトリック値の減算により、様々な通信路環境あるいはどの終端ビットｎend であっても、〔数１〕式の（a max −a min ）に大きな差がなくなる。よって、Ｓ値とＤ値もしくは各終端ビットｎend 間のＳ値の比較において（a max −a min ）を考慮する必要がなくなる。また、〔数１〕式に付与されたｌｏｇは単純増加関数であり、最終的にＳ値は最小メトリック値減算後のゼロステートパスメトリック値a0′（＝a0-a min）として問題なくなる。
【００６６】
そこで本例の受信装置４では、ゼロステートパスメトリック値a0′のみをデータレート検出部４３に供給する。データレート検出部４３では、ビタビ復号部４２及びＣＲＣデコーダ３３を制御して、ビタビ復号やＣＲＣ判定を行わせるとともに、ビタビ復号部４２からの、ゼロステートパスメトリック値a0′並びにＣＲＣデコーダ３３からのＣＲＣ判定結果に基づいて、受信データのデータレートを検出する処理を行う。
【００６７】
次に、本例の受信装置４での受信データのデータレート検出処理を、図４のフローチャートを参照して説明する。この図４のフローチャートにおいて、従来例として説明した図１０のフローチャートと同じ処理が行われるステップには、同じステップ番号を付与してある。また、この例でも、図９に示したように、４つのデータレートＲi （ｉ＝１，２，３，４）が存在するものとする。
【００６８】
ステップＳ１において、データレート検出部４３は、内蔵する、カウンタｉの値を、値１に、レジスタＳmin の値を、所定の値Ｄに、そしてレジスタＴｒの値を、値０に、それぞれ初期設定する。
【００６９】
ステップＳ１３において、ビタビ復号部４２は、ノーマライザ４１で正規化されたデータに対し、加算、比較、及び選択といった、既に説明したＡＣＳ処理を順次実行し、ＡＣＳ処理後に得られる各ステートのパスメトリック値から最小のパスメトリック値を探し、その値を各ステートのパスメトリック値から引く。さらに、ビタビ復号部４２は、データレート検出部４３の制御を受け、カウンタｉの値で識別されるデータレートＲi の終端ビットｎend では、ゼロステートパスメトリック値a0′をデータレート検出部４３に供給する。
【００７０】
受信装置４内のデータレート検出部４３は、あり得るデータレートＲi を、予め認識しており、カウンタｉの値に基づいて、データレートＲi を識別することができるようになされている。
【００７１】
この例の場合、カウンタｉの値が値１、値２、値３、または値４（最大値）のとき（ｉ＝１，２，３，４）、データレートＲ１，Ｒ２，Ｒ３，Ｒ４がそれぞれ識別され、先頭ビットＳから、第Ｅ１番目（図９（ａ））、第Ｅ２番目（図９（ｂ））、第Ｅ３番目（図９（ｃ））、または第Ｅ４番目（図９（ｄ））のビットまでのそれぞれの、最大パスメトリック値、最小パスメトリック値、およびゼロステートパスメトリック値が算出される。
【００７２】
次に、ステップＳ１４において、データレート検出部４３は、ステップＳ１３で、ビタビ復号部４２から供給された、ゼロステートパスメトリック値a0′に基づいて、次式の演算を行って、Ｓ値を算出する。
【００７３】
【数２】
Ｓ値＝a0′
【００７４】
つまり、本例の場合にはＳ値はビタビ復号部４２から供給されたa0′値そのものである。このＳ値を用いて、以降の処理を行う。以降の処理ステップについては、従来例で説明した処理ステップと同じであるが、説明を繰り返しておく。即ち、ステップＳ４において、データレート検出部４３は、ステップＳ１４で、算出したＳ値が、閾値Ｄ以下であるか否かを判定する。
【００７５】
カウンタｉの値で識別されるデータレートＲi が、受信データの真のデータレートである場合、このときビタビ復号部４２で算出されるゼロステートパスメトリック値は、十分に小さい値となるため、〔数２〕式に示すＳ値は、小さい値となる。一方、データレートＲi が、受信データの真のデータレートでない場合、このとき算出されるゼロステートパスメトリック値は、十分に小さい値とはならないので、Ｓ値は、小さい値とはならない。すなわち、算出されたＳ値が、閾値Ｄ以下であるか否かを判定することにより、カウンタｉの値で識別されるデータレートＲi が、受信データの真のデータレートであるとすることができるか否か（真のデータレートである可能性があるか否か）を判定することができる。
【００７６】
なお、閾値Ｄは、真のデータレートのＳ値が、閾値Ｄより大きいと判定されないように、比較的大きな値となっている。
【００７７】
ステップＳ４で、Ｓ値が、閾値Ｄ以下であると判定された場合、すなわち、このときのカウンタｉの値で識別されるデータレートＲi が、受信データの真のデータレートであるとすることができる場合（真のデータレートである可能性がある場合）、ステップＳ５に進む。
【００７８】
ステップＳ５において、データレート検出部４３は、ビタビ復号部４２を制御して、トレースバック処理を実行させ、先頭ビットＳから、カウンタｉの値で識別されるデータレートＲi の終端ビットｎend （例えば、カウンタｉの値が値１である場合、第Ｅ1 番目のビット）までのデータストリームを生成させる。そしてステップＳ６において、データレート検出部４３は、ＣＲＣデコーダ３３を制御して、このとき生成されたデータのＣＲＣ判定を行わせる。
【００７９】
これにより、ビタビ復号部４２は、先頭ビットＳから、データレートＲi の終端ビットｎend までのデータストリームを生成し、ＣＲＣデコーダ２３に供給する。
【００８０】
ＣＲＣデコーダ３３は、ビタビ復号部４２から供給された復号データ（先頭データＳから、データレートＲi の終端ビットｎend までの復号データ）を生成多項式で割り、その余りを求める。
【００８１】
カウンタｉの値で識別されるデータレートＲi が、受信データの真のデータレートである場合、求められた余りは０となる可能性が高いが、データレートＲi が、受信データの真のデータレートでない場合、余りは０とならない可能性が高い。
【００８２】
ＣＲＣデコーダ３３は、求めた余りを、ＣＲＣ計算結果として、データレート検出部４３に通知する。
【００８３】
ステップＳ７において、データレート検出部４３は、ＣＲＣデコーダ３３からのＣＲＣ計算結果に基づいて、受信データにエラーが存在するか否かを判定する。すなわち、このときのカウンタｉの値で示されるデータレートＲi を、受信データのデータレートとした場合におけるＣＲＣ計算結果により、受信データにエラーが存在するか否かが判定される。ＣＲＣ計算結果が、０でない場合（データレートＲi が真のデータレートでない場合）、エラーが存在すると判定され、ＣＲＣ計算結果が、０である場合（真のデータレートである可能性がある場合）、エラーが存在しないと判定される。
【００８４】
ステップＳ７で、エラーが存在しないと判定された場合、ステップＳ８に進み、データレート検出部４３は、ステップＳ１４で算出したＳ値が、レジスタＳmin の値以下であるか否かを判定する。なお、レジスタＳmin には、値Ｄが初期設定されるので、ステップＳ４で、最初にＹＥＳと判定されたＳ値は、当然レジスタＳmin 以下となる。
【００８５】
ステップＳ８で、Ｓ値が、レジスタＳmin の値以下であると判定された場合、ステップＳ９に進み、データレート検出部４３は、レジスタＳmin の値を、今回算出したＳ値に置き換える。すなわち、ステップＳ８での判定は、今回算出されたＳ値が、これまで算出されたＳ値の中で最小であるか否かを判定するものである。
【００８６】
データレート検出部４３はまた、このとき、レジスタＴｒの値を、このときのカウンタｉの値で置き換える。
【００８７】
ステップＳ４で、Ｓ値が閾値Ｄ以下ではないと判定されたとき、ステップＳ７で、エラーが存在すると判定されたとき、ステップＳ８で、Ｓ値が、レジスタＳmin の値以下ではないと判定されたとき、またはステップＳ９で、レジスタＳmin およびレジスタＴｒの値が置き換えられたとき、ステップＳ１０に進む。
【００８８】
ステップＳ１０において、データレート検出部４３は、カウンタｉの値が、最大値（値４）であるか否かを判定し、最大値ではないと判定した場合、ステップＳ１１に進み、カウンタｉの値を１だけインクリメントして、ステップＳ１３に戻り、それ以降の処理を実行する。
【００８９】
ステップＳ１０で、カウンタｉの値が、最大値であると判定された場合、ステップＳ１２に進み、データレート検出部４３は、レジスタＴｒの値で識別されるデータレートＲi を、受信データの真のデータレートとして検出する。そしてデータレート検出部４３は、ビタビ復号部４２を制御して、復号データを、検出したデータレートＲi で出力させる。その後、処理は終了する。
【００９０】
以上説明したように、本例の受信装置での受信処理を行うことで、受信データのデータレート検出に必要なＳ値が、簡単な処理で得られる効果を有する。即ち、従来は〔数１〕式に示した複雑な演算を行ってＳ値を得る必要があったが、本例では、ノーマライザ４１での正規化処理と、ビタビ復号部４２での最小パスメトリック値の減算により、Ｓ値をビタビ復号部４２から供給される最小メトリック値減算後のゼロステートパスメトリック値とすることができ、データレート検出の計算量を小さくすることができる。
【００９１】
なお、本例の処理（数２式）と、従来の処理（数１式）では、データレートの検出能力は、ほとんど差がない。図５は、縦軸をブロックエラーレート（BLock Error Rate:BLER ）、横軸を基地局からの送信パワーで示してあり、２４０Ｈｚのフェージング状態で測定した例としてある。ここでのブロックエラーレートは、レジスタＴｒが初期値０のままで、データレート検出処理が失敗する確率である。特性ａは、本例の処理（数２式）により算出されたＳ値のエラーレートで、特性ｂは、従来の処理（数１式）により算出されたＳ値のエラーレートであり、それぞれの特性にはほとんど違いがない。
【００９２】
図６は、縦軸をＦＤＲ（Fault Detection Rate）、横軸を基地局からの送信パワーで示してあり、２４０Ｈｚのフェージング状態で測定した例としてある。ＦＤＲは、送信したデータレートと検出したデータレートが異なる確率である。但し、レジスタｔｒが初期値０のままである場合を除いてある。特性ｃは、本例の処理（数２式）により算出されたＳ値のエラーレートで、特性ｄは、従来の処理（数１式）により算出されたＳ値のエラーレートであり、この場合にも、それぞれの特性にはほとんど違いがない。
【００９３】
なお、本例のように、ノーマライザでの処理とビタビ復号部での最小パスメトリック値の減算を行うことで、その部分の回路規模は若干増えるが、Ｓ値の算出のための回路規模については大幅に小さくなる。
【００９４】
ノーマライザは、パラメータＡを適切な値に設定すれば、後段のビタビ復号部でのダイナミックレンジを減らすことができる。もしノーマライザがなければ、あり得る入力レンジ全てに対応した広いダイナミックレンジを確保する必要がある。さらに本処理の際に量子化、リミッタを行うことによりデータのビット幅を少なくすることも可能であり、一層ビタビ復号部４２の回路規模を少なくすることが可能となる。
【００９５】
ここまで説明した一連の処理は、ハードウェアにより実現させることもできるが、ソフトウェアにより実現させることもできる。一連の処理をソフトウェアにより実現する場合には、そのソフトウェアを構成するプログラムをコンピュータ装置などのデータ処理装置にインストールして、そのプログラムをコンピュータ装置などで実行することで、上述した受信装置４が機能的に実現される。
【００９６】
図７は、上述のような受信装置４として機能するコンピュータ１０１の構成例を示すブロック図である。ＣＰＵ（Central Processing Unit ）１１１にはバス１１５を介して入出力インターフェース１１６が接続されており、ＣＰＵ１１１は、入出力インターフェース１１６を介して、ユーザから、キーボード、マウスなどよりなる入力部１１８から指令が入力されると、例えば、ＲＯＭ（Read Only Memory）１１２、ハードディスク１１４、またはドライブ１２０に装着される磁気ディスク１３１、光ディスク１３２、光磁気ディスク１３３、若しくは半導体メモリ１３４などの記録媒体に格納されているプログラムを、ＲＡＭ（RandomAccess Memory ）１１３にロードして実行する。これにより、上述した各種の処理（例えば、図４のフローチャートにより示される処理）が行われる。さらに、ＣＰＵ１１１は、その処理結果を、例えば、入出力インターフェース１１６を介して、ＬＣＤ（Liquid Crystal Display）などよりなる表示部１１７に必要に応じて出力する。なお、プログラムは、ハードディスク１１４やＲＯＭ１１２に予め記憶しておき、コンピュータ１０１と一体的にユーザに提供したり、磁気ディスク１３１、光ディスク１３２、光磁気ディスク１３３，半導体メモリ１３４等のパッケージメディアとして提供したり、衛星、ネットワーク等から通信部１１９を介してハードディスク１１４に提供することができる。
【００９７】
なお、本明細書において、記録媒体により提供されるプログラムを記述するステップは、記載された順序に沿って時系列的に行われる処理はもちろん、必ずしも時系列的に処理されなくとも、並列的あるいは個別に実行される処理をも含むものである。
【００９８】
【発明の効果】
本発明によると、受信データの平均値を計算し、その平均値を利用して受信データを正規化し、複数のデータレートを所定の順番で選択し、データのデータレートが選択したデータレートであるものとして、最尤復号処理を実行し、その最尤復号処理においてＡＣＳ演算後に各メトリック値からその中での最小のメトリック値を引き、その結果得られる各レートでのステート０のメトリック値と誤り検出結果に基づいて、正しいデータを判定するので、データレート検出処理に必要な計算量を少なくすることができる。従って、データレート検出に必要な回路規模を小さくすることができ、そのための消費電力についても低減できる。また、データレートが検出される速度を高速化することができる効果を有する。
【図面の簡単な説明】
【図１】 本発明の一実施の形態による構成例を示すブロック図である。
【図２】 本発明の一実施の形態によるビタビ復号部の構成例を示すブロック図である。
【図３】 ビタビ復号の復号トレリスの例を示す説明図である。
【図４】 本発明の一実施の形態によるデータレート検出処理例を示すフローチャートである。
【図５】 本発明の一実施の形態によるブロックエラーレート（ＢＬＥＲ）の一例を示す特性図である。
【図６】 本発明の一実施の形態による送信したデータレートと検出したデータレートが異なる確率の一例を示す特性図である。
【図７】 コンピュータ装置の一例を示すブロック図である。
【図８】 従来の構成例を示すブロック図である。
【図９】 データレートの種類の例を示す説明図である。
【図１０】 従来のデータレート検出処理例を示したフローチャートである。
【符号の説明】
１…送信装置、２…通信路、３，４…受信装置、１１…ＣＲＣエンコーダ、１２…畳込み符号化部、１３…変調部、３１…復調部、３２…ビタビ復号部、３３…ＣＲＣデコーダ、３４…データレート検出部、４１…ノーマライザ、４２…ビタビ復号部、４３…データレート検出部、５２…ブランチメトリック計算回路、５３…ＡＣＳ回路（加算、比較及び選択回路）、５４…メトリック再設定回路、５５…メトリック記憶回路、５６…パスメモリ回路、１１１…中央制御ユニット、１１２…ＲＯＭ、１１３…ＲＡＭ、１１４…ハードディスクドライブ、１１５…バスライン、１１６…入出力インターフェース、１１７…表示部、１１８…入力部、１１９…通信部、１２０…ドライブ、１３１…磁気ディスク、１３２…光ディスク、１３３…光磁気ディスク、１３４…半導体メモリ
Claims (6)
- 所定の複数のデータレートの内の任意のデータレートで送信されてきたデータを、最尤復号する信号処理装置において、
受信データの平均値を計算し、その計算された平均値で割ることで受信データを正規化する正規化手段と、
前記複数のデータレートを所定の順番で選択し、前記正規化手段の出力データのレートレートが選択したデータレートであるものとして最尤復号処理を行う最尤復号手段と、
前記最尤復号処理時に、各ステートのパスメトリック値から最小のパスメトリック値を探し、その探した最小のパスメトリック値を各ステートのパスメトリック値から引く正規化演算手段と、
前記正規化手段、前記最尤復号手段及び前記正規化演算手段での処理の結果供給されるゼロステートのパスメトリック値を所定の閾値と比較することにより、正しいデータレートを判定する判定手段と、
前記判定手段により正しいと判定されたデータレートでの復号データを出力する出力手段とを備えることを特徴とする
信号処理装置。 - 請求項１記載の信号処理装置において、
前記正規化手段での受信データの平均値の計算は、先頭ビットからデータ長が最短となるデータレートでのテールビットの終了位置までのデータの絶対値の平均値を計算し、計算された平均値で各入力データを割り、さらに所定の定数をかけることを特徴とする
信号処理装置。 - 請求項１記載の信号処理装置において、
前記正規化演算手段における各ステートのパスメトリック値を記憶するステートメトリック記憶手段を備えることを特徴とする
信号処理装置。 - 所定の複数のデータレートの内の任意のデータレートで送信されてきたデータを、最尤復号する信号処理方法において、
受信データの平均値を計算し、その計算された平均値で割ることで受信データを正規化する正規化ステップと、
前記正規化ステップの出力の中から前記複数のデータを所定の順番で選択し、前記データのレートが、選択したデータレートであるものとして最尤復号処理を行う最尤復号処理ステップと、
前記最尤復号処理ステップの処理時に、各ステートのパスメトリック値から最小のパスメトリック値を探し、その探した最小のパスメトリック値を各ステートのパスメトリック値から引く正規化演算ステップと、
前記正規化ステップ、前記最尤復号処理ステップ及び前記正規化演算ステップでの処理の結果供給されるゼロステートのパスメトリック値を所定の閾値と比較することにより、正しいデータレートを判定する判定ステップと、
前記判定ステップにより正しいと判定されたデータレートでの復号データを出力する出力ステップとを備えることを特徴とする
信号処理方法。 - 請求項４記載の信号処理方法において、
前記正規化ステップでの受信データの平均値の計算は、先頭ビットからデータ長が最短となるデータレートでのテールビットの終了位置までのデータの絶対値の平均値を計算し、計算された平均値で各入力データを割り、さらに所定の定数をかけることを特徴とする
信号処理方法。 - 請求項４記載の信号処理方法において、
前記正規化演算ステップにおける各ステートのパスメトリック値を記憶するステートメトリック記憶ステップを備えることを特徴とする
信号処理方法。
Priority Applications (5)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2002367195A JP3852401B2 (ja) | 2002-12-18 | 2002-12-18 | 信号処理装置及び方法 |
| DE60307968T DE60307968T2 (de) | 2002-12-18 | 2003-12-16 | Verfahren und Vorrichtung zur Dekodierung von Daten variabler Datenraten |
| EP03028693A EP1432165B1 (en) | 2002-12-18 | 2003-12-16 | Method and device for decoding variable rate data |
| US10/739,985 US7228491B2 (en) | 2002-12-18 | 2003-12-17 | Signal processing device and signal processing method |
| KR1020030092467A KR20040054539A (ko) | 2002-12-18 | 2003-12-17 | 신호 처리 장치 및 방법 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2002367195A JP3852401B2 (ja) | 2002-12-18 | 2002-12-18 | 信号処理装置及び方法 |
Publications (3)
| Publication Number | Publication Date |
|---|---|
| JP2004201030A JP2004201030A (ja) | 2004-07-15 |
| JP2004201030A5 JP2004201030A5 (ja) | 2005-07-28 |
| JP3852401B2 true JP3852401B2 (ja) | 2006-11-29 |
Family
ID=32376278
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP2002367195A Expired - Fee Related JP3852401B2 (ja) | 2002-12-18 | 2002-12-18 | 信号処理装置及び方法 |
Country Status (5)
| Country | Link |
|---|---|
| US (1) | US7228491B2 (ja) |
| EP (1) | EP1432165B1 (ja) |
| JP (1) | JP3852401B2 (ja) |
| KR (1) | KR20040054539A (ja) |
| DE (1) | DE60307968T2 (ja) |
Families Citing this family (12)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US7463702B2 (en) * | 2002-11-12 | 2008-12-09 | Agere Systems Inc. | System and method for one-pass blind transport format detection |
| EP1575176A1 (en) * | 2004-03-09 | 2005-09-14 | Deutsche Thomson-Brandt Gmbh | Arrangement for adaptive bit recovery |
| CN102624488B (zh) | 2004-09-25 | 2015-11-25 | Tq德尔达有限责任公司 | 循环冗余校验异常计数器归一化方法、系统和模块 |
| KR100939422B1 (ko) * | 2005-04-07 | 2010-01-28 | 노키아 코포레이션 | 디코더 메트릭에 의거한 블라인드 전송 포맷 검출 |
| CN101151836B (zh) * | 2005-04-07 | 2014-06-04 | 诺基亚公司 | 检测数据网络中数据块的块长度的方法、装置和系统 |
| KR101240503B1 (ko) * | 2006-02-24 | 2013-03-08 | 삼성전자주식회사 | 비동기식 이동통신 시스템에서 방송 채널의 동기 검출 방법및 장치 |
| US8121104B2 (en) * | 2006-05-31 | 2012-02-21 | Agere Systems Inc. | Method and apparatus for blind transport format detection using discontinuous transmission (DTX) detection |
| JP4806673B2 (ja) * | 2007-12-27 | 2011-11-02 | ルネサスエレクトロニクス株式会社 | 復号装置及び復号方法 |
| TWI450266B (zh) * | 2011-04-19 | 2014-08-21 | Hon Hai Prec Ind Co Ltd | 電子裝置及音頻資料的解碼方法 |
| EP2696527B1 (en) * | 2012-08-09 | 2016-07-27 | ST-Ericsson SA | Improved blind transport format detection depending on the conditions of reception of the signal |
| US9558062B2 (en) | 2014-07-28 | 2017-01-31 | Qualcomm Incorporated | Cyclic redundancy check (CRC) false detection reduction in communication systems |
| US10880062B2 (en) * | 2017-06-29 | 2020-12-29 | Qualcomm Incorporated | Providing protection for information delivered in demodulation reference signals (DMRS) |
Family Cites Families (7)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2596392B2 (ja) | 1994-11-16 | 1997-04-02 | 日本電気株式会社 | データレート検出器 |
| CA2200599A1 (en) | 1995-07-25 | 1997-02-13 | Gerald Paul Labedz | Apparatus and method for rate determination in on-off variable-rate communication systems |
| US5796757A (en) * | 1995-09-15 | 1998-08-18 | Nokia Mobile Phones Ltd. | Methods and apparatus for performing rate determination with a variable rate viterbi decoder |
| JP2002076923A (ja) | 2000-08-30 | 2002-03-15 | Sony Corp | 信号処理装置および方法、並びに記録媒体 |
| JP2002077121A (ja) * | 2000-08-31 | 2002-03-15 | Sony Corp | データ復調装置および方法 |
| US6795511B1 (en) * | 2000-09-27 | 2004-09-21 | Storage Technology Corporation | Method for reducing the sensitivity of a maximum likelihood detection trellis to channel variations |
| JP3795743B2 (ja) * | 2000-11-17 | 2006-07-12 | 株式会社エヌ・ティ・ティ・ドコモ | データ伝送方法、データ伝送システム、送信装置および受信装置 |
-
2002
- 2002-12-18 JP JP2002367195A patent/JP3852401B2/ja not_active Expired - Fee Related
-
2003
- 2003-12-16 DE DE60307968T patent/DE60307968T2/de not_active Expired - Fee Related
- 2003-12-16 EP EP03028693A patent/EP1432165B1/en not_active Expired - Fee Related
- 2003-12-17 US US10/739,985 patent/US7228491B2/en not_active Expired - Fee Related
- 2003-12-17 KR KR1020030092467A patent/KR20040054539A/ko not_active Application Discontinuation
Also Published As
| Publication number | Publication date |
|---|---|
| EP1432165B1 (en) | 2006-08-30 |
| US20040133842A1 (en) | 2004-07-08 |
| DE60307968T2 (de) | 2007-03-01 |
| EP1432165A1 (en) | 2004-06-23 |
| US7228491B2 (en) | 2007-06-05 |
| JP2004201030A (ja) | 2004-07-15 |
| KR20040054539A (ko) | 2004-06-25 |
| DE60307968D1 (de) | 2006-10-12 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JP3852401B2 (ja) | 信号処理装置及び方法 | |
| JP3239795B2 (ja) | 誤り訂正復号装置および誤り訂正復号方式 | |
| JP3120511B2 (ja) | ビタビ復号装置 | |
| EP1069721B1 (en) | Apparatus and method for setting a data rate in a wireless communication system | |
| US8230308B2 (en) | Decoding apparatus and decoding method using an additional add-compare-select operation on decoded data in the event of an error in the decoded data | |
| US7062687B1 (en) | Apparatus and method for setting a data rate in a wireless communication system | |
| JPH09181619A (ja) | ビタービ復号器とその復号方法 | |
| JP2000244336A (ja) | 復号されたシンボル・シーケンスの信頼度を推定するための方法および装置 | |
| US7184409B2 (en) | Blind rate detection method and device in asynchronous mobile communication system | |
| US6915474B2 (en) | Turbo decoding apparatus and decoding iteration count controlling method in turbo decoding | |
| WO2022267031A1 (zh) | 一种rs码译码方法及装置 | |
| JP2002077121A (ja) | データ復調装置および方法 | |
| US7263653B2 (en) | Algorithm for a memory-based Viterbi decoder | |
| KR20020018092A (ko) | 신호 처리 장치, 신호 처리 방법 및 기록 매체 | |
| EP1387516A1 (en) | Blind transport format detection in spread spectrum receivers | |
| JP5108548B2 (ja) | 受信装置 | |
| JP3979266B2 (ja) | ブラインドレート検出装置、復号装置、通信装置、ブラインドレート検出方法および復号方法 | |
| JPH0746146A (ja) | 復号化装置 | |
| JP3337950B2 (ja) | 誤り訂正復号化方法及び誤り訂正復号化装置 | |
| JPH0349426A (ja) | ヴィタビ復号器 | |
| JP3229047B2 (ja) | ビタビ復号器 | |
| KR100459419B1 (ko) | 비터비 디코더 | |
| JPH07114378B2 (ja) | ビタ−ビ復号器 | |
| JPH10145242A (ja) | ビタビ復号方法および装置 | |
| JP2005323197A (ja) | ビタビ復号方法及び装置 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20041214 |
|
| A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20041214 |
|
| A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20060516 |
|
| A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20060523 |
|
| A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20060724 |
|
| TRDD | Decision of grant or rejection written | ||
| A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20060815 |
|
| A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20060828 |
|
| R150 | Certificate of patent or registration of utility model |
Free format text: JAPANESE INTERMEDIATE CODE: R150 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20100915 Year of fee payment: 4 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20110915 Year of fee payment: 5 |
|
| LAPS | Cancellation because of no payment of annual fees |