KR20020018092A - 신호 처리 장치, 신호 처리 방법 및 기록 매체 - Google Patents

신호 처리 장치, 신호 처리 방법 및 기록 매체 Download PDF

Info

Publication number
KR20020018092A
KR20020018092A KR1020010052384A KR20010052384A KR20020018092A KR 20020018092 A KR20020018092 A KR 20020018092A KR 1020010052384 A KR1020010052384 A KR 1020010052384A KR 20010052384 A KR20010052384 A KR 20010052384A KR 20020018092 A KR20020018092 A KR 20020018092A
Authority
KR
South Korea
Prior art keywords
data rate
data
value
determination
received data
Prior art date
Application number
KR1020010052384A
Other languages
English (en)
Inventor
오끼노보루
Original Assignee
이데이 노부유끼
소니 가부시끼 가이샤
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 이데이 노부유끼, 소니 가부시끼 가이샤 filed Critical 이데이 노부유끼
Publication of KR20020018092A publication Critical patent/KR20020018092A/ko

Links

Classifications

    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11B—INFORMATION STORAGE BASED ON RELATIVE MOVEMENT BETWEEN RECORD CARRIER AND TRANSDUCER
    • G11B20/00—Signal processing not specific to the method of recording or reproducing; Circuits therefor
    • G11B20/10—Digital recording or reproducing
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04L—TRANSMISSION OF DIGITAL INFORMATION, e.g. TELEGRAPHIC COMMUNICATION
    • H04L1/00—Arrangements for detecting or preventing errors in the information received
    • H04L1/004—Arrangements for detecting or preventing errors in the information received by using forward error control
    • H04L1/0045—Arrangements at the receiver end
    • H04L1/0046—Code rate detection or code type detection
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03M—CODING; DECODING; CODE CONVERSION IN GENERAL
    • H03M13/00—Coding, decoding or code conversion, for error detection or error correction; Coding theory basic assumptions; Coding bounds; Error probability evaluation methods; Channel models; Simulation or testing of codes
    • H03M13/03—Error detection or forward error correction by redundancy in data representation, i.e. code words containing more digits than the source words
    • H03M13/05—Error detection or forward error correction by redundancy in data representation, i.e. code words containing more digits than the source words using block codes, i.e. a predetermined number of check bits joined to a predetermined number of information bits
    • H03M13/09—Error detection only, e.g. using cyclic redundancy check [CRC] codes or single parity bit
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03M—CODING; DECODING; CODE CONVERSION IN GENERAL
    • H03M13/00—Coding, decoding or code conversion, for error detection or error correction; Coding theory basic assumptions; Coding bounds; Error probability evaluation methods; Channel models; Simulation or testing of codes
    • H03M13/37—Decoding methods or techniques, not specific to the particular type of coding provided for in groups H03M13/03 - H03M13/35
    • H03M13/39—Sequence estimation, i.e. using statistical methods for the reconstruction of the original codes
    • H03M13/41—Sequence estimation, i.e. using statistical methods for the reconstruction of the original codes using the Viterbi algorithm or Viterbi processors
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03M—CODING; DECODING; CODE CONVERSION IN GENERAL
    • H03M13/00—Coding, decoding or code conversion, for error detection or error correction; Coding theory basic assumptions; Coding bounds; Error probability evaluation methods; Channel models; Simulation or testing of codes
    • H03M13/37—Decoding methods or techniques, not specific to the particular type of coding provided for in groups H03M13/03 - H03M13/35
    • H03M13/39—Sequence estimation, i.e. using statistical methods for the reconstruction of the original codes
    • H03M13/41—Sequence estimation, i.e. using statistical methods for the reconstruction of the original codes using the Viterbi algorithm or Viterbi processors
    • H03M13/4161—Sequence estimation, i.e. using statistical methods for the reconstruction of the original codes using the Viterbi algorithm or Viterbi processors implementing path management
    • H03M13/4169—Sequence estimation, i.e. using statistical methods for the reconstruction of the original codes using the Viterbi algorithm or Viterbi processors implementing path management using traceback
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04L—TRANSMISSION OF DIGITAL INFORMATION, e.g. TELEGRAPHIC COMMUNICATION
    • H04L1/00—Arrangements for detecting or preventing errors in the information received
    • H04L1/004—Arrangements for detecting or preventing errors in the information received by using forward error control
    • H04L1/0045—Arrangements at the receiver end
    • H04L1/0054—Maximum-likelihood or sequential decoding, e.g. Viterbi, Fano, ZJ algorithms

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • Probability & Statistics with Applications (AREA)
  • Theoretical Computer Science (AREA)
  • Signal Processing (AREA)
  • Computer Networks & Wireless Communication (AREA)
  • Artificial Intelligence (AREA)
  • Error Detection And Correction (AREA)
  • Detection And Correction Of Errors (AREA)
  • Detection And Prevention Of Errors In Transmission (AREA)

Abstract

소정의 복수의 데이터 레이트 중 임의의 데이터 레이트로 송신된 데이터에 대해 최대 가능도 복호를 수행하는 신호 처리 장치가 개시된다. 레이트 레이트는 소정의 순서로 선택되며, 수신 데이터의 데이터 레이트가 선택된 데이터 레이트라고 간주하고 최대 가능도 복호 처리가 실행되며, 소정의 판정값이 상기 처리를 통해 얻어진 소정의 메트릭값에 기초하여 산출된다. 판정값은 제1 임계치와 비교되며, 이러한 비교의 결과에 기초하여, 선택된 데이터 레이트가 수신 데이터의 진정한 데이터 레이트인지가 판정된다. 이어서, 선택된 데이터 레이트가 수신 데이터의 진정한 데이터 레이트임을 나타내는 판정결과에 응답하여 판정값이 제2 임계치와 비교되며, 이러한 비교의 결과에 기초하여, 선택된 데이터 레이트가 수신 데이터의 진정한 데이터 레이트인지가 판정되며, 이에 의해 수신 데이터의 진정한 데이터 레이트를 효율적으로 검출할 수 있다.

Description

신호 처리 장치, 신호 처리 방법 및 기록 매체{SIGNAL PROCESSING APPARATUS, SIGNAL PROCESSING METHOD AND RECORDING MEDIUM}
본 발명은 신호 처리 장치, 신호 처리 방법 및 기록 매체에 대한 것으로, 특히, 송신된 데이터의 데이터 레이트(data rate)를 효율적으로 검출하기 위한 신호 처리 장치, 신호 처리 방법 및 기록 매체에 대한 것이다.
도 1은, 수신기(3)를 포함하며 소정의 복수의 데이터 레이트 중 원하는 데이터 레이트로 데이터를 송수신할 수 있는 통신 시스템의 전형적인 구성을 도시하는 블록도이다.
송신기(1)는 통신 채널(2)을 통해 콘벌루션 부호화된 데이터(convolutional coded data)를, 소정의 복수의 데이터 레이트 중 원하는 데이터 레이트로, 수신기(3)에 송신한다.
도 2는 도 1에서 송수신되는 데이터의 전형적인 전달 포맷을 도시한다. 이러한 포맷에서, CRC 코드는 데이터 스트림(data stream)에 부가된다. 데이터 스트림은 데이터 레이트에 따라 길이가 변하므로, CRC 코드의 최후 비트(이하 종단 비트(end bit position)라 칭함)는 데이터 레이트에 따라 달라진다.
예컨대, 도 2에 도시된 바와 같이, R1 에서 R4 까지 4개의 데이터 레이트가 존재하는 경우(데이터 레이트 R1 < 데이터 레이트 R2 < 데이터 레이트 R3 < 데이터 레이트 R4), 데이터 레이트 R1, R2, R3, R4에서의 종단 비트(nend)는 선두 비트(first bit)(S)로부터 계산하여 제E1번째 비트(도 2의 (a)), 제E2번째 비트(도 2의 (b)), 제E3번째 비트(도 2의 (c)), 또는 제E4번째(도 2의 (d))가 된다.
R1에서 R3까지의 데이터 레이트에서의 전달 포맷에 있어서, 데이터 레이트(R1, R2 또는 R3)에서의 종단 비트(nend)인 제E1번째 비트, 제E2번째 비트 또는 제E3번째 비트로부터 데이터 레이트(R4)에서의 종단 비트(nend)인 제E4번째 비트에 해당하는 비트까지 비어 있게 된다.
수신기(3)는 통신 채널(2)을 통해 송신기(1)로부터 송신된 데이터에 대해 비터비(Viterbi) 복호를 수행한다(도 1 참조). 또한, 수신기(3)는 수신 데이터의 데이터 레이트를 검출하여, 도시되지 않은 장치에 검출된 데이터 레이트로 복호화된 데이터를 출력한다.
이제 송신기(1) 및 수신기(3)의 구조에 대해 설명한다.
송신기(1)는 CRC(Cyclic Redundancy Check) 부호화부(11), 콘벌루션 부호화부(12) 및 변조부(13)를 구비한다. CRC 부호화부(11)는 송신될 데이터의 CRC 패리티(parity) 비트를 데이터 스트림에 부가하며, 데이터 스트림을 콘벌루션 부호화부(12)에 공급한다.
콘벌루션 부호화부(12)는 CRC 부호화부(11)로부터 받은 데이터에 대해 콘벌루션 부호화를 실행하며, 부호화된 데이터를 변조부(13)에 공급한다. 이어서, 변조부(13)는 콘벌루션 부호화부(12)로부터 공급된 데이터를 변조하며, 변조된 데이터를 통신 채널(2)을 통해 수신기(3)로 송신한다.
수신기(3)는 복조부(21), 비터비 복호부(22), CRC 복호부(23), 데이터 레이트 검출부(24)를 구비한다. 복조부(21)는 수신 데이터를 복조하며, 복조된 데이터를 비터비 복호부(22)에 공급한다.
데이터 레이트 검출부(24)에 의해 제어되는 비터비 복호부(22)는 복조부(21)로부터 받은 데이터에 대해 비터비 복호처리를 실행하고 그 결과 얻어진 데이터(복호화된 데이터)를 CRC 복호부(23)에 공급한다.
또한, 비터비 복호부(22)는 최대 패스메트릭값(pathmetric value), 최소 패스메트릭값 및 제로-상태(zero-state) 패스메트릭값을 데이터 레이트 검출부(24)에 공급한다.
비터비 복호부(22)는 그 결과적인 비터비 복호처리된 데이터를 데이터 레이트 검출부(24)에 의해 검출된 데이터 레이트로 도시되지 않은 장치에 출력한다.
데이터 레이트 검출부(24)에 의해 제어되는 CRC 복호부(23)는 비터비 복호부(22)로부터 받은 데이터에 대해 CRC 판정을 실행하고 이러한 판정 결과를 데이터 레이트 검출부(24)에 공급한다.
데이터 레이트 검출부(24)는 비터비 복호부(22) 및 CRC 복호부(23)를 제어하여 비터비 복호처리 및 CRC 판정을 각각 수행토록 하고, 비터비 복호부(22)로부터 받은 최대 패스메트릭값, 최소 패스메트릭값 및 제로-상태 패스메트릭값에 기초하고 또한 CRC 복호부(23)로부터 받은 CRC 판정 결과에 기초하여, 수신 데이터의 데이터 레이트를 검출한다.
다음으로, 수신 데이터의 데이터 레이트를 검출함에 있어서 수행되는 수신기(3)의 동작을 도 3의 흐름도를 참조하여 이하에서 설명한다. 여기서, 도 2에 도시된 바와 같이, 4개의 데이터 레이트(Ri, i=1,2,3,4)가 존재하는 것으로 가정한다.
우선, 단계 S1에서, 데이터 레이트 검출부(24)가 내부 카운터(i)를 1로, 레지스터(Smin)를 임계치 레지스터(25)에 저장된 소정의 임계치인 D1로, 레지스터(tr)를 0으로 각각 초기화한다.
단계 S2에서, 데이터 레이트 검출부(24)는 비터비 복호부(22)를 제어하여 선두 비트(S)로부터 카운터(i)의 값에 의해 식별되는 데이터 레이트(Ri)의 종단 비트(nend)까지의 범위에서 최대 패스메트릭값, 최소 패스메트릭값, 및 제로-상태 패스메트릭값을 산출시킨다.
이어서, 비터비 복호부(22)는 가산, 비교 및 선택을 포함하는 ACS(Add Compare Select) 처리를 수행하여, 최대 패스메트릭값, 최소 패스메트릭값, 및 제로-상태 패스메트릭값을 산출한다. 그리고 나서, 비터비 복호부(22)는 산출된 데이터를 데이터 레이트 검출부(24)에 공급한다.
수신기(3)(데이터 레이트 검출기(24))는 가능한 데이터 레이트(Ri)를 미리 인식하며 카운터(i)의 값에 의해 데이터 레이트(Ri)를 식별할 수 있다.
이러한 예에서, 카운터(i)가 1, 2, 3 또는 4(최대)(i=1,2,3,4)를 지시할 때, 데이터 레이트(R1, R2, R3 및 R4)가 식별된다. 선두 비트(S)로부터 제E1번째(도 2의 (a)), 제E2번째(도 2의 (b)), 제E3번째(도 2의 (c)) 또는 제E4번째(도 2의 (d)) 종단 비트까지의 범위에서 최대 패스메트릭값, 최소 패스메트릭값, 및 제로-상태 패스메트릭값이 산출된다.
단계 S3에서, 데이터 레이트 검출기(24)는 단계 S2에서 비터비 복호부(22)로부터 공급된 최대 패스메트릭값, 최소 패스메트릭값, 및 제로-상태 패스메트릭값에 기초하여 이하에 기재된 식(1)의 연산을 실행하여, S값을 얻는다.
상기 식에서, amax는 최대 패스메트릭값, amin은 최소 패스메트릭값, a0는 제로-상태 패스메트릭값을 나타낸다. S값의 최대는 0이며, 그 최소값은 마이너스 무한대이다.
단계 S4에서, 데이터 레이트 검출부(24)는 단계 S3에서 산출된 S값이 임계치(D1) 이하인지의 여부에 대해 판정한다.
카운터(i)의 값에 의해 식별된 데이터 레이트(Ri)가 수신 데이터의 진정한 데이터 레이트일 경우, 비터비 복호부(22)에서 산출된 제로-상태 패스메트릭값이 충분히 작기 때문에, 식(1)에 의해 주어진 S값이 작아진다. 한편, 데이터 레이트(Ri)가 수신 데이터의 진정한 데이터 레이트가 아닌 경우, 산출된 제로-상태 패스메트릭값이 충분히 작지 않게 되며, 따라서 S값이 작지 않게 된다. 즉, 산출된 S값이 임계치(D1) 이하인지의 여부의 판정을 통해, 카운터(i)의 값에 의해 식별된 데이터 레이트(Ri)가 수신 데이터의 진정한 데이터 레이트로 간주될 수 있는지의 여부(진정한 데이터 레이트일 가능성이 있는지의 여부)에 대해 판정하는 것이 가능해진다.
임계치(D1)는 진정한 데이터 레이트의 S값이 임계치(D1)보다 크다고 판정되지 않도록 충분히 크게 설정된다.
단계 S4에서의 판정 결과가 S값이 임계치(D1) 이하임을 나타내는 경우, 즉, 금회의 카운터(i)의 값에 의해 식별된 데이터 레이트(R1)가 수신 데이터의 진정한 데이터 레이트로 간주될 수 있는 경우(진정한 데이터 레이트일 가능성이 있는 경우), 동작은 단계 S5로 진행한다.
단계 S5에서, 데이터 레이트 검출부(24)는 비터비 복호부(22)가 트레이스백(traceback) 처리를 실행하도록 제어하며, 이에 의해 선두 비트(S)로부터 카운터(i)의 값에 의해 식별된 데이터 레이트(Ri)의 종단 비트(nend)(예컨대, 카운터(i)의 값이 1일 경우에는 제E1번째 비트)까지의 범위를 가지는 데이터 스트림을 생성한다. 이어서, 단계 S6에서, 데이터 레이트 검출부(24)는 CRC 복호부(23)가 이렇게 생성된 데이터에 대해 CRC 판정을 실행하도록 제어한다.
이에 의해, 비터비 복호부(22)는 선두 비트(S)로부터 데이터 레이트(Ri)의 종단 비트(nend)까지의 범위를 가지는 데이터 스트림을 생성하며, 데이터 스트림을 CRC 복호부(23)에 공급한다.
CRC 복호부(23)는 비터비 복호부(22)로부터 공급된 복호화된 데이터(즉, 선두 비트(S)로부터 데이터 레이트(Ri)의 종단 비트(nend)까지의 복호화된 데이터)를 생성 다항식에 의해 분할하여 그 여분값(remainder)을 찾아낸다.
카운터(i)의 값에 의해 식별된 데이터 레이트(Ri)가 수신 데이터의 진정한데이터 레이트인 경우, 이렇게 얻어진 여분값은 0일 가능성이 높다. 그러나, 데이터 레이트(Ri)가 수신 데이터의 진정한 데이터 레이트가 아닐 경우, 여분값은 0이 아닐 가능성이 높다.
CRC 복호부(23)는 CRC 산출의 결과로서의 여분값을 데이터 레이트 검출부(24)에 통지한다.
단계 S7에서, 데이터 레이트 검출부(24)는, CRC 복호부(23)로부터 받은 CRC 산출 결과에 기초하여,수신 데이터에 에러가 존재하는지 여부에 대해 판정한다. 즉, 카운터(i)의 값에 의해 지시되는 데이터 레이트(Ri)가 수신 데이터의 데이터 레이트로 간주되는 경우 받은 CRC 산출 결과에 따라, 수신 데이터에 임의의 에러가 존재하는 지 여부에 대해 판정한다. CRC 산출 결과가 0이 아니면(즉, 데이터 레이트 Ri가 진정한 데이터 레이트가 아닌 경우), 임의의 에러가 존재한다고 판정된다. 한편, CRC 산출 결과가 0이면(즉, 데이터 레이트 Ri가 진정한 데이터 레이트일 가능성이 있는 경우), 에러가 없는 것으로 판정된다.
단계 S7에서의 판정 결과가 에러가 존재하지 않는다는 것일 경우, 동작은 단계 S8로 진행되며, 여기서 데이터 레이트 검출부(24)는 단계 S3에서 산출된 S값이 레지스터(Smin)의 값 이하인지의 여부에 대해 판정한다. 레지스터(Smin)는 초기에 D1으로 설정되므로, 단계 S4에서 D1과 비교되어 YES라고 판정된 S값은 당연히 레지스터(Smin)의 값 이하이다.
단계 S8에서의 판정 결과가 S값이 레지스터(Smin)의 값 이하임을 나타내는 경우, 동작은 단계 S9으로 진행되며, 여기서 데이터 레이트 검출부(24)는레지스터(Smin)의 값을 금회에 산출된 S값으로 치환한다. 즉, 금회에 산출된 S값이 그때까지 얻어진 모든 이전의 S값 중 최소인지를 확인하기 위해 단계 S8에서의 판정이 실행된다.
또한, 데이터 레이트 검출부(24)는 레지스터(tr)의 값을 금회에 얻어진 카운터(i)의 값으로 치환한다.
단계 S4에서의 판정 결과가 S값이 임계치(D1) 이하가 아님을 나타내거나, 단계 S7에서의 판정 결과가 에러가 존재함을 나타내거나, 단계 S8에서의 판정 결과가 S값이 레지스터(Smin)의 값 이하가 아님을 나타내거나, 또는 단계 S9에서 레지스터(Smin 및 tr)의 값이 치환된 경우, 동작은 단계 S10으로 진행한다.
단계 S10에서 데이터 레이트 검출부(24)는 카운터(i)의 값이 최대(4) 인지의 여부에 대해 판정한다. 이 판정 결과가 카운터 값이 최대가 아님을 나타내는 경우, 동작은 단계 S11로 진행하여, 카운터 값이 1만큼 증가된다. 그리고 나서, 동작은 단계 S2로 되돌아가 후속 처리들이 실행된다.
단계 S10에서의 판정 결과가 카운터(i) 값이 최대임을 나타내는 경우, 동작은 단계 S12로 진행하여 데이터 레이트 검출부(24)는 레지스터(tr)의 값에 의해 식별되는 데이터 레이트(Ri)를 수신 데이터의 진정한 데이터 레이트로서 검출한다. 그리고 나서, 데이터 레이트 검출기(24)는 비터비 복호부(22)가 검출된 데이터 레이트(Ri)로 복화화된 데이를 출력하도록 제어한다. 이에 의해 처리 루틴이 종료된다.
수신 데이터의 데이터 레이트 검출이 상기한 바와 같이 수행된다. 이 경우, S값의 산출 등은 모든 데이터 레이트(R1 내지 R4)에 대해 수행된다(즉 단계 S2 이후의 단계에서의 처리들이 수행됨). 예컨대, 수신 데이터의 데이터 레이트가 R2이고 카운터(i)의 값이 2인 경우, 레지스터(tr)의 최종값은 2로 결정된다. 그러나, 카운터(i)의 값이 3 및 4로 더 증가하여, 단계 S2 이후의 단계들에서의 처리들이 수행된다.
즉, 불필요한 단계들이 수행되어 데이터 레이트를 효율적으로 검출할 수 없게 된다.
도 1은 수신기의 구성예를 도시하는 블록도.
도 2의 (a) 내지 (d)는 전달 포맷을 도시하는 도면.
도 3은 도 1의 수신기(3)에서 수행되는 데이터 레이트 검출 처리 루틴을 설명하는 흐름도.
도 4는 본 발명이 적용된 수신기의 구성예를 도시하는 블록도.
도 5는 도 4의 수신기(51)내에서 수행되는 데이터 레이트 검출 처리 루틴을 설명하는 흐름도.
도 6a 내지 6b는 임계치(D1 및 D2)를 설명하기 위한 도면.
도 7은 컴퓨터(101)의 구성예를 도시하는 블록도.
*도면의 주요부분에 대한 간단한 설명*
51 : 수신기
61 : 데이터 레이트 검출부
62 : 임계치(D2) 레지스터
본 발명은 이러한 상황을 감안하여 이루어진 것이다. 본 발명의 목적은 데이터 레이트의 효율적인 검출을 실현하는 것이다.
본 발명의 제1 태양에 의하면, 복수의 데이터 레이트를 소정의 순서로 선택하고, 수신 데이터의 데이터 레이트를 선택된 데이터 레이트로 간주하여 최대 가능도(maximum likelihood) 복호 처리를 실행하기 위한 실행 수단; 최대 가능도 복호 처리를 통해 얻어진 소정의 메트릭값(metric value)에 기초하여 소정의 판정값을 산출하기 위한 산출 수단; 판정값을 제1 임계치와 비교하며, 이러한 비교의 결과에 기초하여, 실행 수단에 의해 선택된 데이터 레이트가 수신 데이터의 데이터 레이트인지 여부를 판정하기 위한 제1 판정 수단; 선택된 데이터 레이트가 수신 데이터의 데이터 레이트임을 나타내는 제1 판정 수단의 판정 결과에 응답하여 제2 임계치와 상기 판정값을 비교하며, 이러한 비교 결과에 기초하여, 실행 수단에 의해 선택된데이터 레이트가 수신 데이터의 데이터 레이트인지 여부에 대해 판정하기 위한 제2 판정 수단; 선택된 데이터 레이트가 수신 데이터의 데이터 레이트임을 나타내는 제2 판정 수단에 의한 판정 결과에 응답하여, 실행 수단에 의해 복호화된 출력 데이터를 실행 수단에 의해 선택된 데이터 레이트로 전달하기 위한 출력 수단을 포함하는 신호 처리 장치가 제공된다. 산출 수단은
판정값 = 10log((제로-상태 패스메트릭값 - 최소 패스메트릭값)/(최대 패스메트릭값 - 최소 패스메트릭값))
의 식으로부터 판정값을 산출할 수 있다.
본 발명의 다른 태양에 의하면, 복수의 데이터 레이트를 소정의 순서로 선택하고, 수신 데이터의 데이터 레이트를 선택된 데이터 레이트로 간주하여 최대 가능도 복호 처리를 실행하는 실행 단계; 최대 가능도 복호 처리를 통해 얻어진 소정의 메트릭값에 기초하여 소정의 판정값을 산출하는 산출 단계; 판정값을 제1 임계치와 비교하며, 이러한 비교의 결과에 기초하여, 실행 단계에서 선택된 데이터 레이트가 수신 데이터의 데이터 레이트인지 여부를 판정하는 제1 판정 단계; 선택된 데이터 레이트가 수신 데이터의 데이터 레이트임을 나타내는 제1 판정 단계에서의 판정 결과에 응답하여 제2 임계치와 판정값을 비교하며, 이러한 비교 결과에 기초하여, 실행 단계에서 선택된 데이터 레이트가 수신 데이터의 데이터 레이트인지 여부에 대해 판정하는 제2 판정 단계; 선택된 데이터 레이트가 수신 데이터의 데이터 레이트임을 나타내는 제2 판정 단계에서의 판정 결과에 응답하여, 실행 단계에서 복호화된 출력 데이터를 실행 단계에서 선택된 데이터 레이트로 전달하는 출력 단계를 포함하는 신호처리 방법이 제공된다.
본원 발명의 또 다른 태양에 의하면, 복수의 데이터 레이트를 소정의 순서로 선택하고, 수신 데이터의 데이터 레이트를 상기 선택된 데이터 레이트로 간주하여 최대 가능도 복호 처리를 실행하는 실행 단계; 최대 가능도 복호 처리를 통해 얻어진 소정의 메트릭값에 기초하여 소정의 판정값을 산출하는 산출 단계; 판정값을 제1 임계치와 비교하며, 이러한 비교의 결과에 기초하여, 실행 단계에서 선택된 데이터 레이트가 수신 데이터의 데이터 레이트인지 여부를 판정하는 제1 판정 단계; 선택된 데이터 레이트가 수신 데이터의 데이터 레이트임을 나타내는 제1 판정 단계에서의 판정 결과에 응답하여 제2 임계치와 판정값을 비교하며, 이러한 비교 결과에 기초하여, 실행 단계에서 선택된 데이터 레이트가 수신 데이터의 데이터 레이트인지 여부에 대해 판정하는 제2 판정 단계; 선택된 데이터 레이트가 수신 데이터의 데이터 레이트임을 나타내는 제2 판정 단계에서의 판정 결과에 응답하여, 실행 단계에서 복호화된 출력 데이터를 실행 단계에서 선택된 데이터 레이트로 전달하는 출력 단계를 포함하는 저장 프로그램을 포함하는 기록 매체가 제공된다.
본 발명의 신호 처리 장치, 신호 처리 방법 및 기록 매체내의 프로그램을 이렇게 구성함으로써, 다수의 데이터 레이트가 소정의 순서로 선택되며, 수신 데이터의 데이터 레이트가 선택된 데이터 레이트라고 간주하여 최대 가능도 복호화 처리를 수행한다. 최대 가능도 복호화 처리를 통해 얻어진 소정의 메트릭값에 기초하여 소정의 판정값이 산출되며, 판정값은 제1 임계치와 비교되며, 이러한 비교의 결과에 기초하여, 선택된 데이터 레이트가 수신 데이터의 데이터 레이트인지의 여부에 대해 판정이 내려진다. 판정값은 선택된 데이터 레이트가 수신 데이터의 데이터 레이트라는 것을 나타내는 판정 결과에 응답하여 판정값이 제2 임계치와 비교되며, 이러한 비교의 결과에 기초하여, 선택된 데이터 레이트가 수신 데이터의 데이터 레이트인지에 대해 다시 판정이 내려진다. 선택된 데이터 레이트가 수신 데이터의 데이터 레이트라는 것을 나타내는 판정 결과에 응답하여 복호화된 데이터가 선택된 데이터 레이트로 출력된다.
본원 발명의 상기 및 다른 목적, 특징 및 장점이 첨부 도면과 함께 이하의 설명 및 첨부된 클레임으로부터 명백해질 것이다. 도면에서 동일한 참조 부호는 동일한 개소 또는 요소를 나타낸다.
이하에서 본 발명의 바람직한 실시예들이 첨부 도면을 참조하여 상세히 설명된다.
도 4는 본 발명이 적용된 수신기(51)를 포함하는 통신 시스템의 구성예를 도시하는데, 여기서 데이터는 소정의 다수의 데이터 레이트 중 원하는 데이터 레이트로 송수신된다. 본 도면에서, 도 1에 도시된 것에 대응하는 임의의 구성 요소 블록은 동일한 참조 번호로 표시되며, 이하에서는 그 설명을 반복하지 않는다.
수신기(51)는 도 1의 수신기(3)내의 상기 데이터 레이트 검출부(24) 대신에 데이터 레이트 검출부(61)를 가지며, 상기 제1 임계치 레지스터(25)외에 제2 임계치 레지스터(62)를 가진다. 수신기(51)는 통신 채널(2)을 통해 송신기(1)로부터 송신된 데이터(예컨대, 도 2에 도시된 것과 같음)에 대해 비터비 복호처리를 실행한다. 수신기(51)는 이하에서 설명하는 데이터 레이트 검출 처리를 통해 수신 데이터의 데이터 레이트를 검출하며, 검출된 데이터 레이트로 도시되지 않은 장치에 복호화된 데이터를 출력한다. 비록 두 개의 임계치(D1 및 D2))가 개별적으로 별개의 레지스터에 저장되지만, 당연히 D1 및 D2를 하나의 레지스터내의 별개의 주소에 저장시킬 수도 있다.
데이터 레이트 검출을 실행함에 있어서 수행되는 수신기(51)의 동작을 도 5의 흐름도를 참조하여 이하에서 설명한다. 도 2에 도시된 바와 같이, 여기서도 4개의 데이터 레이트(Ri, i=1,2,3,4)가 존재하는 것으로 가정한다.
우선, 단계 S21에서, 데이터 레이트 검출부(61)는 내부 카운터(i)를 1로, 레지스터(Smin)를 임계치 레지스터(25)에 저장된 소정의 임계치인 D1로, 레지스터(tr)를 0으로 각각 초기화한다.
단계 S22에서, 데이터 레이트 검출부(61)는 비터비 복호부(22)를 제어하여 선두 비트(S)로부터 카운터(i)의 값에 의해 식별되는 데이터 레이트(Ri)의 종단 비트(nend)까지의 범위에서 최대 패스메트릭값, 최소 패스메트릭값, 및 제로-상태 패스메트릭값을 산출시킨다.
이어서, 비터비 복호부(22)는 가산, 비교 및 선택을 포함하는 ACS 처리를 수행하여, 최대 패스메트릭값, 최소 패스메트릭값, 및 제로-상태 패스메트릭값을 산출한다. 그리고 나서, 비터비 복호부(22)는 산출된 데이터를 데이터 레이트 검출부(61)에 공급한다.
수신기(51)(데이터 레이트 검출부(61))는 가능한 데이터 레이트(Ri)를 미리인식하며, 카운터(i)의 값에 의해 데이터 레이트(Ri)를 식별할 수 있다.
이러한 예에서, 카운터(i)의 값이 1에서부터 4까지 1만큼 증가함에 따라(이후에 설명되는 단계 S34에서), 데이터 레이트가 최소 데이터 레이트(R1)로부터 순차적으로 식별되도록, 카운터(i)가 1, 2, 3 또는 4(최대)(i=1,2,3,4)를 지시할 때, 데이터 레이트(R1, R2, R3 및 R4)가 식별된다.
단계 S23에서, 데이터 레이트 검출기(61)는 단계 S22에서 비터비 복호부(22)로부터 공급된 최대 패스메트릭값, 최소 패스메트릭값, 및 제로-상태 패스메트릭값에 기초하여 식(1)의 연산을 실행하여, S 값을 얻는다.
단계 S24에서, 데이터 레이트 검출부(61)는 단계 S23에서 산출된 S 값이 임계치 D1 이하인지의 여부에 대해 판정한다. 상기 판정 결과가 S값이 임계치(D1) 이하임을 나타내는 경우, 즉, 금회의 카운터(i)의 값에 의해 식별된 데이터 레이트(Ri)가 수신 데이터의 진정한 데이터 레이트로 간주될 수 있는 경우(진정한 데이터 레이트일 가능성이 있는 경우), 동작은 단계 S25로 진행한다.
단계 S25에서, 데이터 레이트 검출부(61)는 비터비 복호부(22)가 트레이스백 처리를 수행하도록 제어하며, 이에 의해 선두 비트(S)로부터 카운터(i)의 값에 의해 식별된 데이터 레이트(Ri)의 종단 비트(nend)(예컨대, 카운터(i)의 값이 1일 경우에는 제E1번째 비트)까지의 범위를 가지는 데이터 스트림을 생성시킨다. 이어서, 단계 S26에서, 데이터 레이트 검출부(61)는 CRC 복호부(23)가 복호화된 데이터에 대해 CRC 판정을 실행하도록 제어한다.
이에 의해, 비터비 복호부(22)는 선두 비트(S)로부터 데이터 레이트(Ri)의 종단 비트(nend)까지의 범위를 가지는 데이터 스트림을 생성하며, 데이터 스트림을 CRC 복호부(23)에 공급한다.
CRC 복호부(23)는 비터비 복호부(22)로부터 공급된 복호화된 데이터(즉, 선두 비트(S)로부터 데이터 레이트(Ri)의 종단 비트(nend)까지의 복호화된 데이터)를 생성 다항식에 의해 분할하여 그 여분값(remainder)을 찾아내며, 데이터 레이트 검출부(61)에 CRC 산출의 결과로서의 여분값을 통지한다.
단계 S27에서, 데이터 레이트 검출부(61)는, CRC 복호부(23)로부터 받은 CRC 산출 결과에 기초하여,수신 데이터에 에러가 존재하는지 여부에 대해 판정한다. 상기 판정 결과가 에러가 존재하지 않는다는 것을 나타낼 경우, 동작은 단계 S28로 진행하며, 여기서 데이터 레이트 검출부(61)는 단계 S23에서 산출된 S값이 임계치 레지스터(62)에 저장된 임계치(D2) 이하인지의 여부에 대해 판정한다. 임계치(D2)는 임계치(D1)보다 작게 설정된다. 예컨대, 2개의 임계치는 D1=-2dB, D2=-10dB로 설정될 수 있다. 시뮬레이션 결과 이러한 값들이 에러 검출 레이트를 감소시키고 데이터 레이트의 효율적인 검출을 달성하는데 적절하다는 것이 검증되었다.
단계 S28에서의 판정 결과가 S값이 임계치(D2) 이하임을 나타내는 경우, 동작은 단계 S29으로 진행하며, 여기서 데이터 레이트 검출부(61)는 레지스터(tr)의 값을 금회 얻어진 카운터(i)의 값으로 치환한다. 그리고 나서, 단계 S30으로 진행하여, 데이터 레이트 검출부(61)는 레지스터(tr)의 값에 의해 식별되는 데이터 레이트(Ri)를 수신 데이터의 진정한 데이터 레이트로서 검출한다. 그리고 나서, 데이터 레이트 검출부(61)는 비터비 복호부(22)를 제어하여 검출된 데이터 레이트(Ri)로 복화화된 데이터를 출력시킨다. 이에 의해 처리 루틴이 종료된다.
한편, 단계 S28에서의 판정 결과가 S값이 임계치(D2)보다 작지 않음을 나타내는 경우, 동작은 단계 S31로 진행하여, 데이터 레이트 검출부(61)는 단계 S23에서 산출된 S값이 레지스터(Smin)의 값 이하인지에 대해 판정한다. 즉, 금회에 산출된 S값이 지금까지 산출된 모든 S값중 최소인지에 대해 판정이 내려진다.
단계 S31에서의 판정 결과가 산출된 S 값이 레지스터(Smin)의 값 이하임을 나타내는 경우, 동작은 단계 S32로 진행하며, 데이터 레이트 검출부(61)는 레지스터(Smin)의 값을 금회 산출된 S값으로 치환한다. 또한, 데이터 레이트 검출부(61)는 레지스터(tr)의 값을 금회 얻어진 카운터(i)의 값으로 치환한다.
단계 S24에서의 판정 결과가 S값이 임계치(D1) 이하가 아님을 나타내거나, 단계 S27에서의 판정 결과가 에러가 존재함을 나타내거나, 단계 S31에서의 판정 결과가 S값이 레지스터(Smin)의 값 이하가 아님을 나타내거나, 또는 레지스터(Smin 및 tr)의 값이 단계 S32에서 치환된 경우, 동작은 단계 S33으로 진행한다.
단계 S33에서 데이터 레이트 검출부(61)는 카운터(i)의 값이 최대(4) 인지의 여부에 대해 판정한다. 이 판정 결과가 카운터 값이 최대가 아님을 나타내는 경우, 동작은 단계 S34로 진행하여, 카운터 값이 1만큼 증가된다. 그리고 나서, 동작은 단계 S22로 되돌아가 후속 처리들이 수행된다.
단계 S33에서의 판정 결과가 카운터(i) 값이 최대임을 나타내는 경우, 동작은 단계 S30으로 진행한다.
특히, 이제까지 공지된 관련 기술에 있어서는, S 값은 도 6a에 도시된 바와 같이 비교적 큰 임계치(D1)와만 비교되므로, 최소 S 값을 가지는 원하는 데이터 레이트(Ri)의 검출을 위해 모든 데이터 레이트(Ri)에 대해 단계 S2 이후의 처리들을 수행될 필요가 있었다(도 1참조). 본 발명에서는, 도 6b에 도시된 바와 같이, S값이 임계치(D1)보다 작은 경우, 이러한 S값을 가지는 데이터 레이트가, 수신 데이터의 진정한 데이터 레이트로서 간주되기에 적절한 임계치(D2)와도 비교된다. 따라서, 임계치(D2)보다 작은 S값을 가지는 데이터 레이트(Ri)가 검출되면(즉, 단계 S28에서의 판정 결과가 긍정 또는 YES 이면), 관련된 데이터 레이트(Ri)를 수신 데이터의 진정한 데이터 레이트로 즉시 간주할 수 있게 된다. 따라서, 본 발명에 있어서는, 다른 데이터 레이트(Ri)에 대해 S 값을 찾아내기 위해 나머지 처리들을 수행할 필요가 없어지고, 따라서 수신 데이터의 데이터 레이트의 효율적인 검출이 달성된다.
상기한 처리 루틴은 하드웨어뿐만 아니라 소프트웨어에 의해 수행될 수 있다. 처리 루틴을 소프트웨어에 의해 수행하는 경우, 이러한 소프트웨어를 구성하는 프로그램이 컴퓨터에 설치되며, 프로그램은 컴퓨터에 의해 실행되어 상기한 수신기(51)를 기능적으로 실현한다.
도 7은 상기한 수신기(51)로서 기능하는 실시예를 나타내는 컴퓨터(101)의 구성예를 도시하는 블록도이다. 입출력 인터페이스(116)는 버스(115)를 통해 CPU(111)에 접속된다. 키보드, 마우스 등 사용자에 의해 조정되는 입력 장치(118)로부터 입출력 인터페이스(116)를 통해 CPU(111)에 전달된 명령에 응답하여, CPU(111)는 ROM(112), 하드 디스크(114), 또는 자기 디스크(131), 광학 디스크(132), 광자기 디스크(133) 또는 반도체 메모리(134)와 같은 드라이브(120)에 탑재된 기록 매체에 저장된 프로그램을 RAM(113)으로 불러들인다. CPU(111)는 불러들여진 프로그램을 실행하여, 상기 처리 루틴(예컨대, 도 5의 흐름도에 도시된 루틴)을 수행한다. 또한, CPU(111)는 필요에 따라 결과를 입출력 인터페이스(116)를 통해 LCD 등으로 구성된 표시 장치(117)에 전달한다. 프로그램은 사용자에게 컴퓨터(101)와 함께 공급되도록 하드 디스크(114) 또는 ROM(112)에 미리 저장될 수도 있고, 자기 디스크(131), 광 디스크(132), 광자기 디스크(133) 및 반도체 메모리(134)를 포함하는 패키지 매체로서 공급될 수도 있으며, 또는 통신부(119)를 통해 위성, 네트워크 등으로부터 하드 디스크(114)로 제공될 수도 있다.
본 명세서에서, 기록 매체에 의해 제공되는 프로그램을 기술하는 단계는 상기 순서에 따라 시계열적으로 실행되거나, 시계열적 처리에 한정되지 않고 병렬적으로 또는 개별적으로 실행될 수도 있다.
본 발명은 바람직한 실시예를 참조하여 설명되었으나, 본 발명은 이러한 실시예에만 한정되는 것이 아니며, 본 발명의 사상의 범위 내에서 여러 변화 및 변경이 가능함은 당업자에게 자명하다.
따라서, 본 발명의 범위는 첨부된 청구범위에 의해서만 결정되어야 한다.
본 발명의 신호 처리 장치, 신호 처리 방법, 및 기록매체의 프로그램에 의하면, 복수의 데이터 레이트를 소정의 순서로 선택하고, 수신 데이터의 데이터 레이트가 선택된 데이터 레이트라고 하여 최대 가능도 복호 처리를 실행하고, 최대 가능도 복호 처리에 의해 얻어진 소정의 메트릭값에 기초하여 소정의 판정값을 산출하고, 판정값을 제1 임계치와 비교하며, 그 비교 결과에 기초하여, 선택된 데이터 레이트가 수신 데이터의 데이터 레이트인지를 판정하고, 수신 데이터의 데이터 레이트라고 판정되면 판정값을 제2 임계치와 비교하고, 그 비교결과에 기초하여, 다시, 선택된 데이터 레이트가 수신 데이터의 데이터 레이트인지를 판정하도록 함으로써, 수신 데이터의 데이터 레이트를 효율적으로 검출할 수 있다.

Claims (7)

  1. 소정의 복수의 데이터 레이트 중 임의의 데이터 레이트로 송신된 데이터에 대한 최대 가능도 복호(maximum likelihood decoding)를 수행하는 신호 처리 장치에 있어서,
    상기 복수의 데이터 레이트를 소정의 순서로 선택하고, 수신 데이터의 데이터 레이트를 상기 선택된 데이터 레이트로 간주하여 상기 최대 가능도 복호 처리를 실행하기 위한 실행 수단;
    상기 최대 가능도 복호 처리를 통해 얻어진 소정의 메트릭값(metric value)에 기초하여 소정의 판정값을 산출하기 위한 산출 수단;
    상기 판정값을 제1 임계치와 비교하며, 상기 비교 결과에 기초하여, 상기 실행 수단에 의해 상기 선택된 데이터 레이트가 상기 수신 데이터의 데이터 레이트인지 여부를 판정하기 위한 제1 판정 수단;
    상기 선택된 데이터 레이트가 상기 수신 데이터의 데이터 레이트임을 나타내는 상기 제1 판정 수단의 판정 결과에 응답하여 제2 임계치와 상기 판정값을 비교하며, 상기 비교 결과에 기초하여, 상기 실행 수단에 의해 선택된 데이터 레이트가 상기 수신 데이터의 데이터 레이트인지 여부에 대해 판정하기 위한 제2 판정 수단;
    상기 선택된 데이터 레이트가 상기 수신 데이터의 데이터 레이트임을 나타내는 상기 제2 판정 수단에 의한 판정 결과에 응답하여, 상기 실행 수단에 의해 복호화된 출력 데이터를 상기 실행 수단에 의해 선택된 데이터 레이트로 전달하기 위한출력 수단
    을 포함하는 것을 특징으로 하는 신호 처리 장치.
  2. 제1항에 있어서, 상기 산출 수단은
    판정값 = 10log((제로-상태 패스메트릭값 - 최소 패스메트릭값)/(최대 패스메트릭값 - 최소 패스메트릭값))
    의 식으로부터 상기 판정값을 산출할 수 있는 것을 특징으로 하는 신호 처리 장치.
  3. 제1항에 있어서, 상기 수신 데이터의 데이터 레이트를 나타내는 상기 제1 판정 수단에 의한 판정에 응답하여 선두 비트(first bit)로부터 상기 판정된 데이터 레이트의 종단 비트(last bit)까지의 데이터 스트림(data stream)을 생성하기 위한 수단; 및
    상기 데이터 스트림에 대한 에러 판정을 행하기 위한 CRC 판정 수단을 더 포함하며,
    상기 제2 판정 수단은, 상기 CRC 판정 수단으로부터 얻어진 결과에 기초하여, 상기 판정값을 상기 제2 임계치와 비교하는 것을 특징으로 하는 신호처리 장치.
  4. 제3항에 있어서, 상기 CRC 판정 수단으로부터 얻은 결과가 상기 데이터 스트림에 아무런 에러가 없음을 나타내는 경우, 상기 제2 판정 수단은 상기 판정값을 상기 제2 임계치와 비교하는 것을 특징으로 하는 신호처리 장치.
  5. 제1항에 있어서, 상기 제2 임계치는 상기 제1 임계치보다 작은 것을 특징으로 하는 신호 처리 장치.
  6. 소정의 복수의 데이터 레이트 중 임의의 데이터 레이트로 송신된 데이터에 대한 최대 가능도 복호를 수행하는 신호 처리 방법에 있어서,
    상기 복수의 데이터 레이트를 소정의 순서로 선택하고, 수신 데이터의 데이터 레이트를 상기 선택된 데이터 레이트로 간주하여 상기 최대 가능도 복호 처리를 실행하는 실행 단계;
    상기 최대 가능도 복호 처리를 통해 얻어진 소정의 메트릭값에 기초하여 소정의 판정값을 산출하는 산출 단계;
    상기 판정값을 제1 임계치와 비교하며, 상기 비교 결과에 기초하여, 상기 실행 단계에서 선택된 데이터 레이트가 상기 수신 데이터의 데이터 레이트인지 여부를 판정하는 제1 판정 단계;
    상기 선택된 데이터 레이트가 수신 데이터의 데이터 레이트임을 나타내는 상기 제1 판정 단계에서의 판정 결과에 응답하여 제2 임계치와 상기 판정값을 비교하며, 상기 비교 결과에 기초하여, 상기 실행 단계에서 선택된 데이터 레이트가 상기 수신 데이터의 데이터 레이트인지 여부에 대해 판정하는 제2 판정 단계;
    상기 선택된 데이터 레이트가 상기 수신 데이터의 데이터 레이트임을 나타내는 상기 제2 판정 단계에서의 판정 결과에 응답하여, 상기 실행 단계에서 복호화된 출력 데이터를 상기 실행 단계에서 선택된 데이터 레이트로 전달하는 출력 단계
    를 포함하는 것을 특징으로 하는 신호 처리 방법.
  7. 소정의 복수의 데이터 레이트 중 하나의 데이터 레이트로 송신된 데이터에 대해 최대 가능도 복호를 수행하는 신호 처리 장치에서 컴퓨터에 의해 판독될 수 있는 기록된 프로그램을 포함하는 기록 매체에 있어서, 상기 프로그램은
    상기 복수의 데이터 레이트를 소정의 순서로 선택하고, 수신 데이터의 데이터 레이트를 상기 선택된 데이터 레이트로 간주하여 상기 최대 가능도 복호 처리를 실행하는 실행 단계;
    상기 최대 가능도 복호 처리를 통해 얻어진 소정의 메트릭값에 기초하여 소정의 판정값을 산출하는 산출 단계;
    상기 판정값을 제1 임계치와 비교하며, 상기 비교 결과에 기초하여, 상기 실행 단계에서 선택된 데이터 레이트가 상기 수신 데이터의 데이터 레이트인지 여부를 판정하는 제1 판정 단계;
    상기 선택된 데이터 레이트가 상기 수신 데이터의 데이터 레이트임을 나타내는 상기 제1 판정 단계에서의 판정 결과에 응답하여 제2 임계치와 상기 판정값을 비교하며, 상기 비교 결과에 기초하여, 상기 실행 단계에서 선택된 데이터 레이트가 상기 수신 데이터의 데이터 레이트인지 여부에 대해 판정하는 제2 판정 단계;
    상기 선택된 데이터 레이트가 상기 수신 데이터의 데이터 레이트임을 나타내는 상기 제2 판정 단계에서의 판정 결과에 응답하여, 상기 실행 단계에서 복호화된 출력 데이터를 상기 실행 단계에서 선택된 데이터 레이트로 전달하는 출력 단계
    를 포함하는 것을 특징으로 하는 기록 매체.
KR1020010052384A 2000-08-30 2001-08-29 신호 처리 장치, 신호 처리 방법 및 기록 매체 KR20020018092A (ko)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
JP2000260211A JP2002076923A (ja) 2000-08-30 2000-08-30 信号処理装置および方法、並びに記録媒体
JPJP-P-2000-00260211 2000-08-30

Publications (1)

Publication Number Publication Date
KR20020018092A true KR20020018092A (ko) 2002-03-07

Family

ID=18748254

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020010052384A KR20020018092A (ko) 2000-08-30 2001-08-29 신호 처리 장치, 신호 처리 방법 및 기록 매체

Country Status (5)

Country Link
US (1) US20020025009A1 (ko)
EP (1) EP1187342A3 (ko)
JP (1) JP2002076923A (ko)
KR (1) KR20020018092A (ko)
CN (1) CN1340924A (ko)

Families Citing this family (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100742341B1 (ko) 2000-11-10 2007-07-25 삼성전자주식회사 프레임 길이를 모르는 데이터를 디코딩하기 위한 장치 및 그 제어 방법
JP3852401B2 (ja) 2002-12-18 2006-11-29 ソニー・エリクソン・モバイルコミュニケーションズ株式会社 信号処理装置及び方法
JP5219699B2 (ja) * 2007-08-30 2013-06-26 パナソニック株式会社 符号化装置及び復号装置
WO2009028207A1 (ja) * 2007-08-30 2009-03-05 Panasonic Corporation 符号化装置及び復号装置
CN108778447B (zh) 2016-03-18 2022-02-11 康明斯过滤Ip公司 互锁稳定的过滤器组件

Family Cites Families (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5796757A (en) * 1995-09-15 1998-08-18 Nokia Mobile Phones Ltd. Methods and apparatus for performing rate determination with a variable rate viterbi decoder
US6567466B1 (en) * 1999-02-16 2003-05-20 Agere Systems Inc. Method and apparatus for determining the data rate of a received signal in a variable data rate orthogonal spread spectrum communication system
JP3613448B2 (ja) * 1999-06-21 2005-01-26 株式会社エヌ・ティ・ティ・ドコモ データ伝送方法、データ伝送システム、送信装置および受信装置

Also Published As

Publication number Publication date
US20020025009A1 (en) 2002-02-28
CN1340924A (zh) 2002-03-20
EP1187342A3 (en) 2004-02-04
EP1187342A2 (en) 2002-03-13
JP2002076923A (ja) 2002-03-15

Similar Documents

Publication Publication Date Title
JP3556943B2 (ja) 符号分割多重接続移動通信システムの反復復号中止装置及び方法
JP3120511B2 (ja) ビタビ復号装置
US7296209B2 (en) Apparatus for encoding and decoding
JP2000232379A (ja) 信頼できない符号ワードをデコードする方法および線形ブロック誤り訂正符号のために信頼できないワードをデコードするシステム
EP1107499B1 (en) Data transmission method, data transmission system, sending device and receiving device
JP2000244336A (ja) 復号されたシンボル・シーケンスの信頼度を推定するための方法および装置
US8230308B2 (en) Decoding apparatus and decoding method using an additional add-compare-select operation on decoded data in the event of an error in the decoded data
US20090122921A1 (en) Method and apparatus of decoding encoded data frame having dummy bit sequences included therein
WO1998018209A1 (fr) Dispositif et appareil de decodage de viterbi
JPH10133898A (ja) 畳み込みエンコードデータのエラー検出およびエラー補正方法
US7228491B2 (en) Signal processing device and signal processing method
CN1126314C (zh) 具自适应信道编码和解码器的传输系统及所用的发射机、接收机和传输方法
US20070153693A1 (en) Transport format detecting apparatus and method
KR20020018092A (ko) 신호 처리 장치, 신호 처리 방법 및 기록 매체
JP2006505983A (ja) フォーマット検出
KR100277685B1 (ko) 트렐리스 복호를 사용하는 복호기에서의 경로 메트릭의 통계치를 이용한 복잡도 감소 방법
KR100710743B1 (ko) 간이 채널 디코더를 구비하는 전송 시스템 및 이 시스템의 운영 방법
US20050257117A1 (en) Method and circuit for determining an ending of an ethernet frame
US7184409B2 (en) Blind rate detection method and device in asynchronous mobile communication system
JPH06284018A (ja) ビタビ復号方法および誤り訂正復号化装置
KR100742341B1 (ko) 프레임 길이를 모르는 데이터를 디코딩하기 위한 장치 및 그 제어 방법
US20020124220A1 (en) Transmission data loss detection system
JP2004222196A (ja) 信号処理装置及び方法
US7174499B1 (en) System and method for real time optimization of iterative error detection and correction algorithms
JP4228795B2 (ja) Ｔｆ判定方式及びｔｆ判定方法並びにプログラム

Legal Events

Date Code Title Description
WITN Application deemed withdrawn, e.g. because no request for examination was filed or no examination fee was paid