JP5219699B2 - 符号化装置及び復号装置 - Google Patents
符号化装置及び復号装置 Download PDFInfo
- Publication number
- JP5219699B2 JP5219699B2 JP2008219825A JP2008219825A JP5219699B2 JP 5219699 B2 JP5219699 B2 JP 5219699B2 JP 2008219825 A JP2008219825 A JP 2008219825A JP 2008219825 A JP2008219825 A JP 2008219825A JP 5219699 B2 JP5219699 B2 JP 5219699B2
- Authority
- JP
- Japan
- Prior art keywords
- ldpc
- sequence
- decoding
- parity
- encoding
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Active
Links
Images
Classifications
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03M—CODING; DECODING; CODE CONVERSION IN GENERAL
- H03M13/00—Coding, decoding or code conversion, for error detection or error correction; Coding theory basic assumptions; Coding bounds; Error probability evaluation methods; Channel models; Simulation or testing of codes
- H03M13/29—Coding, decoding or code conversion, for error detection or error correction; Coding theory basic assumptions; Coding bounds; Error probability evaluation methods; Channel models; Simulation or testing of codes combining two or more codes or code structures, e.g. product codes, generalised product codes, concatenated codes, inner and outer codes
- H03M13/2957—Turbo codes and decoding
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03M—CODING; DECODING; CODE CONVERSION IN GENERAL
- H03M13/00—Coding, decoding or code conversion, for error detection or error correction; Coding theory basic assumptions; Coding bounds; Error probability evaluation methods; Channel models; Simulation or testing of codes
- H03M13/03—Error detection or forward error correction by redundancy in data representation, i.e. code words containing more digits than the source words
- H03M13/05—Error detection or forward error correction by redundancy in data representation, i.e. code words containing more digits than the source words using block codes, i.e. a predetermined number of check bits joined to a predetermined number of information bits
- H03M13/11—Error detection or forward error correction by redundancy in data representation, i.e. code words containing more digits than the source words using block codes, i.e. a predetermined number of check bits joined to a predetermined number of information bits using multiple parity bits
- H03M13/1102—Codes on graphs and decoding on graphs, e.g. low-density parity check [LDPC] codes
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03M—CODING; DECODING; CODE CONVERSION IN GENERAL
- H03M13/00—Coding, decoding or code conversion, for error detection or error correction; Coding theory basic assumptions; Coding bounds; Error probability evaluation methods; Channel models; Simulation or testing of codes
- H03M13/03—Error detection or forward error correction by redundancy in data representation, i.e. code words containing more digits than the source words
- H03M13/23—Error detection or forward error correction by redundancy in data representation, i.e. code words containing more digits than the source words using convolutional codes, e.g. unit memory codes
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03M—CODING; DECODING; CODE CONVERSION IN GENERAL
- H03M13/00—Coding, decoding or code conversion, for error detection or error correction; Coding theory basic assumptions; Coding bounds; Error probability evaluation methods; Channel models; Simulation or testing of codes
- H03M13/63—Joint error correction and other techniques
- H03M13/635—Error control coding in combination with rate matching
- H03M13/6356—Error control coding in combination with rate matching by repetition or insertion of dummy data, i.e. rate reduction
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03M—CODING; DECODING; CODE CONVERSION IN GENERAL
- H03M13/00—Coding, decoding or code conversion, for error detection or error correction; Coding theory basic assumptions; Coding bounds; Error probability evaluation methods; Channel models; Simulation or testing of codes
- H03M13/63—Joint error correction and other techniques
- H03M13/635—Error control coding in combination with rate matching
- H03M13/6362—Error control coding in combination with rate matching by puncturing
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03M—CODING; DECODING; CODE CONVERSION IN GENERAL
- H03M13/00—Coding, decoding or code conversion, for error detection or error correction; Coding theory basic assumptions; Coding bounds; Error probability evaluation methods; Channel models; Simulation or testing of codes
- H03M13/65—Purpose and implementation aspects
- H03M13/6522—Intended application, e.g. transmission or communication standard
- H03M13/6527—IEEE 802.11 [WLAN]
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03M—CODING; DECODING; CODE CONVERSION IN GENERAL
- H03M13/00—Coding, decoding or code conversion, for error detection or error correction; Coding theory basic assumptions; Coding bounds; Error probability evaluation methods; Channel models; Simulation or testing of codes
- H03M13/03—Error detection or forward error correction by redundancy in data representation, i.e. code words containing more digits than the source words
- H03M13/05—Error detection or forward error correction by redundancy in data representation, i.e. code words containing more digits than the source words using block codes, i.e. a predetermined number of check bits joined to a predetermined number of information bits
- H03M13/11—Error detection or forward error correction by redundancy in data representation, i.e. code words containing more digits than the source words using block codes, i.e. a predetermined number of check bits joined to a predetermined number of information bits using multiple parity bits
- H03M13/1102—Codes on graphs and decoding on graphs, e.g. low-density parity check [LDPC] codes
- H03M13/1148—Structural properties of the code parity-check or generator matrix
- H03M13/116—Quasi-cyclic LDPC [QC-LDPC] codes, i.e. the parity-check matrix being composed of permutation or circulant sub-matrices
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03M—CODING; DECODING; CODE CONVERSION IN GENERAL
- H03M13/00—Coding, decoding or code conversion, for error detection or error correction; Coding theory basic assumptions; Coding bounds; Error probability evaluation methods; Channel models; Simulation or testing of codes
- H03M13/03—Error detection or forward error correction by redundancy in data representation, i.e. code words containing more digits than the source words
- H03M13/05—Error detection or forward error correction by redundancy in data representation, i.e. code words containing more digits than the source words using block codes, i.e. a predetermined number of check bits joined to a predetermined number of information bits
- H03M13/11—Error detection or forward error correction by redundancy in data representation, i.e. code words containing more digits than the source words using block codes, i.e. a predetermined number of check bits joined to a predetermined number of information bits using multiple parity bits
- H03M13/1102—Codes on graphs and decoding on graphs, e.g. low-density parity check [LDPC] codes
- H03M13/1148—Structural properties of the code parity-check or generator matrix
- H03M13/118—Parity check matrix structured for simplifying encoding, e.g. by having a triangular or an approximate triangular structure
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03M—CODING; DECODING; CODE CONVERSION IN GENERAL
- H03M13/00—Coding, decoding or code conversion, for error detection or error correction; Coding theory basic assumptions; Coding bounds; Error probability evaluation methods; Channel models; Simulation or testing of codes
- H03M13/03—Error detection or forward error correction by redundancy in data representation, i.e. code words containing more digits than the source words
- H03M13/05—Error detection or forward error correction by redundancy in data representation, i.e. code words containing more digits than the source words using block codes, i.e. a predetermined number of check bits joined to a predetermined number of information bits
- H03M13/11—Error detection or forward error correction by redundancy in data representation, i.e. code words containing more digits than the source words using block codes, i.e. a predetermined number of check bits joined to a predetermined number of information bits using multiple parity bits
- H03M13/1102—Codes on graphs and decoding on graphs, e.g. low-density parity check [LDPC] codes
- H03M13/1148—Structural properties of the code parity-check or generator matrix
- H03M13/118—Parity check matrix structured for simplifying encoding, e.g. by having a triangular or an approximate triangular structure
- H03M13/1185—Parity check matrix structured for simplifying encoding, e.g. by having a triangular or an approximate triangular structure wherein the parity-check matrix comprises a part with a double-diagonal
Landscapes
- Physics & Mathematics (AREA)
- Probability & Statistics with Applications (AREA)
- Engineering & Computer Science (AREA)
- Theoretical Computer Science (AREA)
- Error Detection And Correction (AREA)
Description
Alberto Jimenez Felstorom, and Kamil Sh. Zigangirov,"Time-Varying Periodic Convolutional Codes With Low-Density Parity-Check-Matrix",IEEE Transactions on Information Theory, Vol.45, No.6, pp.2181-2191, September 1999.
本実施の形態では、LDPC−CC符号化後の符号語系列をさらにLDPC−BCで符号化することで、連接符号の効果を得て、エラーフロアを解消するLDPC符号化器及びLDPC復号器について説明する。
図1に本実施の形態における送信装置の構成を示す。図1の送信装置100は、LDPC符号化部110、インタリーブ部120、変調部130、制御情報生成部140、無線部150、及び送信アンテナ160を備えて構成される。
図2に、LDPC符号化部の構成例を示す。図2のLDPC符号化部110は、LDPC−CC符号化器111、LDPC−BC符号化器112、及び切り替え器113を備えて構成される。
図3に、LDPC−BC符号化器の構成例を示す。図3のLDPC−BC符号化器112は、並列・直列変換部1121、切り替え器1122、ウェイト乗算部1123−1〜1123−P、加算器1124−1〜1124−P、遅延器1125−1〜1125−P、検査行列記憶部1126、並列・直列変換部1127、及びLDPC−BC符号化制御部1128を備えて構成される。
図4に本実施の形態における受信装置の構成を示す。図4の受信装置200は、受信アンテナ210、無線部220、直交復調部230、チャネル変動推定部240、制御情報検波部250、対数尤度演算部260、デインタリーブ部270、及びLDPC復号部280を備えて構成される。
図5に、LDPC復号部の構成例を示す。図5のLDPC復号部280は、LDPC−CC復号器281、LDPC−BC復号器282、及び硬判定部283を備えて構成される。
以下、上述のように構成された送信装置100の動作について、図6のタイミング図を参照しながら、主にLDPC符号化部110の動作を中心に説明する。なお、図6には、図2及び図3に対応する系列(S11〜S17)と同一の符号が付されている。
図8に、LDPC復号部の別の構成例を示す。図5に示したLDPC復号部280では、LDPC−CC復号器281及びLDPC−BC復号器282の双方に軟入力軟出力(SISO:Soft Input Soft Output)復号器を用いることにより、高い誤り訂正復号利得を得る。これに対し、図8に示すように、LDPC−CC復号器281とLDPC−BC復号器282との間に硬判定部283を設け、LDPC−BC復号器282が硬判定のLDPC−BC復号処理を行う構成としても良い。このようにすることで、LDPC−CC復号器281及びLDPC−BC復号器282の双方が、ともにSISO復号アルゴリズムを適用する場合に比べ、誤り訂正復号利得が低下してしまうものの、LDPC−BC復号器282の構成を簡易にすることができる。また、LDPC−BC復号処理にかかる時間も短縮される。
本実施の形態では、LDPC−CCとLDPC−BCの双方の特徴を併せ持った検査行列を用いることで、LDPC−CCのエラーフロアを改善することができるLDPC符号化器及びLDPC復号器について説明する。
なお、図19に、LDPC復号部の別の構成例を示す。図19に示すLDPC復号部680aは、LDPC−BCパリティ演算器681a、LDPC−CC復号器682a及びLDPC−BC復号器683を備えて構成され、LDPC−CCの復号処理と、LDPC−BCの復号処理を反復して行う。
実施の形態1では、LDPC−BC符号化器が、検査行列HBCを用いてLDPC−BC符号化を行う場合について説明した。LDPC−BCの符号化方法としては、検査行列を用いる方法に代えて、生成行列を用いる方法も適用することができる。本実施の形態では、生成行列を用いてLDPC−BC符号化を行うLDPC−BC符号化器について説明する。
次に、上述の生成行列GBCを用いてLDPC―BC符号化を行うLDPC−BC符号化器について説明する。
110,510 LDPC符号化部
120 インタリーブ部
130 変調部
140 制御情報生成部
150,220 無線部
160 送信アンテナ
111 LDPC−CC符号化器
112,312,812 LDPC−BC符号化器
113 切り替え器
200 受信装置
210 受信アンテナ
230 直交復調部
240 チャネル変動推定部
250 制御情報検波部
260 対数尤度演算部
270 デインタリーブ部
280,680,680a,680b LDPC復号部
281,682,682a LDPC−CC復号器
282,683 LDPC−BC復号器
283 硬判定部
284 誤り検出・ラベル付け部
285 LDPC−BC消失訂正復号器
286,287 減算器
681,681a LDPC−BCパリティ演算器
684 LDPC−CC・BC復号器
1121 並列・直列変換部
1122 切り替え器
1123−1〜1123−P,5122−0〜5122−M,5123−0〜5123−M ウェイト乗算部
1124−1〜1124−P,3122 加算器
1125−1〜1125−P,3123 遅延器
1126,8126 検査行列記憶部
1127,3121,5127,8127 並列・直列変換部
1128,3124,5128 LDPC−BC符号化制御部
5121−1〜5121−M,5124−1〜5124−M シフトレジスタ
5124 ウェイト制御部
5125 mod2加算器
5126 部分検査行列記憶部
Claims (13)
- 入力系列に畳み込み符号化を施すことにより畳み込み符号語系列を取得する畳み込み符号化部と、
前記畳み込み符号語系列にブロック符号化を施すことによりパリティ系列を取得するとともに、当該パリティ系列を前記畳み込み符号化部に出力するブロック符号化部と、
を具備する符号化装置。 - 前記畳み込み符号化部は、前記入力系列にLDPC−CC(Low-Density Parity-Check
Convolutional Codes:低密度パリティ検査畳み込み符号)符号化を施すことにより前記畳み込み符号語系列としてLDPC−CC符号語系列を取得し、
前記ブロック符号化部は、前記LDPC−CC符号語系列にLDPC−BC(Low-Density Parity-Check Block Codes:低密度パリティ検査ブロック符号)符号化を施すことによりパリティ系列を取得するとともに、前記パリティ系列を前記畳み込み符号化部に出力する、
請求項1に記載の符号化装置。 - 前記ブロック符号化部は、前記LDPC−BC符号化により得られたパリティビットを並列にアキュムレートし、並列にアキュムレートした前記パリティビットを直列変換して前記パリティ系列として出力する出力部を有し、
前記出力部は、前記パリティビットをアキュムレートするタイミングと、アキュムレートした前記パリティビットを直列に出力するタイミングとを、前記ブロック符号化部に入力される前記LDPC−CC符号語系列の系列長に基づいて切り替える、
請求項2に記載の符号化装置。 - 前記パリティビットをアキュムレートするタイミングは、前記畳み込み符号化部から前記ブロック符号化部に、前記入力系列が送信情報系列の場合の前記LDPC−CC符号語系列が出力されるタイミングである、
請求項3に記載の符号化装置。 - 前記パリティビットを直列変換して出力するタイミングは、前記畳み込み符号化部から前記ブロック符号化部に、前記入力系列が送信情報系列の場合の前記LDPC−CC符号語系列の出力が終了したタイミングである、
請求項3に記載の符号化装置。 - 前記ブロック符号化部は、低密度生成行列(LDGM:Low-Density Generation Matrix)を用いて前記LDPC−BC符号化を行う、
請求項2に記載の符号化装置。 - 前記ブロック符号化部は、RA(Repeat Accumulate)符号を用いて前記LDPC−B
C符号化を行う、
請求項2に記載の符号化装置。 - 前記ブロック符号化部は、前記LDPC−BCとして構造的LDPC符号を用い、
前記構造的LDPC符号を構成する要素単位行列の行数をLDPC−CCのメモリ長以上とする、
請求項2に記載の符号化装置。 - 前記ブロック符号化部は、LDPC−BCの検査行列から得られる生成行列を用いて前記LDPC−BC符号化を行う、
請求項2に記載の符号化装置。 - 入力系列の受信対数尤度比系列にLDPC−CC復号を施すことによりLDPC−CC復号後軟判定値を取得するLDPC−CC復号部と、
前記LDPC−CC復号後軟判定値を用いてLDPC−BC復号を行うLDPC−BC復号部と、
を具備する復号装置。 - 入力系列の受信対数尤度比系列にLDPC−CC復号を施すことによりLDPC−CC復号後軟判定値を取得するLDPC−CC復号部と、
前記LDPC−CC復号後軟判定値を硬判定することにより硬判定値を取得する硬判定部と、
当該硬判定値を用いてLDPC−BC復号を行うLDPC−BC復号部と、
を具備する復号装置。 - 入力系列の受信対数尤度比系列にLDPC−CC復号を施すことにより軟判定値を取得するLDPC−CC復号部と、
前記軟判定値を硬判定することにより受信符号語系列を取得し、前記LDPC−CC復号に用いられるLDPC−CC検査行列のメモリ長ごとに、前記受信符号語系列に対し誤り検出を行い、誤り検出結果に基づいて前記受信符号語系列に誤りラベルを付加する誤り検出部と、
前記誤りラベルに基づいて前記メモリ長ごとに前記受信符号語系列に対し消失訂正復号を行う消失訂正復号部と、
を具備する復号装置。 - 入力系列の受信対数尤度比系列にLDPC−CC復号を施すことにより軟判定値を取得するLDPC−CC復号部と、
当該軟判定値を用いてLDPC−BC復号を行うことにより軟判定値を取得するLDPC−BC復号部と、
を具備し、
前記LDPC−CC復号部は、前記LDPC−BC復号部により取得された前記軟判定値を事前値として前記LDPC−CC復号を行う、
復号装置。
Priority Applications (4)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2008219825A JP5219699B2 (ja) | 2007-08-30 | 2008-08-28 | 符号化装置及び復号装置 |
US12/674,896 US8473823B2 (en) | 2007-08-30 | 2008-08-29 | Encoding device and decoding device |
PCT/JP2008/002368 WO2009028207A1 (ja) | 2007-08-30 | 2008-08-29 | 符号化装置及び復号装置 |
CN200880104296.4A CN101785189B (zh) | 2007-08-30 | 2008-08-29 | 编码装置和解码装置 |
Applications Claiming Priority (3)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2007224622 | 2007-08-30 | ||
JP2007224622 | 2007-08-30 | ||
JP2008219825A JP5219699B2 (ja) | 2007-08-30 | 2008-08-28 | 符号化装置及び復号装置 |
Publications (2)
Publication Number | Publication Date |
---|---|
JP2009077391A JP2009077391A (ja) | 2009-04-09 |
JP5219699B2 true JP5219699B2 (ja) | 2013-06-26 |
Family
ID=40611885
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2008219825A Active JP5219699B2 (ja) | 2007-08-30 | 2008-08-28 | 符号化装置及び復号装置 |
Country Status (3)
Country | Link |
---|---|
US (1) | US8473823B2 (ja) |
JP (1) | JP5219699B2 (ja) |
CN (1) | CN101785189B (ja) |
Families Citing this family (23)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP5247355B2 (ja) * | 2007-10-31 | 2013-07-24 | パナソニック株式会社 | 送信装置 |
WO2010001502A1 (ja) * | 2008-06-30 | 2010-01-07 | 国立大学法人愛媛大学 | 復号化装置、垂直磁気記録再生装置、受信装置、および、復号化方法 |
US8595588B2 (en) | 2009-11-13 | 2013-11-26 | Panasonic Corporation | Encoding method, decoding method, coder and decoder |
US8401105B2 (en) | 2010-06-10 | 2013-03-19 | Intel Mobile Communications GmbH | Method for transmitting a data signal in a MIMO system |
WO2012098909A1 (ja) * | 2011-01-21 | 2012-07-26 | パナソニック株式会社 | 符号化方法、復号方法、符号化器、及び、復号器 |
US8910025B2 (en) * | 2011-10-03 | 2014-12-09 | Samsung Electronics Co., Ltd. | Method and apparatus of QC-LDPC convolutional coding and low-power high throughput QC-LDPC convolutional encoder and decoder |
KR101296773B1 (ko) | 2011-10-07 | 2013-08-14 | 한국전기연구원 | Ldpc 부호 복호화 장치 및 방법 |
US9048876B2 (en) * | 2011-11-18 | 2015-06-02 | Sandisk Enterprise Ip Llc | Systems, methods and devices for multi-tiered error correction |
JP5796510B2 (ja) * | 2012-02-16 | 2015-10-21 | 富士通株式会社 | 電子装置、受信装置及び誤り訂正方法 |
WO2014017062A1 (ja) * | 2012-07-24 | 2014-01-30 | パナソニック株式会社 | 符号化方法、復号方法 |
US9270417B2 (en) * | 2013-11-21 | 2016-02-23 | Qualcomm Incorporated | Devices and methods for facilitating data inversion to limit both instantaneous current and signal transitions |
KR101484066B1 (ko) | 2013-11-29 | 2015-01-19 | 한국과학기술원 | 엘디피시 부호의 디코딩 방법 |
CN105322970B (zh) * | 2014-07-23 | 2019-02-26 | 上海数字电视国家工程研究中心有限公司 | 针对下一代无线广播的ldpc码字及编码方法和编解码器 |
US9667274B2 (en) * | 2015-03-19 | 2017-05-30 | Telefonaktiebolaget Lm Ericsson (Publ) | Method of constructing a parity-check matrix for using message-passing algorithm to decode the repeat-accumulate type of modulation and coding schemes |
CN105005511A (zh) * | 2015-06-30 | 2015-10-28 | 宁波东海仪表水道有限公司 | 一种串行通信数据校验方法 |
CN105515588B (zh) * | 2015-07-15 | 2017-10-17 | 北京理工大学 | 一种ldpc‑cc高速译码器 |
WO2017197561A1 (zh) * | 2016-05-16 | 2017-11-23 | 华为技术有限公司 | 一种卷积ldpc译码方法、装置、译码器及系统 |
EP3832922A1 (en) * | 2016-07-15 | 2021-06-09 | Sharp Kabushiki Kaisha | Transmission apparatus, reception apparatus, transmission method, and reception method |
US10114569B2 (en) * | 2016-10-07 | 2018-10-30 | Cnex Labs, Inc. | Computing system with shift expandable coding mechanism and method of operation thereof |
WO2020164751A1 (en) * | 2019-02-13 | 2020-08-20 | Fraunhofer-Gesellschaft zur Förderung der angewandten Forschung e.V. | Decoder and decoding method for lc3 concealment including full frame loss concealment and partial frame loss concealment |
US11637657B2 (en) * | 2019-02-15 | 2023-04-25 | Intel Corporation | Low-latency forward error correction for high-speed serial links |
US11249837B2 (en) | 2019-03-01 | 2022-02-15 | Intel Corporation | Flit-based parallel-forward error correction and parity |
US11740958B2 (en) | 2019-11-27 | 2023-08-29 | Intel Corporation | Multi-protocol support on common physical layer |
Family Cites Families (6)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2002076923A (ja) * | 2000-08-30 | 2002-03-15 | Sony Corp | 信号処理装置および方法、並びに記録媒体 |
JP2002313035A (ja) * | 2001-04-18 | 2002-10-25 | Sharp Corp | 符号化方法および記録媒体、復号方法、並びに、記録媒体再生装置 |
US8046662B2 (en) * | 2004-08-20 | 2011-10-25 | Broadcom Corporation | Method and system for decoding control data in GSM-based systems using inherent redundancy |
JP4595574B2 (ja) * | 2005-02-07 | 2010-12-08 | ソニー株式会社 | 復号装置および方法、並びにプログラム |
JP4822932B2 (ja) * | 2005-05-27 | 2011-11-24 | パナソニック株式会社 | 受信品質推定装置、無線通信システム及び受信品質推定方法 |
JP4729726B2 (ja) * | 2006-02-06 | 2011-07-20 | 学校法人 名城大学 | 誤り訂正装置、受信装置、誤り訂正方法および誤り訂正プログラム |
-
2008
- 2008-08-28 JP JP2008219825A patent/JP5219699B2/ja active Active
- 2008-08-29 CN CN200880104296.4A patent/CN101785189B/zh active Active
- 2008-08-29 US US12/674,896 patent/US8473823B2/en active Active
Also Published As
Publication number | Publication date |
---|---|
US20110138258A1 (en) | 2011-06-09 |
CN101785189A (zh) | 2010-07-21 |
CN101785189B (zh) | 2014-01-22 |
US8473823B2 (en) | 2013-06-25 |
JP2009077391A (ja) | 2009-04-09 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
JP5219699B2 (ja) | 符号化装置及び復号装置 | |
JP5354979B2 (ja) | 低密度パリティ検査畳み込み符号(ldpc−cc)符号化器及びldpc−cc復号器 | |
US10038576B2 (en) | Method and apparatus for transmitting and receiving data in a communication system | |
US10903857B2 (en) | Data retransmission method for polar code, and device therefor | |
US8261152B2 (en) | Apparatus and method for channel encoding/decoding in communication system using variable-length LDPC codes | |
US7519895B2 (en) | Channel encoding/decoding apparatus and method using a parallel concatenated low density parity check code | |
JP4392924B2 (ja) | 符号化装置及び方法、記憶媒体 | |
EP1783916B1 (en) | Apparatus and method for stopping iterative decoding in a mobile communication system | |
US10116332B2 (en) | Method for configuring circular buffer including outer code parity and apparatus therefor | |
JP2002185336A (ja) | 大最小距離を用いたターボ符号化方法及びそれを実現するシステム | |
KR20060048403A (ko) | 반구조적 블록 저밀도 패리티 검사 부호 부호화/복호 장치및 방법 | |
JP2007531385A (ja) | 可変符号化率を有するブロック低密度パリティ検査符号の符号化/復号装置及び方法 | |
US11777525B2 (en) | Method for transmitting LDPC code using row-orthogonal and apparatus therefor | |
CN109644009B (zh) | 纠错解码装置以及光发送接收装置 | |
US11206042B2 (en) | Layered decoding method for LDPC code and device therefor | |
US11082060B2 (en) | LPDC code transmission method using row-orthogonal structure and apparatus therefor | |
US10819372B2 (en) | Method for dividing transport block of LDPC code and apparatus therefor | |
US10756761B2 (en) | Method for dividing carrying block of LDPC code and apparatus therefor | |
Synthia et al. | Performance study of turbo code with interleaver design | |
KR101354731B1 (ko) | 통신 시스템에서 연접 저밀도 생성 행렬 부호 부호화/복호장치 및 방법 | |
JP2009177648A (ja) | 低密度パリティ検査畳み込み符号(ldpc−cc)符号化器及び送信装置 | |
JP2001326577A (ja) | 直接連接畳込み符号器、及び、直接連接畳込み符号化方法 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20110117 |
|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20121113 |
|
A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20130111 |
|
TRDD | Decision of grant or rejection written | ||
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20130212 |
|
A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20130305 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20160315 Year of fee payment: 3 |
|
R150 | Certificate of patent or registration of utility model |
Ref document number: 5219699 Country of ref document: JP Free format text: JAPANESE INTERMEDIATE CODE: R150 Free format text: JAPANESE INTERMEDIATE CODE: R150 |
|
S111 | Request for change of ownership or part of ownership |
Free format text: JAPANESE INTERMEDIATE CODE: R313113 |
|
R350 | Written notification of registration of transfer |
Free format text: JAPANESE INTERMEDIATE CODE: R350 |