KR20060048403A - 반구조적 블록 저밀도 패리티 검사 부호 부호화/복호 장치및 방법 - Google Patents
반구조적 블록 저밀도 패리티 검사 부호 부호화/복호 장치및 방법 Download PDFInfo
- Publication number
- KR20060048403A KR20060048403A KR1020050052113A KR20050052113A KR20060048403A KR 20060048403 A KR20060048403 A KR 20060048403A KR 1020050052113 A KR1020050052113 A KR 1020050052113A KR 20050052113 A KR20050052113 A KR 20050052113A KR 20060048403 A KR20060048403 A KR 20060048403A
- Authority
- KR
- South Korea
- Prior art keywords
- parity check
- matrix
- check matrix
- partial
- parity
- Prior art date
Links
Images
Classifications
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03M—CODING; DECODING; CODE CONVERSION IN GENERAL
- H03M13/00—Coding, decoding or code conversion, for error detection or error correction; Coding theory basic assumptions; Coding bounds; Error probability evaluation methods; Channel models; Simulation or testing of codes
- H03M13/03—Error detection or forward error correction by redundancy in data representation, i.e. code words containing more digits than the source words
- H03M13/05—Error detection or forward error correction by redundancy in data representation, i.e. code words containing more digits than the source words using block codes, i.e. a predetermined number of check bits joined to a predetermined number of information bits
- H03M13/11—Error detection or forward error correction by redundancy in data representation, i.e. code words containing more digits than the source words using block codes, i.e. a predetermined number of check bits joined to a predetermined number of information bits using multiple parity bits
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03M—CODING; DECODING; CODE CONVERSION IN GENERAL
- H03M13/00—Coding, decoding or code conversion, for error detection or error correction; Coding theory basic assumptions; Coding bounds; Error probability evaluation methods; Channel models; Simulation or testing of codes
- H03M13/63—Joint error correction and other techniques
- H03M13/635—Error control coding in combination with rate matching
- H03M13/6362—Error control coding in combination with rate matching by puncturing
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03M—CODING; DECODING; CODE CONVERSION IN GENERAL
- H03M13/00—Coding, decoding or code conversion, for error detection or error correction; Coding theory basic assumptions; Coding bounds; Error probability evaluation methods; Channel models; Simulation or testing of codes
- H03M13/03—Error detection or forward error correction by redundancy in data representation, i.e. code words containing more digits than the source words
- H03M13/05—Error detection or forward error correction by redundancy in data representation, i.e. code words containing more digits than the source words using block codes, i.e. a predetermined number of check bits joined to a predetermined number of information bits
- H03M13/11—Error detection or forward error correction by redundancy in data representation, i.e. code words containing more digits than the source words using block codes, i.e. a predetermined number of check bits joined to a predetermined number of information bits using multiple parity bits
- H03M13/1102—Codes on graphs and decoding on graphs, e.g. low-density parity check [LDPC] codes
- H03M13/1148—Structural properties of the code parity-check or generator matrix
- H03M13/116—Quasi-cyclic LDPC [QC-LDPC] codes, i.e. the parity-check matrix being composed of permutation or circulant sub-matrices
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03M—CODING; DECODING; CODE CONVERSION IN GENERAL
- H03M13/00—Coding, decoding or code conversion, for error detection or error correction; Coding theory basic assumptions; Coding bounds; Error probability evaluation methods; Channel models; Simulation or testing of codes
- H03M13/03—Error detection or forward error correction by redundancy in data representation, i.e. code words containing more digits than the source words
- H03M13/05—Error detection or forward error correction by redundancy in data representation, i.e. code words containing more digits than the source words using block codes, i.e. a predetermined number of check bits joined to a predetermined number of information bits
- H03M13/11—Error detection or forward error correction by redundancy in data representation, i.e. code words containing more digits than the source words using block codes, i.e. a predetermined number of check bits joined to a predetermined number of information bits using multiple parity bits
- H03M13/1102—Codes on graphs and decoding on graphs, e.g. low-density parity check [LDPC] codes
- H03M13/1148—Structural properties of the code parity-check or generator matrix
- H03M13/118—Parity check matrix structured for simplifying encoding, e.g. by having a triangular or an approximate triangular structure
-
- H—ELECTRICITY
- H04—ELECTRIC COMMUNICATION TECHNIQUE
- H04L—TRANSMISSION OF DIGITAL INFORMATION, e.g. TELEGRAPHIC COMMUNICATION
- H04L1/00—Arrangements for detecting or preventing errors in the information received
-
- H—ELECTRICITY
- H04—ELECTRIC COMMUNICATION TECHNIQUE
- H04L—TRANSMISSION OF DIGITAL INFORMATION, e.g. TELEGRAPHIC COMMUNICATION
- H04L27/00—Modulated-carrier systems
- H04L27/18—Phase-modulated carrier systems, i.e. using phase-shift keying
Landscapes
- Physics & Mathematics (AREA)
- Engineering & Computer Science (AREA)
- Mathematical Physics (AREA)
- Probability & Statistics with Applications (AREA)
- Theoretical Computer Science (AREA)
- Computer Networks & Wireless Communication (AREA)
- Signal Processing (AREA)
- Error Detection And Correction (AREA)
Abstract
Description
Claims (53)
- 반구조적 블록 저밀도 패리티 검사(LDPC: Low Density Parity Check) 부호를 부호화하는 방법에 있어서,정보어를 입력받는 과정과,상기 정보어를 반구조적 블록 LDPC 부호로 생성시 적용할 크기에 상응하게 제1패리티 검사 행렬 혹은 제2패리티 검사 행렬에 상응하게 부호화하여 상기 정보어와 제1패리티와, 제2패리티 및 제3패리티를 포함하는 부호어를 생성하는 과정과,상기 정보어중 미리 설정한 차수 이상의 차수를 가지는 일부분을 천공하는 과정과,상기 일부분을 천공한 정보어와 상기 제1패리티와, 제2패리티 및 제3패리티를 포함하는 상기 반구조적 블록 LDPC 부호를 생성하는 과정을 포함함을 특징으로 하는 상기 방법.
- 제1항에 있어서,상기 반구조적 블록 LDPC 부호를 미리 설정되어 있는 변조 방식으로 변조하여 변조 심벌로 생성하는 과정과,상기 변조 심벌을 송신하는 과정을 더 포함함을 특징으로 하는 상기 방법.
- 제1항에 있어서,상기 제2패리티 검사 행렬은 상기 제1패리티 검사 행렬의 크기를 가변시킨 패리티 검사 행렬임을 특징으로 하는 상기 방법.
- 제3항에 있어서,상기 제1패리티 검사 행렬은 미리 설정되어 있는 부호화율과, 상기 반구조적 블록 LDPC 부호의 크기가 미리 설정된 크기를 가지도록 생성된 패리티 검사 행렬임을 특징으로 하는 상기 방법.
- 제4항에 있어서,상기 제1패리티 검사 행렬은 미리 설정된 개수의 부분 블록들을 포함하며, 상기 부분 블록들은 미리 결정된 크기를 가짐을 특징으로 하는 상기 방법.
- 제5항에 있어서,상기 제2패리티 검사 행렬은 상기 제1패리티 검사 행렬의 부분 블록들의 크기를 가변시킨 패리티 검사 행렬임을 특징으로 하는 상기 방법.
- 제6항에 있어서,상기 부분 블록들중 미리 설정된 부분 블록들 각각에는 미리 설정된 순열 행렬이 일대일 대응됨을 특징으로 하는 상기 방법.
- 제7항에 있어서,상기 제2패리티 검사 행렬은 상기 제1패리티 검사 행렬의 상기 순열 행렬들의 지수와 상기 제2패리티 검사 행렬의 부분 블록들의 크기에 상응하게 상기 제2패리티 검사 행렬의 상기 순열 행렬들의 지수가 결정되어 생성된 행렬임을 특징으로 하는 상기 방법.
- 제9항에 있어서,상기 정보어를 상기 부호어로 생성하는 과정은;상기 크기에 상응하게 상기 제1패리티 검사 행렬 혹은 제2패리티 검사 행렬을 사용할지를 결정하는 과정과,상기 결정된 패리티 검사 행렬의 상기 부분 블록들을 제1파트와 제2파트로 분류하는 과정과,상기 정보어를 상기 제1파트의 제1부분 행렬과 곱셈하여 제1신호로 생성하는 과정과,상기 정보어를 상기 제1파트의 제2부분 행렬과 곱셈하여 제2신호로 생성하는 과정과,상기 제1신호와, 상기 제1파트의 제3부분 행렬과 제4부분 행렬의 역행렬의 행렬곱을 곱셈하여 제3신호로 생성하는 과정과,상기 제2신호와 제3신호를 가산하여 상기 제1패리티인 제4신호로 생성하는 과정과,상기 제4신호와 상기 제1파트의 제5부분 행렬을 곱셈하여 제5신호로 생성하는 과정과,상기 제2신호와 상기 제5신호를 가산하여 제6신호로 생성하는 과정과,상기 제6신호와 상기 제1파트의 제4부분 행렬의 역행렬의 행렬곱을 곱셈하여 상기 제2패리티로 생성하는 과정과,상기 정보어를 상기 제2파트에 상응하게 부호화하여 상기 제3패리티로 생성하는 과정과,상기 정보어와, 상기 제1패리티와, 상기 제2패리티 및 제3패리티를 포함하는 상기 부호어를 생성하는 과정을 포함함을 특징으로 하는 상기 방법.
- 제10항에 있어서,상기 제1부분 행렬 및 제2부분 행렬은 상기 결정된 패리티 검사 행렬에서 상기 정보어와 연관되는 정보 파트에 대응되는 부분 행렬들임을 특징으로 하는 상기 방법.
- 제11항에 있어서,상기 제3부분 행렬과 제4부분 행렬은 패리티와 연관되는 제1패리티 파트에 대응되는 부분 행렬들이며, 상기 제5부분 행렬과 제6부분 행렬은 상기 패리티와 연 관되는 제2패리티 파트에 대응되는 부분 행렬들임을 특징으로 하는 상기 방법.
- 제12항에 있어서,상기 제1패리티 검사 행렬 혹은 상기 제2패리티 검사 행렬은 상기 정보어와 매핑되는 정보 파트와, 상기 정보어에 상응하는 제1패리티와, 제2패리티 및 제3패리티 각각과 매핑되는 제1패리티 파트와, 제2패리티 파트 및 제3패리티 파트를 포함하며, 상기 정보 파트는 상기 정보 파트로 분류된 부분 블록들중 팩터 그래프상의 상기 설정 차수 이상의 차수를 가지는 변수 노드들에 연결되는 정보어를 포함하는 부분 블록들을 포함하는 제3파트와, 상기 설정 차수 이상의 변수 노드들에 연결되지 않는 정보어를 포함하는 부분 블록들을 포함하는 제4파트를 포함하며, 상기 제2파트는 제5부분 행렬 및 제6부분 행렬을 포함함을 특징으로 하는 상기 방법.
- 제13항에 있어서,상기 제5부분 행렬은 완전 하삼각 형태로 순열 행렬들이 배열된 행렬임을 특징으로 하는 상기 방법.
- 제14항에 있어서,상기 완전 하삼각 형태로 배열된 순열 행렬들은 항등 행렬들임을 특징으로 하는 상기 방법.
- 제15항에 있어서,상기 제3파트 및 제4파트로 분류된 부분 블록들중 미리 설정된 부분 블록들 각각에 상기 반구조적 블록 LDPC 부호의 팩터 그래프상의 최소 사이클 길이가 미리 설정된 길이가 되고, 웨이트가 불균등하도록 순열 행렬이 배열됨을 특징으로 하는 상기 방법.
- 반구조적 블록 저밀도 패리티 검사(LDPC: Low Density Parity Check) 부호를 부호화하는 장치에 있어서,정보어를 반구조적 블록 LDPC 부호로 생성시 적용할 크기에 상응하게 제1패리티 검사 행렬 혹은 제2패리티 검사 행렬에 상응하게 부호화하여 상기 정보어와 제1패리티와, 제2패리티 및 제3패리티를 포함하는 부호어를 생성하고, 상기 정보어 중 미리 설정한 차수 이상의 차수를 가지는 일부분을 천공한 후, 상기 일부분을 천공한 정보어와 상기 제1패리티와, 제2패리티 및 제3패리티를 포함하는 상기 반구조적 블록 LDPC 부호를 생성하는 반구조적 블록 LDPC 부호화기와,상기 반구조적 블록 LDPC 부호를 미리 설정되어 있는 변조 방식으로 변조하여 변조 심벌로 생성하는 변조기와,상기 변조 심벌을 송신하는 송신기 포함함을 특징으로 하는 상기 장치.
- 제18항에 있어서,상기 제2패리티 검사 행렬은 상기 제1패리티 검사 행렬의 크기를 가변시킨 패리티 검사 행렬임을 특징으로 하는 상기 장치.
- 제19항에 있어서,상기 제1패리티 검사 행렬은 미리 설정되어 있는 부호화율과, 상기 반구조적 블록 LDPC 부호의 크기가 미리 설정된 크기를 가지도록 생성된 패리티 검사 행렬임을 특징으로 하는 상기 장치.
- 제20항에 있어서,상기 제1패리티 검사 행렬은 미리 설정된 개수의 부분 블록들을 포함하며, 상기 부분 블록들은 미리 결정된 크기를 가짐을 특징으로 하는 상기 장치.
- 제21항에 있어서,상기 제2패리티 검사 행렬은 상기 제1패리티 검사 행렬의 부분 블록들의 크기를 가변시킨 패리티 검사 행렬임을 특징으로 하는 상기 장치.
- 제22항에 있어서,상기 부분 블록들중 미리 설정된 부분 블록들 각각에는 미리 설정된 순열 행렬이 일대일 대응됨을 특징으로 하는 상기 장치.
- 제23항에 있어서,상기 제2패리티 검사 행렬은 상기 제1패리티 검사 행렬의 상기 순열 행렬들의 지수와 상기 제2패리티 검사 행렬의 부분 블록들의 크기에 상응하게 상기 제2패리티 검사 행렬의 상기 순열 행렬들의 지수가 결정되어 생성된 행렬임을 특징으로 하는 상기 장치.
- 제25항에 있어서,상기 반구조적 블록 LDPC 부호화기는;상기 크기에 상응하게 상기 제1패리티 검사 행렬 혹은 제2패리티 검사 행렬을 사용할지를 결정하고, 상기 정보어를 상기 부호화율에 상응하게 상기 설정 차수 이상의 차수를 가지는 일부분이 천공되도록 제어하는 제어기와,상기 정보어를 상기 결정된 패리티 검사 행렬의 상기 부분 블록들중 일부의 부분 블록들을 포함하는 제1파트의 제1부분 행렬과 곱셈하는 제1행렬 곱셈기와,상기 정보어를 상기 제1파트의 제2부분 행렬과 곱셈하는 제2행렬 곱셈기와,상기 제1행렬 곱셈기에서 출력한 신호와, 상기 제1파트의 제3부분 행렬과 제4부분 행렬의 역행렬의 행렬곱을 곱셈하는 제3행렬 곱셈기와,상기 제2행렬 곱셈기에서 출력한 신호와 제3행렬 곱셈기에서 출력한 신호를 가산하여 상기 제1패리티로 생성하는 제1가산기와,상기 제1가산기에서 출력한 신호와 상기 제1파트의 제5부분 행렬과 곱셈하는 제4행렬 곱셈기와,상기 제2행렬 곱셈기에서 출력한 신호와 상기 제4행렬 곱셈기에서 출력한 신호를 가산하는 제2가산기와,상기 제2가산기에서 출력한 신호와 상기 제1파트의 제4부분 행렬의 역행렬의 행렬곱을 곱셈하여 제2패리티로 생성하는 제5행렬 곱셈기와,상기 정보어를 상기 결정된 패리티 검사 행렬에서 상기 제1파트의 부분 블록들을 제외한 부분 블록들을 포함하는 제2파트에 상응하게 부호화하여 상기 제3패리티로 생성하는 부호화기와,상기 제어기의 제어에 따라 상기 정보어중 상기 설정 차수 이상의 차수를 가지는 일부분을 천공하는 천공기와,상기 일부분을 천공한 정보어와, 상기 제1패리티와, 상기 제2패리티 및 제3패리티를 상기 부호화율에 상응하게 스위칭하여 상기 반구조적 블록 LDPC 부호로 출력하는 스위치들을 포함함을 특징으로 하는 상기 장치.
- 제26항에 있어서,상기 제1부분 행렬 및 제2부분 행렬은 상기 결정된 패리티 검사 행렬에서 상기 정보어와 연관되는 정보 파트에 대응되는 부분 행렬들임을 특징으로 하는 상기 장치.
- 제27항에 있어서,상기 제3부분 행렬과 제4부분 행렬은 패리티와 연관되는 제1패리티 파트에 대응되는 부분 행렬들이며, 상기 제5부분 행렬과 제6부분 행렬은 상기 패리티와 연관되는 제2패리티 파트에 대응되는 부분 행렬들임을 특징으로 하는 상기 장치.
- 제28항에 있어서,상기 제1패리티 검사 행렬 혹은 상기 제2패리티 검사 행렬은 상기 정보어와 매핑되는 정보 파트와, 상기 정보어에 상응하는 제1패리티와, 제2패리티 및 제3패리티 각각과 매핑되는 제1패리티 파트와, 제2패리티 파트 및 제3패리티 파트를 포함하며, 상기 정보 파트는 상기 정보 파트로 분류된 부분 블록들중 팩터 그래프상의 상기 설정 차수 이상의 차수를 가지는 변수 노드들에 연결되는 정보어를 포함하는 부분 블록들을 포함하는 제3파트와, 상기 설정 차수 이상의 변수 노드들에 연결 되지 않는 정보어를 포함하는 부분 블록들을 포함하는 제4파트를 포함하며, 상기 제2파트는 제5부분 행렬 및 제6부분 행렬을 포함함을 특징으로 하는 상기 장치.
- 제29항에 있어서,상기 제5부분 행렬은 완전 하삼각 형태로 순열 행렬들이 배열된 행렬임을 특징으로 하는 상기 장치.
- 제30항에 있어서,상기 완전 하삼각 형태로 배열된 순열 행렬들은 항등 행렬들임을 특징으로 하는 상기 장치.
- 제31항에 있어서,상기 제3파트 및 제4파트로 분류된 부분 블록들중 미리 설정된 부분 블록들 각각에 상기 반구조적 블록 LDPC 부호의 팩터 그래프상의 최소 사이클 길이가 미리 설정된 길이가 되고, 웨이트가 불균등하도록 순열 행렬이 배열됨을 특징으로 하는 상기 장치.
- 반구조적 블록 저밀도 패리티 검사(LDPC: Low Density Parity Check) 부호를 복호하는 방법에 있어서,신호를 수신하고, 소정 제어에 따라 상기 수신 신호에 0을 삽입하는 과정과,복호할 반구조적 블록 LDPC 부호의 크기에 상응하게 제1패리티 검사 행렬 혹은 제2패리티 검사 행렬을 사용할지를 결정하고, 상기 결정된 패리티 검사 행렬에 상응하게 상기 0 삽입된 수신 신호를 복호하여 상기 반구조적 블록 LDPC 부호로 검출하는 과정을 포함함을 특징으로 하는 상기 방법.
- 제34항에 있어서,상기 제2패리티 검사 행렬은 상기 제1패리티 검사 행렬의 크기를 가변시킨 패리티 검사 행렬임을 특징으로 하는 상기 방법.
- 제35항에 있어서,상기 제1패리티 검사 행렬은 미리 설정되어 있는 부호화율과, 상기 반구조적 블록 LDPC 부호의 크기가 미리 설정된 크기를 가지도록 생성된 패리티 검사 행렬임을 특징으로 하는 상기 방법.
- 제36항에 있어서,상기 제1패리티 검사 행렬은 미리 설정된 개수의 부분 블록들을 포함하며, 상기 부분 블록들은 미리 결정된 크기를 가짐을 특징으로 하는 상기 방법.
- 제37항에 있어서,상기 제2패리티 검사 행렬은 상기 제1패리티 검사 행렬의 부분 블록들의 크기를 가변시킨 패리티 검사 행렬임을 특징으로 하는 상기 방법.
- 제38항에 있어서,상기 부분 블록들중 미리 설정된 부분 블록들 각각에는 미리 설정된 순열 행렬이 일대일 대응됨을 특징으로 하는 상기 방법.
- 제39항에 있어서,상기 제2패리티 검사 행렬은 상기 제1패리티 검사 행렬의 상기 순열 행렬들의 지수와 상기 제2패리티 검사 행렬의 부분 블록들의 크기에 상응하게 상기 제2패리티 검사 행렬의 상기 순열 행렬들의 지수가 결정되어 생성된 행렬임을 특징으로 하는 상기 방법.
- 제41항에 있어서,상기 결정된 패리티 검사 행렬에 상응하게 상기 0 삽입된 수신 신호를 복호하여 상기 반구조적 블록 LDPC 부호로 검출하는 과정은;상기 결정된 패리티 검사 행렬에 상응하게 디인터리빙 방식 및 인터리빙 방식을 결정하는 과정과,상기 0 삽입된 수신 신호의 확률값들을 검출하는 과정과,상기 0 삽입된 수신 신호의 확률값들에서 이전 복호시 생성된 신호를 감산하 여 제1신호를 생성하는 과정과,상기 제1신호를 입력하여 상기 디인터리빙 방식으로 디인터리빙하는 과정과,상기 디인터리빙된 신호를 입력하여 확률값들을 검출하는 과정과,상기 디인터리빙된 신호의 확률값들에서 상기 디인터리빙된 신호를 감산하여 제2신호를 생성하는 과정과,상기 제2신호를 상기 인터리빙 방식으로 인터리빙하고, 상기 인터리빙된 신호를 반복 복호하여 상기 반구조적 블록 LDPC 부호를 검출하는 과정을 포함함을 특징으로 하는 상기 방법.
- 가변 길이를 가지는 블록 저밀도 패리티 검사(LDPC: Low Density Parity Check) 부호를 복호하는 장치에 있어서,신호를 수신하고, 소정 제어에 따라 상기 수신 신호에 0을 삽입하는 수신기와,복호할 반구조적 블록 LDPC 부호의 크기에 상응하게 제1패리티 검사 행렬 혹은 제2패리티 검사 행렬을 사용할지를 결정하고, 상기 결정된 패리티 검사 행렬에 상응하게 상기 0 삽입된 수신 신호를 복호하여 상기 반구조적 블록 LDPC 부호로 검 출하는 복호기를 포함함을 특징으로 하는 상기 장치.
- 제44항에 있어서,상기 제2패리티 검사 행렬은 상기 제1패리티 검사 행렬의 크기를 가변시킨 패리티 검사 행렬임을 특징으로 하는 상기 장치.
- 제45항에 있어서,상기 제1패리티 검사 행렬은 미리 설정되어 있는 부호화율과, 상기 반구조적 블록 LDPC 부호의 크기가 미리 설정된 크기를 가지도록 생성된 패리티 검사 행렬임을 특징으로 하는 상기 장치.
- 제46항에 있어서,상기 제1패리티 검사 행렬은 미리 설정된 개수의 부분 블록들을 포함하며, 상기 부분 블록들은 미리 결정된 크기를 가짐을 특징으로 하는 상기 장치.
- 제47항에 있어서,상기 제2패리티 검사 행렬은 상기 제1패리티 검사 행렬의 부분 블록들의 크기를 가변시킨 패리티 검사 행렬임을 특징으로 하는 상기 장치.
- 제48항에 있어서,상기 부분 블록들중 미리 설정된 부분 블록들 각각에는 미리 설정된 순열 행렬이 일대일 대응됨을 특징으로 하는 상기 장치.
- 제49항에 있어서,상기 제2패리티 검사 행렬은 상기 제1패리티 검사 행렬의 상기 순열 행렬들의 지수와 상기 제2패리티 검사 행렬의 부분 블록들의 크기에 상응하게 상기 제2패리티 검사 행렬의 상기 순열 행렬들의 지수가 결정되어 생성된 행렬임을 특징으로 하는 상기 장치.
- 제51항에 있어서,상기 복호기는;상기 복호할 반구조적 블록 LDPC 부호의 크기에 상응하게 제1패리티 검사 행렬 혹은 제2패리티 검사 행렬을 사용할지를 결정하고, 상기 디인터리빙 방식 및 인터리빙 방식을 상기 결정된 패리티 검사 행렬에 상응하게 제어하는 제어기와,상기 결정된 패리티 검사 행렬을 구성하는 열들 각각의 웨이트에 상응하게 변수 노드들을 연결하여 수신 신호의 확률값들을 검출하여 출력하는 변수 노드 복호기와,상기 변수 노드 복호기에서 출력한 신호에서 이전 복호시 생성된 신호를 감산하여 출력하는 제1가산기와,상기 제1가산기에서 출력한 신호를 입력하여 상기 결정된 패리티 검사 행렬에 상응하게 설정된 디인터리빙 방식으로 디인터리빙하여 출력하는 디인터리버와,상기 결정된 패리티 검사 행렬을 구성하는 행들 각각의 웨이트에 상응하게 검사 노드들을 연결하여 상기 디인터리버에서 출력한 신호의 확률값들을 검출하여 출력하는 검사 노드 복호기와,상기 검사 노드 복호기에서 출력한 신호에서 상기 디인터리버에서 출력한 신호를 감산하는 제2가산기와,상기 제2가산기에서 출력한 신호를 상기 결정된 패리티 검사 행렬에 상응하게 설정된 인터리빙 방식으로 인터리빙하여 상기 변수 노드 복호기 및 상기 제1가산기로 출력하는 인터리버를 포함함을 특징으로 하는 상기 장치.
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
KR1020050052113A KR100739510B1 (ko) | 2004-06-16 | 2005-06-16 | 반구조적 블록 저밀도 패리티 검사 부호 부호화/복호 장치및 방법 |
Applications Claiming Priority (3)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
KR20040044733 | 2004-06-16 | ||
KR1020040044733 | 2004-06-16 | ||
KR1020050052113A KR100739510B1 (ko) | 2004-06-16 | 2005-06-16 | 반구조적 블록 저밀도 패리티 검사 부호 부호화/복호 장치및 방법 |
Publications (2)
Publication Number | Publication Date |
---|---|
KR20060048403A true KR20060048403A (ko) | 2006-05-18 |
KR100739510B1 KR100739510B1 (ko) | 2007-07-13 |
Family
ID=35481996
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
KR1020050052113A KR100739510B1 (ko) | 2004-06-16 | 2005-06-16 | 반구조적 블록 저밀도 패리티 검사 부호 부호화/복호 장치및 방법 |
Country Status (2)
Country | Link |
---|---|
US (1) | US7526717B2 (ko) |
KR (1) | KR100739510B1 (ko) |
Cited By (4)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
KR100946905B1 (ko) * | 2005-09-27 | 2010-03-09 | 삼성전자주식회사 | 저밀도 패리티 검사 부호를 사용하는 통신 시스템에서 신호 송수신 장치 및 방법 |
US7882414B2 (en) | 2005-12-07 | 2011-02-01 | Samsung Electronics Co., Ltd | Apparatus and method for transmitting/receiving signal supporting variable coding rate in a communication system |
US8433984B2 (en) | 2007-01-24 | 2013-04-30 | Qualcomm Incorporated | LDPC encoding and decoding of packets of variable sizes |
KR20190101361A (ko) * | 2016-11-23 | 2019-08-30 | 수에즈 그룹 | 원격 판독과 같은 저 소비 애플리케이션들을 위한 짧은 길이의 준순환 반규칙적 ldpc 코드를 사용한 코더 및 디코더 |
Families Citing this family (47)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
KR20050118056A (ko) * | 2004-05-12 | 2005-12-15 | 삼성전자주식회사 | 다양한 부호율을 갖는 Block LDPC 부호를 이용한이동 통신 시스템에서의 채널부호화 복호화 방법 및 장치 |
US7562280B2 (en) * | 2004-09-10 | 2009-07-14 | The Directv Group, Inc. | Code design and implementation improvements for low density parity check codes for wireless routers using 802.11N protocol |
US7571372B1 (en) | 2005-06-23 | 2009-08-04 | Marvell International Ltd. | Methods and algorithms for joint channel-code decoding of linear block codes |
US7661037B2 (en) | 2005-10-27 | 2010-02-09 | Samsung Electronics Co., Ltd. | LDPC concatenation rules for IEEE 802.11n systems |
US7707479B2 (en) * | 2005-12-13 | 2010-04-27 | Samsung Electronics Co., Ltd. | Method of generating structured irregular low density parity checkcodes for wireless systems |
US7584406B2 (en) | 2005-12-20 | 2009-09-01 | Samsung Electronics Co., Ltd. | LDPC concatenation rules for IEEE 802.11n system with packets length specific in octets |
US7620880B2 (en) * | 2005-12-20 | 2009-11-17 | Samsung Electronics Co., Ltd. | LDPC concatenation rules for IEEE 802.11n system with packets length specified in OFDM symbols |
KR100975558B1 (ko) * | 2006-05-03 | 2010-08-13 | 삼성전자주식회사 | 통신 시스템에서 신호 송수신 장치 및 방법 |
US8028216B1 (en) * | 2006-06-02 | 2011-09-27 | Marvell International Ltd. | Embedded parity coding for data storage |
US8020062B2 (en) | 2006-06-15 | 2011-09-13 | Samsung Electronics Co., Ltd. | Apparatus and method of encoding/decoding block low density parity check codes in a communication system |
KR100834650B1 (ko) * | 2006-09-04 | 2008-06-02 | 삼성전자주식회사 | 통신 시스템에서 신호 송수신 장치 및 방법 |
CN101162965B (zh) * | 2006-10-09 | 2011-10-05 | 华为技术有限公司 | 一种ldpc码的纠删译码方法及系统 |
KR100981501B1 (ko) * | 2006-11-06 | 2010-09-10 | 연세대학교 산학협력단 | 통신 시스템에서 신호 송신 장치 및 방법 |
KR101433375B1 (ko) | 2006-12-04 | 2014-08-29 | 삼성전자주식회사 | 통신 시스템에서 블록 저밀도 패리티 검사 부호부호화/복호 장치 및 방법 |
US8161363B2 (en) * | 2006-12-04 | 2012-04-17 | Samsung Electronics Co., Ltd | Apparatus and method to encode/decode block low density parity check codes in a communication system |
US7913149B2 (en) * | 2006-12-20 | 2011-03-22 | Lsi Corporation | Low complexity LDPC encoding algorithm |
US8181081B1 (en) | 2007-11-30 | 2012-05-15 | Marvell International Ltd. | System and method for decoding correlated data |
US8473824B1 (en) * | 2008-09-08 | 2013-06-25 | Marvell International Ltd. | Quasi-cyclic low-density parity-check (QC-LDPC) encoder |
WO2009150707A1 (ja) * | 2008-06-09 | 2009-12-17 | パイオニア株式会社 | 検査行列の生成方法及び検査行列、並びに復号装置及び復号方法 |
US8166364B2 (en) * | 2008-08-04 | 2012-04-24 | Seagate Technology Llc | Low density parity check decoder using multiple variable node degree distribution codes |
US9397699B2 (en) * | 2009-07-21 | 2016-07-19 | Ramot At Tel Aviv University Ltd. | Compact decoding of punctured codes |
US8516352B2 (en) * | 2009-07-21 | 2013-08-20 | Ramot At Tel Aviv University Ltd. | Compact decoding of punctured block codes |
US8375278B2 (en) * | 2009-07-21 | 2013-02-12 | Ramot At Tel Aviv University Ltd. | Compact decoding of punctured block codes |
US8516351B2 (en) * | 2009-07-21 | 2013-08-20 | Ramot At Tel Aviv University Ltd. | Compact decoding of punctured block codes |
CN102025441B (zh) * | 2009-09-11 | 2013-07-31 | 北京泰美世纪科技有限公司 | Ldpc码校验矩阵的构造方法、ldpc码的编码方法和编码装置 |
JP2012151676A (ja) * | 2011-01-19 | 2012-08-09 | Jvc Kenwood Corp | 復号装置および復号方法 |
US9141467B2 (en) * | 2012-03-23 | 2015-09-22 | Samsung Electronics Co., Ltd. | Semiconductor memory system including Reed-Solomon low density parity check decoder and read method thereof |
US9553608B2 (en) * | 2013-12-20 | 2017-01-24 | Sandisk Technologies Llc | Data storage device decoder and method of operation |
KR101776272B1 (ko) | 2014-03-19 | 2017-09-07 | 삼성전자주식회사 | 송신 장치 및 그의 인터리빙 방법 |
WO2015142076A1 (en) * | 2014-03-19 | 2015-09-24 | Samsung Electronics Co., Ltd. | Transmitting apparatus and interleaving method thereof |
TWI530959B (zh) * | 2014-06-17 | 2016-04-21 | 慧榮科技股份有限公司 | 用來控制一記憶裝置之方法以及記憶裝置與控制器 |
WO2016129975A2 (en) * | 2015-02-13 | 2016-08-18 | Samsung Electronics Co., Ltd. | Transmitter and additional parity generating method thereof |
US10784901B2 (en) | 2015-11-12 | 2020-09-22 | Qualcomm Incorporated | Puncturing for structured low density parity check (LDPC) codes |
US11043966B2 (en) | 2016-05-11 | 2021-06-22 | Qualcomm Incorporated | Methods and apparatus for efficiently generating multiple lifted low-density parity-check (LDPC) codes |
US10454499B2 (en) | 2016-05-12 | 2019-10-22 | Qualcomm Incorporated | Enhanced puncturing and low-density parity-check (LDPC) code structure |
US10313057B2 (en) | 2016-06-01 | 2019-06-04 | Qualcomm Incorporated | Error detection in wireless communications using sectional redundancy check information |
US9917675B2 (en) | 2016-06-01 | 2018-03-13 | Qualcomm Incorporated | Enhanced polar code constructions by strategic placement of CRC bits |
US10291354B2 (en) | 2016-06-14 | 2019-05-14 | Qualcomm Incorporated | High performance, flexible, and compact low-density parity-check (LDPC) code |
CN109478959B (zh) | 2016-07-27 | 2021-08-06 | 高通股份有限公司 | 用于极化码的混合自动重复请求(harq)反馈比特的设计 |
WO2018030909A1 (en) * | 2016-08-11 | 2018-02-15 | Huawei Technologies Co., Ltd. | Construction of qc-ldpc codes for a hybrid automatic repeat request (harq) scheme |
ES2787907T3 (es) * | 2016-08-12 | 2020-10-19 | Ericsson Telefon Ab L M | Métodos de adaptación de velocidad para códigos LDPC |
WO2018084735A1 (en) * | 2016-11-03 | 2018-05-11 | Huawei Technologies Co., Ltd. | Efficiently decodable qc-ldpc code |
WO2018128559A1 (en) | 2017-01-09 | 2018-07-12 | Huawei Technologies Co., Ltd. | Efficiently decodable qc-ldpc code |
CN110535474B (zh) * | 2017-05-05 | 2023-06-06 | 华为技术有限公司 | 信息处理的方法、通信装置 |
US10312939B2 (en) | 2017-06-10 | 2019-06-04 | Qualcomm Incorporated | Communication techniques involving pairwise orthogonality of adjacent rows in LPDC code |
KR102385274B1 (ko) | 2017-07-07 | 2022-04-08 | 퀄컴 인코포레이티드 | 저밀도 패리티 체크 코드 베이스 그래프 선택을 적용한 통신 기술 |
US11711099B1 (en) * | 2022-03-23 | 2023-07-25 | Samsung Electronics Co., Ltd. | Low gate-count encoding algorithm and hardware of flexible rate GLDPC ECC |
Family Cites Families (5)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP3425625B2 (ja) | 2000-12-15 | 2003-07-14 | 独立行政法人通信総合研究所 | 冗長パリティ検査を用いたブロック符号化変調方法 |
US6895547B2 (en) | 2001-07-11 | 2005-05-17 | International Business Machines Corporation | Method and apparatus for low density parity check encoding of data |
KR100525324B1 (ko) * | 2003-06-10 | 2005-11-02 | 학교법인 한국정보통신학원 | 정칙 저밀도 패리티검사(regular-LDPC) 코드의검사행렬 구성 시스템 및 방법 |
KR100809619B1 (ko) * | 2003-08-26 | 2008-03-05 | 삼성전자주식회사 | 이동 통신 시스템에서 블록 저밀도 패러티 검사 부호부호화/복호 장치 및 방법 |
US7991056B2 (en) * | 2004-02-13 | 2011-08-02 | Broadcom Corporation | Method and system for encoding a signal for wireless communications |
-
2005
- 2005-06-16 US US11/154,771 patent/US7526717B2/en active Active
- 2005-06-16 KR KR1020050052113A patent/KR100739510B1/ko active IP Right Grant
Cited By (6)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
KR100946905B1 (ko) * | 2005-09-27 | 2010-03-09 | 삼성전자주식회사 | 저밀도 패리티 검사 부호를 사용하는 통신 시스템에서 신호 송수신 장치 및 방법 |
US7890844B2 (en) | 2005-09-27 | 2011-02-15 | Samsung Electronics Co., Ltd. | Apparatus and method for transmitting/receiving signal in a communication system using low density parity check code |
US7882414B2 (en) | 2005-12-07 | 2011-02-01 | Samsung Electronics Co., Ltd | Apparatus and method for transmitting/receiving signal supporting variable coding rate in a communication system |
US8433984B2 (en) | 2007-01-24 | 2013-04-30 | Qualcomm Incorporated | LDPC encoding and decoding of packets of variable sizes |
US8578249B2 (en) | 2007-01-24 | 2013-11-05 | Qualcomm Incorporated | LDPC encoding and decoding of packets of variable sizes |
KR20190101361A (ko) * | 2016-11-23 | 2019-08-30 | 수에즈 그룹 | 원격 판독과 같은 저 소비 애플리케이션들을 위한 짧은 길이의 준순환 반규칙적 ldpc 코드를 사용한 코더 및 디코더 |
Also Published As
Publication number | Publication date |
---|---|
KR100739510B1 (ko) | 2007-07-13 |
US7526717B2 (en) | 2009-04-28 |
US20050283709A1 (en) | 2005-12-22 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
KR100739510B1 (ko) | 반구조적 블록 저밀도 패리티 검사 부호 부호화/복호 장치및 방법 | |
KR100678176B1 (ko) | 가변 블록 길이를 가지는 블록 저밀도 패리티 검사 부호부호화/복호 장치 및 방법 | |
KR100809616B1 (ko) | 가변 블록 길이를 가지는 블록 저밀도 패리티 검사 부호부호화/복호 장치 및 방법 | |
KR100678175B1 (ko) | 가변 블록 길이를 가지는 블록 저밀도 패리티 검사 부호부호화/복호 장치 및 방법 | |
KR100724922B1 (ko) | 가변 부호화율을 가지는 블록 저밀도 패리티 검사 부호부호화/복호 장치 및 방법 | |
KR100713371B1 (ko) | 블록 저밀도 패리티 검사 부호 부호화/복호 장치 및 방법 | |
KR100881002B1 (ko) | 통신 시스템에서 지그재그 코드를 이용한 저밀도 패리티 검사 부호 생성 장치 및 방법 | |
KR100856235B1 (ko) | 가변 부호화율을 가지는 블록 저밀도 패리티 검사 부호부호화/복호 장치 및 방법 | |
KR100984289B1 (ko) | 통신 시스템에서 가변 부호화율을 지원하는 신호 송수신장치 및 방법 | |
KR101444458B1 (ko) | 통신 시스템에서 블록 저밀도 패리티 검사 부호부호화/복호 장치 및 방법 | |
EP1850484A1 (en) | Basic matrix based on irregular ldcp, codec and generation method thereof | |
KR101009785B1 (ko) | 불균일 반복 축적 부호 부호화/복호화 장치 및 방법 | |
KR100941680B1 (ko) | 준순환 저밀도 패리티 검사 부호의 생성 방법 및 장치 | |
KR20060016059A (ko) | 가변 블록 길이를 가지는 블록 저밀도 패리티 검사 부호부호화/복호 장치 및 방법 | |
JP5789014B2 (ja) | 符号化方法、符号化器、復号器 | |
KR20060016061A (ko) | 가변 블록 길이를 가지는 블록 저밀도 패리티 검사 부호부호화/복호 장치 및 방법 | |
JP2009177649A (ja) | 符号化方法、符号化器、復号器 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A201 | Request for examination | ||
E902 | Notification of reason for refusal | ||
N231 | Notification of change of applicant | ||
E701 | Decision to grant or registration of patent right | ||
GRNT | Written decision to grant | ||
FPAY | Annual fee payment |
Payment date: 20130627 Year of fee payment: 7 |
|
FPAY | Annual fee payment |
Payment date: 20140627 Year of fee payment: 8 |
|
FPAY | Annual fee payment |
Payment date: 20150629 Year of fee payment: 9 |
|
FPAY | Annual fee payment |
Payment date: 20160629 Year of fee payment: 10 |
|
FPAY | Annual fee payment |
Payment date: 20170629 Year of fee payment: 11 |
|
FPAY | Annual fee payment |
Payment date: 20180628 Year of fee payment: 12 |
|
FPAY | Annual fee payment |
Payment date: 20190627 Year of fee payment: 13 |