CN101162965B - 一种ldpc码的纠删译码方法及系统 - Google Patents

一种ldpc码的纠删译码方法及系统 Download PDF

Info

Publication number
CN101162965B
CN101162965B CN2006101358118A CN200610135811A CN101162965B CN 101162965 B CN101162965 B CN 101162965B CN 2006101358118 A CN2006101358118 A CN 2006101358118A CN 200610135811 A CN200610135811 A CN 200610135811A CN 101162965 B CN101162965 B CN 101162965B
Authority
CN
China
Prior art keywords
error
decoding
decoded
word
decode results
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
CN2006101358118A
Other languages
English (en)
Other versions
CN101162965A (zh
Inventor
武雨春
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Honor Device Co Ltd
Original Assignee
Huawei Technologies Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Huawei Technologies Co Ltd filed Critical Huawei Technologies Co Ltd
Priority to CN2006101358118A priority Critical patent/CN101162965B/zh
Priority to CN2007800003296A priority patent/CN101405944B/zh
Priority to PCT/CN2007/070047 priority patent/WO2008043282A1/zh
Priority to US11/858,662 priority patent/US7774687B2/en
Publication of CN101162965A publication Critical patent/CN101162965A/zh
Application granted granted Critical
Publication of CN101162965B publication Critical patent/CN101162965B/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • HELECTRICITY
    • H03ELECTRONIC CIRCUITRY
    • H03MCODING; DECODING; CODE CONVERSION IN GENERAL
    • H03M13/00Coding, decoding or code conversion, for error detection or error correction; Coding theory basic assumptions; Coding bounds; Error probability evaluation methods; Channel models; Simulation or testing of codes
    • H03M13/03Error detection or forward error correction by redundancy in data representation, i.e. code words containing more digits than the source words
    • H03M13/05Error detection or forward error correction by redundancy in data representation, i.e. code words containing more digits than the source words using block codes, i.e. a predetermined number of check bits joined to a predetermined number of information bits
    • H03M13/11Error detection or forward error correction by redundancy in data representation, i.e. code words containing more digits than the source words using block codes, i.e. a predetermined number of check bits joined to a predetermined number of information bits using multiple parity bits
    • H03M13/1102Codes on graphs and decoding on graphs, e.g. low-density parity check [LDPC] codes
    • H03M13/1105Decoding
    • HELECTRICITY
    • H03ELECTRONIC CIRCUITRY
    • H03MCODING; DECODING; CODE CONVERSION IN GENERAL
    • H03M13/00Coding, decoding or code conversion, for error detection or error correction; Coding theory basic assumptions; Coding bounds; Error probability evaluation methods; Channel models; Simulation or testing of codes
    • H03M13/37Decoding methods or techniques, not specific to the particular type of coding provided for in groups H03M13/03 - H03M13/35
    • H03M13/373Decoding methods or techniques, not specific to the particular type of coding provided for in groups H03M13/03 - H03M13/35 with erasure correction and erasure determination, e.g. for packet loss recovery or setting of erasures for the decoding of Reed-Solomon codes

Landscapes

  • Physics & Mathematics (AREA)
  • Probability & Statistics with Applications (AREA)
  • Engineering & Computer Science (AREA)
  • Theoretical Computer Science (AREA)
  • Error Detection And Correction (AREA)
  • Detection And Correction Of Errors (AREA)
  • Detection And Prevention Of Errors In Transmission (AREA)

Abstract

本发明涉及一种LDPC码的纠删译码方法及系统,本发明提供的技术方案为:将接收到的码字中各删余位置的值设置为只有两个元素的迦洛华域GF(2)中的值,得到第一个待译码字;将接收到的码字中各删余位置的值设置为所述第一个待译码字所设置的值取反的值,得到第二个待译码字;再对所述第一个待译码字和第二个待译码字分别进行纠错译码运算;并根据运算的译码结果确定纠删译码结果。本发明提供的一种复杂度很低的针对BEC信道的基于有限域构造的LDPC码的纠删译码算法,大大提高了系统的纠错能力,从而也提高了系统的性能和吞吐量。

Description

一种LDPC码的纠删译码方法及系统
技术领域
本发明涉及一种纠删译码的方法及系统,尤其涉及一种基于有限域构造的LDPC码的纠删译码方法及系统。
背景技术
随着通信技术的迅速发展,需要越来越普遍的应用快速大批量数据传输和纠错的系统,常用的这种系统包括Internet(国际互联网)。
Internet在我们的生活中起着越来越重要的作用,它是一种典型的由BEC(二进制删余信道)信道构成的网络,因此,为了使数据能够在Internet上更快更有效的传输,一个重要的研究课题是研究数据在BEC信道上更快、更有效的传输方案。
因为在Internet网络的数据传输过程中,传输数据的信道为典型的BEC信道,所以Internet网络的数据传输过程与一般的无线通信系统的数据传输过程是不相同的。
在一般的无线通信系统的数据传输过程中,数据的接收方并不知道接收到的数据包是否正确,此时接收方主要采用纠错码技术来对接收到的数据包进行检错和纠错。纠错码技术为一种提高通信可靠性的技术,被广泛的应用于各种通信系统,尤其是无线通信系统中。
在Internet网络的数据传输过程中,由于传输数据的信道为典型的BEC信道,所以接收方对传输过来的数据包是否正确是确定已知的,接收方接收到的数据包只可能被确定为两种状况,即,传输过来的数据包要么是正确的,要么是错误的。由此,其对纠错码技术的要求不同于一般的无线通信系统。
针对基于典型BEC信道的Internet网络的数据传输过程对纠错码技术的不同要求,近年来广泛应用的为用于Internet网前向纠错的LDPC码(低密度校检码)。这种LDPC码主要包括两种类型:StairCase型(梯型)和Triangle型(三角型)。梯型码和三角型码是LDPC码走向实用化最典型的两类码。这两种码之所以得到广泛应用是因为它们的编码运算量小,其编码运算量的减少主要依赖于其校检矩阵中和校检比特对应的那一部份子矩阵具有特定的梯型或三角型结构。
但是,从编码角度来说,虽然梯型或三角型的LDPC码的运算量与随机构造的一般的LDPC码相比已经大大减少,但仍需要一些矩阵运算,存在矩阵运算的编码方法的运算量仍然比直接使用循环码编码方法的运算量大。
从译码角度来说,在一般的无线通信系统中,由于接收方的译码输入都是解调后的软值,可以采用SPA译码算法(和积译码算法)来获得较好的译码性能;但是在BEC信道中,接收方的译码输入只有硬值,因而不能采用SPA译码算法进行译码,若采用其他的硬译码算法,比如BF(比特翻转)纠错算法,其运算量也比较大,而且目前还没有BF纠删译码算法。
因此,现有技术出现了一种基于有限域构造的LDPC码的纠错算法,因为这种纠错算法不需要进行矩阵运算,所以其运算量比一般的LDPC码小。
但是,目前没有针对有限域构造的LDPC码的纠删译码算法。
发明内容
本发明的目的是提供一种LDPC码的纠删译码的方法及系统,使得在BEC信道中,针对有限域构造的LDPC码,可以采用纠删译码算法进行译码计算。
本发明实施例的目的是通过以下技术方案实现的:
本发明提供了一种LDPC码的纠删译码方法,所述的方法包括:
A、将接收到的码字中各删余位置的值设置为只有两个元素的迦洛华域GF(2)中的值,得到第一个待译码字;将接收到的码字中各删余位置的值设置为所述第一个待译码字所设置的值取反的值,得到第二个待译码字;
B、对所述第一个待译码字和第二个待译码字分别进行纠错译码运算,获得纠错译码运算的译码结果;
C、根据纠错译码运算的译码结果确定纠删译码结果。
所述的纠错译码运算为大数逻辑纠错译码运算。
所述的步骤B具体包括:
对所述第一个待译码字和第二个待译码字分别进行纠错译码运算,分别得到第一个错误模式、第一个译码是否成功标志和第二个错误模式、第二个译码是否成功标志。
所述的大数逻辑纠错译码运算具体包括:
B1、将接收到的码字和LDPC码的校检矩阵HT相乘,得到伴随序列;
B2、从所述的伴随序列中选取错误图样的各个错误比特对应的伴随序列;
B3、如果所述错误比特对应的伴随序列中的各个伴随元素一半以上为1,则所述的错误比特为1;否则为0。
所述的步骤B2具体包括:
所述错误比特对应的伴随序列是由所述校检矩阵中矩阵元素值为1且其列号与所述错误比特的序号相同的矩阵元素的行号构成。
所述的步骤C具体包括:
C1、若两次译码都成功,则取两次译码结果错误模式汉明重量小的对应译码结果为纠删译码结果并输出,并输出译码成功标志;
C2、若只有一次译码成功,则取译码成功的对应译码结果为纠删译码结果并输出,并输出译码成功标志;
C3、若两次译码均失败,则输出译码失败标志。
所述的步骤C1具体包括:
若两次译码都成功,则取两种错误模式中汉明重量最小的错误模式为最终错误模式,然后将最终错误模式和接收到的码字进行模2加后输出,并输出译码成功标志。
所述的步骤C2具体包括:
若只有一次译码成功,则取成功那次的错误模式为最终错误模式,然后将最终错误模式和接收到的码字进行模2加后输出,并输出译码成功标志。
本发明提供了一种LDPC码的纠删译码系统,所述的系统包括:
待译码字获取单元,用于将接收到的码字中各删余位置的值设置为只有两个元素的迦洛华域GF(2)中的值,得到第一个待译码字;将接收到的码字中各删余位置的值设置为所述第一个待译码字所设置的值取反的值,得到第二个待译码字;
纠错译码运算单元,用于对所述第一个待译码字和第二个待译码字分别进行纠错译码运算,获得纠错译码运算的译码结果;
运算结果处理单元,用于根据纠错译码运算的译码结果确定纠删译码结果。
所述的纠错译码运算为大数逻辑纠错译码运算。
所述的纠错译码运算单元包括:
伴随序列生成单元,用于将接收到的码字和LDPC码的校检矩阵HT相乘,得到伴随序列;
错误比特对应的伴随序列生成单元,用于从所述的伴随序列中选取错误图样的各个错误比特对应的伴随序列;
错误图样处理单元,用于根据所述错误比特对应的伴随序列中的各个伴随元素确定所述的错误比特的值。
所述的运算结果处理单元包括:
译码判断单元,用于判断译码是否成功;
结果处理单元,用于根据译码判断单元的判断结果确定需要输出的译码结果;
结果输出单元,用于输出纠删译码结果和译码是否成功标志。
所述的结果处理单元包括:
第一结果处理单元,用于当两次译码都成功时,取两次译码结果错误模式汉明重量小的对应译码结果为需要输出的纠删译码结果;
第二结果处理单元,用于当只有一次译码成功时,取译码成功的对应译码结果为需要输出的纠删译码结果;
第三结果处理单元,用于当两次译码均失败时,确定纠删译码失败。
由上述本发明实施例提供的技术方案可以看出,本发明实施例采用的一种LDPC码的纠删译码的方法及系统,提供了一种复杂度很低的针对BEC信道的基于有限域构造的LDPC码的纠删译码算法,大大提高了系统的纠错能力,从而也提高了系统的性能和吞吐量。
附图说明
图1为本发明的一种较佳的具体实施方式的方法流程图;
图2为本发明涉及的基于有限域构造的LDPC码的MLD纠错译码算法的过程图;
图3为本发明的一种较佳的具体实施方式的系统结构图。
具体实施方式
本发明实施例的核心思想是将接收到的码字中各删余位置的值设置为只有两个元素的迦洛华域GF(2)中的值,得到第一个待译码字;将接收到的码字 中各删余位置的值设置为所述第一个待译码字所设置的值取反的值,得到第二个待译码字;再对所述第一个待译码字和第二个待译码字分别进行纠错译码运算;并根据运算的译码结果确定纠删译码结果。
所述的取反操作为:若所述码元的值为1,则经过取反操作后,所述码元的值变为0;同理,若所述码元的值为0,则经过取反操作后,所述码元的值变为1。
本发明实施例所述的技术方案可以应用于任何BEC信道中,典型的应用为Internet网络数据传输过程中的BEC信道。
本发明采用的典型纠错译码运算为大数逻辑纠错译码运算。
本发明的一种较佳的具体实施方式的方法流程图如图1所示,图1为本发明实施例涉及的基于欧几里得有限域EG(m,2s)构造的LDPC码的MLD(大数逻辑译码)纠删译码算法的过程图,其中,EG(m,2s)表示定义在GF(2s)上的m维空间。所述的纠删译码算法的过程具体包括:
设在BEC信道中,已知错误的码位只可能出现在 
Figure G061D5811820061020D000061
这2t个位置,即删余位置为 
Figure G061D5811820061020D000062
其中, 
Figure G061D5811820061020D000063
dmin为最小码距,则本发明涉及的一种LDPC码的纠删译码方法具体包括:
步骤01:当接收方接收到传输过来的码字后,将各删余位置的值设置为(f1,f2,…f2i)fi∈GF(2),即 ( e i 1 , e i 2 , · · · e i 2 i ) = ( f 1 , f 2 , · · · f 2 i ) , f i ∈ GF ( 2 ) , 得到第一个待译码字;然后对第一个待译码字进行MLD纠错译码,得到第一个错误模式,即错误模式1和第一个译码是否成功标志,即译码是否成功标志1;
步骤02:将各删余位置的值设置为 ( f ‾ 1 , f ‾ 2 · · · f ‾ 2 i ) , f i ∈ GF ( 2 ) , 即  ( e i 1 , e i 2 , · · · e i 2 i ) = ( f ‾ 1 , f ‾ 2 , f ‾ 2 i ) , f i ∈ GF ( 2 ) , 得到第二个待译码字;然后对第二个待译码字进行MLD纠错译码,得到第二个错误模式,即错误模式2和第二个译码是否成功标志,即译码是否成功标志2;
步骤03:对两次译码是否成功进行判断;
步骤04:若两次译码都成功,则取两次译码结果错误模式汉明重量小的对应译码结果为纠删译码结果并输出,并输出译码成功标志;
步骤05:若只有一次译码成功,则取译码成功的对应译码结果为纠删译码结果并输出,并输出译码成功标志;
步骤06:若两次译码都失败,则输出译码失败标志。下面以在BEC信道中已知错误只可能出现于 e i 1 , e i 2 , e i 3 , e i 4 1 &le; i j < 16 (假设设定的码长值为15)这四个位置的情况为一个具体实施例对本具体实施方式进行详细说明,具体包括:
步骤11:首先,取 ( e i 1 , e i 2 , e i 3 , e i 4 ) = ( f 0 , f 1 , f 2 , f 3 , ) f i &Element; GF ( 2 ) , 比如,常见的方法是取 ( e i 1 , e i 2 , e i 3 , e i 4 ) = ( 0 , 0,0,0 ) ; 然后进行MLD纠错译码,得到错误样式1和译码是否成功标志1;
步骤12:其次,取 ( e i 1 , e i 2 , e i 3 , e i 4 ) = ( f &OverBar; 0 , f &OverBar; 1 , f &OverBar; 2 , f &OverBar; 3 ) , f i &Element; GF ( 2 ) , 比如,常见的方法是取 ( e i 1 , e i 2 , e i 3 , e i 4 ) = ( 1,1,1,1 ) ; 然后进行MLD纠错译码,得到错误样式2和译码是否成功标志2;
步骤13:对两次译码是否成功进行判断;
步骤14:如果两次译码都成功,则取两种错误样式中汉明重量最小的错误样式为最终错误样式;然后最终错误样式和接收到的码字进行模2加后输出,报告译码成功;
步骤15:如果只有一次译码成功,则取成功那次的错误样式为最终错误样式,然后将最终错误样式和接收到的码字进行模2加后输出,报告译码成功;
步骤16:如果两次译码都失败,则报告译码失败;
在本具体实施例中,所述的MLD纠错译码算法为基于有限域EG(m,2s)构造的LDPC码的MLD纠错译码算法,具体计算过程如图2所示,具体包括:
步骤21:将接收到的码字和LDPC码的对应校检矩阵HT相乘,得到伴随序列s1,s2,…sJ
步骤22:从所述的伴随序列中选取错误图样的各个错误比特对应的伴随序列;所述错误比特对应的伴随序列是由所述校检矩阵中矩阵元素值为1且其列号与错误比特的序号相同的矩阵元素的行号构成;
步骤23:如果所述错误比特对应的伴随序列中的各个伴随元素一半以上为1,则所述的错误比特为1;否则为0。
即:对错误图样中的任一个错误比特ei的纠错即是选取所述错误比特对应的几个 
Figure G061D5811820061020D000081
如果其中有一半以上为1,则ei=1,否则ei=0。具体可以为:设当前处理的错误图样中的错误比特为第i个比特,则其对应的伴随序列中的各个伴随元素索引为H中某些行的索引,所述行的第i个元素为1。
为了便于说明,下面以一个简单例子,即在EG(m,2s)(m=2,s=2)的情况下,对MLD纠错译码算法的具体计算方式进行详细说明。
在EG(m,2s)(m=2,s=2)的情况下,共存在n-1=2ms-1=15个非零点,存在  J = ( 2 ( m - 1 ) s - 1 ) ( 2 ms - 1 ) 2 s - 1 = 15 条不过零点的线;对应生成的校检矩阵H为:
Figure G061D5811820061020D000091
该LDPC码实际上是生成多项式为g(x)=x8+x7+x6+x4+1的(n,k,dmin)=(15,7,5)的循环码,其纠错能力为 
Figure G061D5811820061020D000092
纠删能力为e=dmin-1=4。
该循环码可以由MLD纠错算法译码,具体可以为:
设发射的码字为 x &RightArrow; = ( x 0 , x 1 &CenterDot; &CenterDot; &CenterDot; x 14 ) , 错误图样为 e &RightArrow; = ( e 0 , e 1 &CenterDot; &CenterDot; &CenterDot; e 14 ) , 接收到的码字为 y &RightArrow; = ( y 0 , y 1 &CenterDot; &CenterDot; &CenterDot; y 14 ) . 我们先对y0进行纠错,即要计算y0的错误图样e0,具体方法为:
取H中hi,0=1的所有行向量,共 ( 2 ms - 1 ) 2 s - 1 1 - 4 个,即H中的前4行。然后把接收序列 和这4个行向量分别作GF(2)域的点积,得到s1,s2,s3,s4。如果s1,s2,s3,s4中有一半以上为1,则e0=1,否则e0=0。
类似的,可以进行其它位置的纠错操作,即,可以按照同样的方法对y1…y14的各个位置进行纠错操作。
由上述过程可以看出,MLD纠错译码算法和LDPC码常用的SPA译码算 法的运算量相比较,MLD纠错译码算法的运算量远远小于SPA译码算法的运算量。以中等码长参数m=2,s=6为例,SPA译码算法每次迭代平均到H中每一个元素1上的运算量约为4次加法,2s+1+2=130次乘法,3次除法,且SPA一般要迭代20~200次。而MLD译码算法平均到H中每一个元素1上的运算量仅为2次加法。
本发明的一种较佳的具体实施方式的系统结构图如图3所示,具体包括:
本发明提出了一种LDPC码的纠删译码系统,所述的系统包括:
待译码字获取单元,用于将接收到的码字中各删余位置的值设置为只有两个元素的迦洛华域GF(2)中的值,得到第一个待译码字,及将接收到的码字中各删余位置的值设置为所述第一个待译码字所设置的值取反的值,得到第二个待译码字;
纠错译码运算单元,用于对所述第一个待译码字和第二个待译码字分别进行纠错译码运算,获得纠错译码运算的译码结果;
所述的典型纠错译码运算为大数逻辑纠错译码运算;
运算结果处理单元,用于根据纠错译码运算的译码结果确定纠删译码结果。
所述的纠错译码运算单元包括:
伴随序列生成单元,用于将接收到的码字和LDPC码的校检矩阵HT相乘,得到伴随序列;
错误比特对应的伴随序列生成单元,用于从所述的伴随序列中选取错误图样的各个错误比特对应的伴随序列;
错误图样处理单元,用于根据所述错误比特对应的伴随序列中的各个伴随元素确定所述的错误比特的值。
所述的运算结果处理单元包括:
译码判断单元,用于判断译码是否成功;
结果处理单元,用于根据译码判断单元的判断结果确定需要输出的译码结果;
结果输出单元,用于输出纠删译码结果和译码是否成功标志。
所述的结果处理单元包括:
第一结果处理单元,用于当两次译码都成功时,取两次译码结果错误模式汉明重量小的对应译码结果为需要输出的纠删译码结果;
第二结果处理单元,用于当只有一次译码成功时,取译码成功的对应译码结果为需要输出的纠删译码结果;
第三结果处理单元,用于当两次译码均失败时,确定纠删译码失败。
综上所述,本发明提供了一种LDPC码的纠删译码方法及系统,将接收到的码字中各删余位置的值设置为只有两个元素的迦洛华域GF(2)中的值,得到第一个待译码字;将接收到的码字中各删余位置的值设置为所述第一个待译码字所设置的值取反的值,得到第二个待译码字;再对所述第一个待译码字和第二个待译码字分别进行纠错译码运算;并根据运算的译码结果确定纠删译码结果。本发明提供了一种复杂度很低的针对BEC信道的基于有限域构造的LDPC码的纠删译码算法,大大提高了系统的纠错能力,从而也提高了系统的性能和吞吐量。
以上所述,仅为本发明较佳的具体实施方式,但本发明的保护范围并不局限于此,任何熟悉本技术领域的技术人员在本发明揭露的技术范围内,可轻易想到的变化或替换,都应涵盖在本发明的保护范围之内。因此,本发明的保护范围应该以权利要求书的保护范围为准。

Claims (13)

1.一种LDPC码的纠删译码方法,其特征在于,所述的方法包括:
A、将接收到的码字中各删余位置的值设置为只有两个元素的迦洛华域GF(2)中的值,得到第一个待译码字;将接收到的码字中各删余位置的值设置为所述第一个待译码字所设置的值取反的值,得到第二个待译码字;
B、对所述第一个待译码字和第二个待译码字分别进行纠错译码运算,获得纠错译码运算的译码结果;
C、根据纠错译码运算的译码结果确定纠删译码结果。
2.如权利要求1所述的方法,其特征在于,所述的纠错译码运算为大数逻辑纠错译码运算。
3.如权利要求2所述的方法,其特征在于,所述的步骤B具体包括:
对所述第一个待译码字和第二个待译码字分别进行纠错译码运算,分别得到第一个错误模式、第一个译码是否成功标志和第二个错误模式、第二个译码是否成功标志。
4.如权利要求2所述的方法,其特征在于,所述的大数逻辑纠错译码运算具体包括:
B1、将接收到的码字和LDPC码的校检矩阵HT相乘,得到伴随序列;
B2、从所述的伴随序列中选取错误图样的各个错误比特对应的伴随序列;
B3、如果所述错误比特对应的伴随序列中的各个伴随元素一半以上为1,则所述的错误比特为1;否则为0。
5.如权利要求4所述的方法,其特征在于,所述的步骤B2具体包括:
所述错误比特对应的伴随序列是由所述校检矩阵中矩阵元素值为1且其列号与所述错误比特的序号相同的矩阵元素的行号构成。 
6.如权利要求2所述的方法,其特征在于,所述的步骤C具体包括:
C1、若两次译码都成功,则取两次译码结果错误模式汉明重量小的对应译码结果为纠删译码结果并输出,并输出译码成功标志;
C2、若只有一次译码成功,则取译码成功的对应译码结果为纠删译码结果并输出,并输出译码成功标志;
C3、若两次译码均失败,则输出译码失败标志。
7.如权利要求6所述的方法,其特征在于,所述的步骤C1具体包括:
若两次译码都成功,则取两种错误模式中汉明重量最小的错误模式为最终错误模式,然后将最终错误模式和接收到的码字进行模2加后输出,并输出译码成功标志。
8.如权利要求6所述的方法,其特征在于,所述的步骤C2具体包括:
若只有一次译码成功,则取成功那次的错误模式为最终错误模式,然后将最终错误模式和接收到的码字进行模2加后输出,并输出译码成功标志。
9.一种LDPC码的纠删译码系统,其特征在于,所述的系统包括:
待译码字获取单元,用于将接收到的码字中各删余位置的值设置为只有两个元素的迦洛华域GF(2)中的值,得到第一个待译码字;将接收到的码字中各删余位置的值设置为所述第一个待译码字所设置的值取反的值,得到第二个待译码字;
纠错译码运算单元,用于对所述第一个待译码字和第二个待译码字分别进行纠错译码运算,获得纠错译码运算的译码结果;
运算结果处理单元,用于根据纠错译码运算的译码结果确定纠删译码结果。
10.如权利要求9所述的系统,其特征在于,所述的纠错译码运算为大数逻辑纠错译码运算。
11.如权利要求10所述的系统,其特征在于,所述的纠错译码运算单元 包括:
伴随序列生成单元,用于将接收到的码字和LDPC码的校检矩阵HT相乘,得到伴随序列;
错误比特对应的伴随序列生成单元,用于从所述的伴随序列中选取错误图样的各个错误比特对应的伴随序列;
错误图样处理单元,用于根据所述错误比特对应的伴随序列中的各个伴随元素确定所述的错误比特的值。
12.如权利要求10所述的系统,其特征在于,所述的运算结果处理单元包括:
译码判断单元,用于判断译码是否成功;
结果处理单元,用于根据译码判断单元的判断结果确定需要输出的译码结果;
结果输出单元,用于输出纠删译码结果和译码是否成功标志。
13.如权利要求12所述的系统,其特征在于,所述的结果处理单元包括:
第一结果处理单元,用于当两次译码都成功时,取两次译码结果错误模式汉明重量小的对应译码结果为需要输出的纠删译码结果;
第二结果处理单元,用于当只有一次译码成功时,取译码成功的对应译码结果为需要输出的纠删译码结果;
第三结果处理单元,用于当两次译码均失败时,确定纠删译码失败。 
CN2006101358118A 2006-10-09 2006-10-09 一种ldpc码的纠删译码方法及系统 Active CN101162965B (zh)

Priority Applications (4)

Application Number Priority Date Filing Date Title
CN2006101358118A CN101162965B (zh) 2006-10-09 2006-10-09 一种ldpc码的纠删译码方法及系统
CN2007800003296A CN101405944B (zh) 2006-10-09 2007-05-23 一种ldpc码的纠删译码方法及系统
PCT/CN2007/070047 WO2008043282A1 (fr) 2006-10-09 2007-05-23 Procédé et système de décodage de correction d'effacement ldpc
US11/858,662 US7774687B2 (en) 2006-10-09 2007-09-20 Method and system for LDPC code erasure decoding

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
CN2006101358118A CN101162965B (zh) 2006-10-09 2006-10-09 一种ldpc码的纠删译码方法及系统

Publications (2)

Publication Number Publication Date
CN101162965A CN101162965A (zh) 2008-04-16
CN101162965B true CN101162965B (zh) 2011-10-05

Family

ID=39275907

Family Applications (2)

Application Number Title Priority Date Filing Date
CN2006101358118A Active CN101162965B (zh) 2006-10-09 2006-10-09 一种ldpc码的纠删译码方法及系统
CN2007800003296A Active CN101405944B (zh) 2006-10-09 2007-05-23 一种ldpc码的纠删译码方法及系统

Family Applications After (1)

Application Number Title Priority Date Filing Date
CN2007800003296A Active CN101405944B (zh) 2006-10-09 2007-05-23 一种ldpc码的纠删译码方法及系统

Country Status (3)

Country Link
US (1) US7774687B2 (zh)
CN (2) CN101162965B (zh)
WO (1) WO2008043282A1 (zh)

Families Citing this family (11)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20090100313A1 (en) * 2007-10-11 2009-04-16 The Royal Institution For The Advancement Of Learning/Mcgill University Methods and apparatuses of mathematical processing
US8301979B2 (en) * 2008-10-07 2012-10-30 Sandisk Il Ltd. Low density parity code (LDPC) decoding for memory with multiple log likelihood ratio (LLR) decoders
US9037564B2 (en) 2011-04-29 2015-05-19 Stephen Lesavich Method and system for electronic content storage and retrieval with galois fields on cloud computing networks
US9569771B2 (en) 2011-04-29 2017-02-14 Stephen Lesavich Method and system for storage and retrieval of blockchain blocks using galois fields
US9361479B2 (en) 2011-04-29 2016-06-07 Stephen Lesavich Method and system for electronic content storage and retrieval using Galois fields and geometric shapes on cloud computing networks
US9137250B2 (en) 2011-04-29 2015-09-15 Stephen Lesavich Method and system for electronic content storage and retrieval using galois fields and information entropy on cloud computing networks
CN103077095B (zh) * 2012-12-28 2015-05-27 华为技术有限公司 内存数据的纠错方法及装置及计算机系统
CN104052499B (zh) * 2014-06-04 2017-04-19 华中科技大学 一种ldpc码的纠删译码方法及系统
TWI631570B (zh) * 2017-09-04 2018-08-01 威盛電子股份有限公司 錯誤檢查糾正解碼方法與裝置
CN110474647B (zh) * 2019-07-03 2023-05-23 深圳市通创通信有限公司 有限域构造的ldpc码的译码方法、装置、译码器及存储介质
CN116662063B (zh) * 2023-05-10 2024-02-23 珠海妙存科技有限公司 一种闪存的纠错配置方法、纠错方法、系统、设备及介质

Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6381726B1 (en) * 1999-01-04 2002-04-30 Maxtor Corporation Architecture for soft decision decoding of linear block error correcting codes
CN1405981A (zh) * 2002-11-15 2003-03-26 清华大学 改进的非规则低密度奇偶校验码纠错译码方法
CN1558556A (zh) * 2004-02-09 2004-12-29 清华大学 非规则低密度奇偶校验码的系统码设计方法及其通信系统
CN1770640A (zh) * 2004-11-04 2006-05-10 中兴通讯股份有限公司 一种低密度奇偶校验码的编码器/译码器及其生成方法

Family Cites Families (11)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6240538B1 (en) * 1998-09-10 2001-05-29 Ericsson Inc. Method and apparatus for errors and erasures decoding
US6634007B1 (en) * 1999-11-08 2003-10-14 Codevector Technology Algebraic soft decoding of reed-solomon codes
AU2002248558A1 (en) * 2001-06-06 2002-12-16 Seagate Technology Llc A method and coding apparatus using low density parity check codes for data storage or data transmission
JP4198904B2 (ja) * 2001-06-11 2008-12-17 富士通株式会社 記録再生装置、信号復号回路、エラー訂正方法、及び反復型復号器
US7103825B2 (en) * 2003-08-19 2006-09-05 Mitsubishi Electric Research Laboratories, Inc. Decoding error-correcting codes based on finite geometries
US7526717B2 (en) * 2004-06-16 2009-04-28 Samsung Electronics Co., Ltd. Apparatus and method for coding and decoding semi-systematic block low density parity check codes
US20050283707A1 (en) * 2004-06-22 2005-12-22 Eran Sharon LDPC decoder for decoding a low-density parity check (LDPC) codewords
KR100612047B1 (ko) * 2004-09-09 2006-08-14 한국전자통신연구원 성장 네트워크 모델을 이용한 엘디피시 부호의 형성방법
US7516389B2 (en) * 2004-11-04 2009-04-07 Agere Systems Inc. Concatenated iterative and algebraic coding
US7587657B2 (en) * 2005-04-29 2009-09-08 Agere Systems Inc. Method and apparatus for iterative error-erasure decoding
US7814398B2 (en) * 2006-06-09 2010-10-12 Seagate Technology Llc Communication channel with Reed-Solomon encoding and single parity check

Patent Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6381726B1 (en) * 1999-01-04 2002-04-30 Maxtor Corporation Architecture for soft decision decoding of linear block error correcting codes
CN1405981A (zh) * 2002-11-15 2003-03-26 清华大学 改进的非规则低密度奇偶校验码纠错译码方法
CN1558556A (zh) * 2004-02-09 2004-12-29 清华大学 非规则低密度奇偶校验码的系统码设计方法及其通信系统
CN1770640A (zh) * 2004-11-04 2006-05-10 中兴通讯股份有限公司 一种低密度奇偶校验码的编码器/译码器及其生成方法

Also Published As

Publication number Publication date
CN101162965A (zh) 2008-04-16
CN101405944B (zh) 2011-08-24
CN101405944A (zh) 2009-04-08
US20080086675A1 (en) 2008-04-10
US7774687B2 (en) 2010-08-10
WO2008043282A1 (fr) 2008-04-17

Similar Documents

Publication Publication Date Title
CN101162965B (zh) 一种ldpc码的纠删译码方法及系统
CN103888148B (zh) 一种动态阈值比特翻转的ldpc码硬判决译码方法
US6694478B1 (en) Low delay channel codes for correcting bursts of lost packets
CN101087180B (zh) 无线信道的译码方法、装置及其应用
CN111628785B (zh) 使用硬选取硬译码模式下的译码器产生软信息的方法
KR101330132B1 (ko) 랩터 코드의 디코딩
US8347178B2 (en) Method, device and apparatus for correcting bursts
CN101656541B (zh) Rs码的译码方法和装置
CN100539440C (zh) 低密度奇偶校验码迭代排序统计译码方法
WO2017194013A1 (zh) 纠错编码方法及装置
Zolotarev et al. Optimization Coding Theory and Multithreshold Algorithms
CN104025459A (zh) 译码处理方法及译码器
CN101494462A (zh) Rs乘积码级联卷积码系统的迭代译码方法
Mukhtar et al. CRC-free hybrid ARQ system using turbo product codes
CN101355366B (zh) 低密度奇偶校验码的译码方法及装置
CN101106437B (zh) 一种有限几何低密度奇偶校验码的译码方法
Lou et al. Channel Coding
US9026881B2 (en) Soft input, soft output mappers and demappers for block codes
Murata et al. Performance analysis of CRC codes for systematic and nonsystematic polar codes with list decoding
CN112165338A (zh) 一种卷积码随机交织序列交织关系的估计方法
US6986097B1 (en) Method and apparatus for generating parity bits in a forward error correction (FEC) system
CN105790774A (zh) 一种改进型ldpc译码方法及装置
Yu et al. Iterative decoding of product codes composed of extended Hamming codes
Boiko et al. Features of code redundancy formation in information transmission channels
Abdulkhaleq et al. Decoding of lt‐like codes in the absence of degree‐one code symbols

Legal Events

Date Code Title Description
C06 Publication
PB01 Publication
C10 Entry into substantive examination
SE01 Entry into force of request for substantive examination
C14 Grant of patent or utility model
GR01 Patent grant
TR01 Transfer of patent right
TR01 Transfer of patent right

Effective date of registration: 20210423

Address after: Unit 3401, unit a, building 6, Shenye Zhongcheng, No. 8089, Hongli West Road, Donghai community, Xiangmihu street, Futian District, Shenzhen, Guangdong 518040

Patentee after: Honor Device Co.,Ltd.

Address before: 518129 Bantian HUAWEI headquarters office building, Longgang District, Guangdong, Shenzhen

Patentee before: HUAWEI TECHNOLOGIES Co.,Ltd.