JP2012151676A - 復号装置および復号方法 - Google Patents

復号装置および復号方法 Download PDF

Info

Publication number
JP2012151676A
JP2012151676A JP2011009070A JP2011009070A JP2012151676A JP 2012151676 A JP2012151676 A JP 2012151676A JP 2011009070 A JP2011009070 A JP 2011009070A JP 2011009070 A JP2011009070 A JP 2011009070A JP 2012151676 A JP2012151676 A JP 2012151676A
Authority
JP
Japan
Prior art keywords
unit
decoding
row
check
column
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP2011009070A
Other languages
English (en)
Inventor
Atsushi Hayamizu
淳 速水
Original Assignee
Jvc Kenwood Corp
株式会社Jvcケンウッド
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Jvc Kenwood Corp, 株式会社Jvcケンウッド filed Critical Jvc Kenwood Corp
Priority to JP2011009070A priority Critical patent/JP2012151676A/ja
Publication of JP2012151676A publication Critical patent/JP2012151676A/ja
Pending legal-status Critical Current

Links

Images

Classifications

    • HELECTRICITY
    • H03BASIC ELECTRONIC CIRCUITRY
    • H03MCODING; DECODING; CODE CONVERSION IN GENERAL
    • H03M13/00Coding, decoding or code conversion, for error detection or error correction; Coding theory basic assumptions; Coding bounds; Error probability evaluation methods; Channel models; Simulation or testing of codes
    • H03M13/03Error detection or forward error correction by redundancy in data representation, i.e. code words containing more digits than the source words
    • H03M13/05Error detection or forward error correction by redundancy in data representation, i.e. code words containing more digits than the source words using block codes, i.e. a predetermined number of check bits joined to a predetermined number of information bits
    • H03M13/11Error detection or forward error correction by redundancy in data representation, i.e. code words containing more digits than the source words using block codes, i.e. a predetermined number of check bits joined to a predetermined number of information bits using multiple parity bits
    • H03M13/1102Codes on graphs and decoding on graphs, e.g. low-density parity check [LDPC] codes
    • H03M13/1105Decoding
    • H03M13/1111Soft-decision decoding, e.g. by means of message passing or belief propagation algorithms
    • HELECTRICITY
    • H03BASIC ELECTRONIC CIRCUITRY
    • H03MCODING; DECODING; CODE CONVERSION IN GENERAL
    • H03M13/00Coding, decoding or code conversion, for error detection or error correction; Coding theory basic assumptions; Coding bounds; Error probability evaluation methods; Channel models; Simulation or testing of codes
    • H03M13/03Error detection or forward error correction by redundancy in data representation, i.e. code words containing more digits than the source words
    • H03M13/05Error detection or forward error correction by redundancy in data representation, i.e. code words containing more digits than the source words using block codes, i.e. a predetermined number of check bits joined to a predetermined number of information bits
    • H03M13/11Error detection or forward error correction by redundancy in data representation, i.e. code words containing more digits than the source words using block codes, i.e. a predetermined number of check bits joined to a predetermined number of information bits using multiple parity bits
    • H03M13/1102Codes on graphs and decoding on graphs, e.g. low-density parity check [LDPC] codes
    • H03M13/1105Decoding
    • H03M13/1111Soft-decision decoding, e.g. by means of message passing or belief propagation algorithms
    • H03M13/1117Soft-decision decoding, e.g. by means of message passing or belief propagation algorithms using approximations for check node processing, e.g. an outgoing message is depending on the signs and the minimum over the magnitudes of all incoming messages according to the min-sum rule
    • HELECTRICITY
    • H03BASIC ELECTRONIC CIRCUITRY
    • H03MCODING; DECODING; CODE CONVERSION IN GENERAL
    • H03M13/00Coding, decoding or code conversion, for error detection or error correction; Coding theory basic assumptions; Coding bounds; Error probability evaluation methods; Channel models; Simulation or testing of codes
    • H03M13/37Decoding methods or techniques, not specific to the particular type of coding provided for in groups H03M13/03 - H03M13/35
    • H03M13/3707Adaptive decoding and hybrid decoding, e.g. decoding methods or techniques providing more than one decoding algorithm for one code
    • HELECTRICITY
    • H03BASIC ELECTRONIC CIRCUITRY
    • H03MCODING; DECODING; CODE CONVERSION IN GENERAL
    • H03M13/00Coding, decoding or code conversion, for error detection or error correction; Coding theory basic assumptions; Coding bounds; Error probability evaluation methods; Channel models; Simulation or testing of codes
    • H03M13/37Decoding methods or techniques, not specific to the particular type of coding provided for in groups H03M13/03 - H03M13/35
    • H03M13/3738Decoding methods or techniques, not specific to the particular type of coding provided for in groups H03M13/03 - H03M13/35 with judging correct decoding
    • HELECTRICITY
    • H03BASIC ELECTRONIC CIRCUITRY
    • H03MCODING; DECODING; CODE CONVERSION IN GENERAL
    • H03M13/00Coding, decoding or code conversion, for error detection or error correction; Coding theory basic assumptions; Coding bounds; Error probability evaluation methods; Channel models; Simulation or testing of codes
    • H03M13/37Decoding methods or techniques, not specific to the particular type of coding provided for in groups H03M13/03 - H03M13/35
    • H03M13/3746Decoding methods or techniques, not specific to the particular type of coding provided for in groups H03M13/03 - H03M13/35 with iterative decoding
    • HELECTRICITY
    • H03BASIC ELECTRONIC CIRCUITRY
    • H03MCODING; DECODING; CODE CONVERSION IN GENERAL
    • H03M13/00Coding, decoding or code conversion, for error detection or error correction; Coding theory basic assumptions; Coding bounds; Error probability evaluation methods; Channel models; Simulation or testing of codes
    • H03M13/03Error detection or forward error correction by redundancy in data representation, i.e. code words containing more digits than the source words
    • H03M13/05Error detection or forward error correction by redundancy in data representation, i.e. code words containing more digits than the source words using block codes, i.e. a predetermined number of check bits joined to a predetermined number of information bits
    • H03M13/09Error detection only, e.g. using cyclic redundancy check [CRC] codes or single parity bit
    • HELECTRICITY
    • H03BASIC ELECTRONIC CIRCUITRY
    • H03MCODING; DECODING; CODE CONVERSION IN GENERAL
    • H03M13/00Coding, decoding or code conversion, for error detection or error correction; Coding theory basic assumptions; Coding bounds; Error probability evaluation methods; Channel models; Simulation or testing of codes
    • H03M13/29Coding, decoding or code conversion, for error detection or error correction; Coding theory basic assumptions; Coding bounds; Error probability evaluation methods; Channel models; Simulation or testing of codes combining two or more codes or code structures, e.g. product codes, generalised product codes, concatenated codes, inner and outer codes
    • H03M13/2906Coding, decoding or code conversion, for error detection or error correction; Coding theory basic assumptions; Coding bounds; Error probability evaluation methods; Channel models; Simulation or testing of codes combining two or more codes or code structures, e.g. product codes, generalised product codes, concatenated codes, inner and outer codes using block codes

Abstract

【課題】LDPCの復号において、繰り返し復号を高速化する技術を提供する。
【解決手段】min−sum処理部46は、入力したデータに対して、検査行列の各行について、事前値比をもとに外部値比を更新させるチェックノード処理と、検査行列の各列について、外部値比をもとに事前値比を更新させる変数ノード処理とを実行する。検出部50は、復号結果に誤りが含まれる場合、復号結果のうち、信頼度の低いビットを検出する。特定部52は、検出した信頼度の低いビットをもとに、検査行列のうち、信頼度の低い行と列を特定する。min−sum処理部46は、復号結果に対して、特定した行についてチェックノード処理を実行するとともに、特定した列について変数ノード処理とを実行する。
【選択図】図3

Description

本発明は、復号技術に関し、特にLDPCによる符号化がなされたデータを復号する復号装置および復号方法に関する。

近年、低S/Nの伝送路でも強力な誤り訂正能力をもつ誤り訂正符号として、LDPC(Low Density Parity Check Code)が注目され、多くの分野で適用されている。LDPCでは、送信側において、疎な検査行列をもとに生成される符号化行列によって、データが符号化される。ここで、疎な検査行列とは、要素が1または0からなる行列であって、1の数が少ない行列である。一方、受信側において、検査行列をもとにして、データの復号とパリティ検査とがなされる。特に、BP(Belief Propagation)法等による繰り返し復号によって復号性能が向上する。

この復号では、検査行列の行方向に復号するチェックノード処理と、列方向に復号する変数ノード処理とを繰り返し実行する。チェックノード処理のひとつとして、Gallager関数や双曲線関数を用いるsum−product復号が知られている。sum−product復号では、伝送路ノイズの分散値から求まる通信路値を事前値として使用する。sum−product復号を簡略化した復号方法が、min−sum復号である。min−sum復号は、複雑な関数を用いることなく、比較演算、和演算等の簡単な処理だけでチェックノード処理を行うことが可能である。さらに、min−sum復号は、通信路値を必要としないので、処理の簡略化、高速化のために広く用いられている。min−sum復号では、繰り返し復号によって得られる事後確率によって復号ビットが1であるか0であるかを確定する。その後、検査行列によるパリティ検査の結果が0であるか、あるいは繰り返し回数が所定の回数繰り返した場合に、復号の繰り返しが終了され、復号が終了される。さらに、事後確率の信頼度を使って演算回数を低減する試みがなされている(例えば、特許文献1参照)。

特開2008−219528号公報

min−sum復号は、sum−product復号よりも演算量が低減される。近年、演算素子の処理や並列演算の進歩等によって、演算速度の向上がめざましい。そのため、演算量の低減もさることながら、LDPCの復号には繰り返し処理の高速化も望まれている。繰り返し処理の高速化として、例えば、繰り返し処理の回数の低減や、繰り返し処理の簡易化がなされる。

本発明はこうした状況に鑑みてなされたものであり、その目的は、LDPCの復号において、繰り返し復号を高速化する技術を提供することにある。

上記課題を解決するために、本発明のある態様の復号装置は、LDPC符号化がなされたデータを入力する入力部と、入力部において入力したデータに対して、検査行列の各行について、事前値比をもとに外部値比を更新させるチェックノード処理と、検査行列の各列について、外部値比をもとに事前値比を更新させる変数ノード処理とを実行する復号部と、復号部での復号結果に誤りが含まれる場合、復号部での復号結果のうち、信頼度の低いビットを検出する検出部と、検出部において検出した信頼度の低いビットをもとに、検査行列のうち、信頼度の低い行と列を特定する特定部とを備える。復号部は、復号結果に対して、特定部において特定した行についてチェックノード処理を実行するとともに、特定部において特定した列について変数ノード処理とを実行する。

この態様によると、特定した行についてチェックノード処理を実行するとともに、特定した列について変数ノード処理とを実行することによって、復号処理を実行すべき行と列とを制限できる。

検出部は、復号部での復号結果に含まれた複数のビットのそれぞれに対して、事後確率の大きさを導出する導出部と、導出部において導出した事後確率の大きさとしきい値とを比較することによって、事後確率の大きさがしきい値よりも小さいビットを信頼度の低いビットとして検出する比較部と、を備えてもよい。この場合、事後確率の大きさをもとに、信頼度の低いビットを導出するので、信頼度の低いビットの検出精度を向上できる。

検出部、特定部、復号部は、再度実行した復号結果に誤りが含まれる場合、処理を繰り返し実行し、比較部は、繰り返しの実行回数に応じてしきい値を変更してもよい。この場合、繰り返しの実行回数に応じてしきい値を変更するので、繰り返しの実行回数に応じた処理を実行できる。

復号部は、チェックノード処理のためにmin−sumアルゴリズムを実行しており、検査行列の各行についてチェックノード処理を実行する場合の正規化定数よりも、特定部において特定した行についてチェックノード処理を実行する場合の正規化定数を小さくしてもよい。この場合、誤りを検出した後の正規化定数を小さくするので、更新量を小さくできる。

本発明の別の態様は、復号方法である。この方法は、LDPC符号化がなされたデータを入力するステップと、入力したデータに対して、検査行列の各行について、事前値比をもとに外部値比を更新させるチェックノード処理するステップと、入力したデータに対して、検査行列の各列について、外部値比をもとに事前値比を更新させる変数ノード処理とを実行するステップと、復号結果に誤りが含まれる場合、復号結果のうち、信頼度の低いビットを検出するステップと、検出した信頼度の低いビットをもとに、検査行列のうち、信頼度の低い行と列を特定するステップと、復号結果に対して、特定した行についてチェックノード処理を実行するステップと、復号結果に対して、特定した列について変数ノード処理とを実行するステップと、を備える。

なお、以上の構成要素の任意の組合せ、本発明の表現を方法、装置、システム、記録媒体、コンピュータプログラムなどの間で変換したものもまた、本発明の態様として有効である。

本発明によれば、LDPCの復号において、繰り返し復号を高速化できる。

本発明の実施例に係る通信システムの構成を示す図である。 図1のLDPC符号化部において使用される検査行列を示す図である。 図1の復号部の構成を示す図である。 図3の復号部の動作を模式的に表したタナーグラフを示す図である。 図3の復号部における外部値比の更新の概要を示す図である。 図3の復号部における事前値比の更新の概要を示す図である。 図3のテーブル記憶部に記憶されたテーブルのデータ構造を示す図である。 図3のテーブル記憶部に記憶された別のテーブルのデータ構造を示す図である。 図3の特定部の処理内容の概要を示す図である。 図3の復号部による復号手順を示すフローチャートである。

本発明を具体的に説明する前に、まず概要を述べる。本発明の実施例は、LDPC符号化を実行する送信装置と、送信装置において符号化されたデータ(以下、「符号化データ」という)に対して検査行列をもとに繰り返し復号を実行する受信装置とを含む通信システムに関する。特に、受信装置は、min−sumアルゴリズムを実行する。前述のごとく、min−sumアルゴリズムは、チェックノード処理と変数ノード処理とを繰り返し実行する。このようなmin−sumアルゴリズムは簡易な処理にて実現されるが、繰り返し処理を高速化するために、本実施例に係る通信システム、特に受信装置は、次のように構成される。

min−sumアルゴリズムは、チェックノード処理と変数ノード処理とを繰り返し実行することによって、復号の精度を向上させていく。ここでは、例えば、シャッフル復号によって、行方向のチェックノード処理を1ビット実行した後、列方向の変数ノード処理を逐次実行する。受信装置は、チェックノード処理と変数ノード処理とを所定回数だけ繰り返し実行する。その際、収束がなされない場合、つまり復号結果に誤りが含まれる場合に、受信装置は、信頼度の低いビットを検出し、検出したビットが含まれた行と列とを特定する。また、受信装置は、特定した行と列とに限定して、チェックノード処理と変数ノード処理とを実行する。このように、処理対象の行と列とが限定されることによって、繰り返し処理が高速化される。

図1は、本発明の実施例に係る通信システム100の構成を示す。通信システム100は、送信装置10、受信装置12を含む。送信装置10は、情報データ生成部20、LDPC符号化部22、変調部24を含む。受信装置12は、復調部26、復号部28、情報データ出力部30を含む。

情報データ生成部20は、送信すべきデータを取得し、情報データを生成する。なお、取得したデータがそのまま情報データとされてもよい。情報データ生成部20は、情報データをLDPC符号化部22へ出力する。LDPC符号化部22は、情報データ生成部20から、情報データを入力する。LDPC符号化部22は、LDPCでの検査行列をもとにしたパリティ(以下、「LDPCパリティ」という)を情報データに付加する。LDPCパリティを付加した情報データが、前述の符号化データに相当する。LDPC符号化部22は、符号化データを変調部24に出力する。図2は、LDPC符号化部22において使用される検査行列を示す。検査行列Hmnは、m行n列の行列である。ここでは、説明を明瞭にするために、検査行列Hmnが4行8列であるとし、かつ検査行列の要素を1、0よりなるものとしているが、これらに限定されるものではない。図1に戻る。

変調部24は、LDPC符号化部22から符号化データを入力する。変調部24は、符号化データを変調する。変調方式として、PSK(Phase Shift Keying)、FSK(Frequency Shift Keying)等が使用される。変調部24は、変調した符号化データを変調信号として送信する。復調部26は、変調部24から通信路、例えば無線伝送路を介して変調信号を受信する。復調部26は、変調信号を復調する。復調には公知の技術が使用されればよいので、ここでは説明を省略する。復調部26は、復調結果(以下、「復調データ」という)を復号部28へ出力する。

復号部28は、復調部26からの復調データを入力する。復号部28は、復調データに対して、LDCPでの検査行列による復号処理を繰り返し実行する。復号処理として、例えば、min−sumアルゴリズムが実行される。min−sumアルゴリズムは、次の手順で実行される。
1.初期化:事前値比を初期化し、最大復号繰り返し回数を設定する。
2.チェックノード処理:検査行列の行方向に対して外部値比を更新する。
3.変数ノード処理:検査行列の列方向に対して事前値比を更新する。
4.一時推定語を計算する。

これらの手順の詳細な説明は省略するが、後述のチェックノード処理において、正規化定数が使用される。復号部28は、復号結果(以下、「復号データ」という)を情報データ出力部30へ出力する。情報データ出力部30は、復号部28からの復号データを入力する。情報データ出力部30は、復号データをもとに情報データを生成する。なお、復号データがそのまま情報データとされてもよい。情報データ出力部30は、外符号復号部を含み、例えばCRC(Cyclic Redundancy Check)等の外符号を復号してもよい。

この構成は、ハードウエア的には、任意のコンピュータのCPU、メモリ、その他のLSIで実現でき、ソフトウエア的にはメモリにロードされたプログラムなどによって実現されるが、ここではそれらの連携によって実現される機能ブロックを描いている。したがって、これらの機能ブロックがハードウエアのみ、ソフトウエアのみ、またはそれらの組合せによっていろいろな形で実現できることは、当業者には理解されるところである。

図3は、復号部28の構成を示す。復号部28は、フレーム構成部40、制御部42、データ記憶部44、min−sum処理部46、復号結果演算部48を含む。また、制御部42は、検出部50、特定部52、テーブル記憶部54を含み、検出部50は、導出部60、比較部62を含み、min−sum処理部46は、チェックノード処理部56、変数ノード処理部58を含む。

フレーム構成部40は、図示しない復調部26からの復調データを入力する。復調データは、通信路を介してのLDPC符号化がなされたデータといえる。フレーム構成部40は、復調データに含まれたフレーム同期信号を検出する。フレーム構成部40は、フレーム同期信号をもとに、復調データによって形成されるフレームの単位を特定する。例えば、フレームの先頭部分にフレーム同期信号が配置され、かつフレームの期間が固定長である場合、フレーム構成部40は、フレーム同期信号を検出してから固定長の期間をフレームと特定する。なお、LDPC符号化の単位がフレームであってもよい。フレーム構成部40は、フレーム単位にまとめた復調データをデータ記憶部44に記憶させる。データ記憶部44は、フレーム単位で復調信号を一時的に記憶する。

min−sum処理部46は、データ記憶部44からの復調データを入力する。min−sum処理部46は、正規化定数を使用して、復調データに対してmin−sumアルゴリズムを実行する。min−sumアルゴリズムでは、チェックノード処理部56と変数ノード処理部58とが交互に実行される。例えば、min−sum処理部46では、シャッフル復号がなされており、行方向のチェックノード処理が1ビット実行された後、列方向の変数ノード処理が実行される。図4は、復号部28の動作を模式的に表したタナーグラフを示す。タナーグラフでは、b0からb7が変数ノードと呼ばれ、c0からc3がチェックノードと呼ばれる。ここでは、変数ノードの数をnとし、bnをn番目の変数ノードとする。また、チェックノードの数をmとし、cmをm番目のチェックノードとする。変数ノードb0からb7には、図3のデータ記憶部44に蓄えられたデータy0からy7が接続されている。図3に戻る。

チェックノード処理部56は、繰り返し復号の最初に事前値比βを初期化する。ここでは、データ記憶部44に記憶された復調データがそのまま使用される。次に、チェックノード処理部56は、事前値比の絶対値の最小値min|βmn’|を求める。チェックノード処理部56は、チェックノードにつながる変数ノードとの間で、cmからbmへの外部値比αmnを更新させる。αmnの計算は、検査行列Hmn=1を満たすすべての組(m、n)について、次のようになされる。

αmn=a(Πsign(βmn’))・min|βmn’|・・・(1)
ここで、n’はA(m)\n :A(m)はチェックノードmに接続する変数ノード集合で、\nはnを含まない差集合を示す。また、signはシグネチャ関数、min|βmn’|は絶対値の最小値選択を示す。ここで、aは正規化定数であり、予めチェックノード処理部56に記憶されている。図5は、復号部28における外部値比の更新の概要を示す。外部値比α00は、β00’から導出される。これは、b0の外部値α00を更新するために、b1,b2,b3の外部値を使用することといえる。つまり、チェックノード処理部56は、検査行列の各行について、事前値比をもとに外部値比を更新させる。図3に戻る。事前値比の絶対値の最小値min|βmn’|の導出は、繰り返しごとになされる。

変数ノード処理部58は、αmnから変数ノードにつながるチェックノードとの間で、bnからcmへの事前値比βmnを更新する。βmnの計算は、検査行列Hmn=1を満たすすべての組(m、n)について、次のようになされる。
βmn=Σαm’n+λn・・・・(2)
ここで、λnは、入力データynに等しい。入力データynは、復調部26からの復調データに相当する。また、m’はB(n)\m:B(n)は変数ノードnに接続するチェックノード集合で、\mはmを含まない差集合を示す。図6は、復号部28における事前値比の更新の概要を示す。事前値比β00は、α0’0から導出される。つまり、変数ノード処理部58は、検査行列の各列について、外部値比をもとに事前値比を更新させる。図3に戻る。

復号結果演算部48は、チェックノード処理部56での処理と変数ノード処理部58での処理とが所定回数繰り返された後、一時推定語を計算する。なお、復号結果演算部48は、所定回数繰り返される前であっても、パリティ検査の結果が正しければ一時推定語を計算してもよい。ここで、復号結果演算部48は、事後確率を用いた一時推定語を次のように導出する。
復号結果演算部48は、パリティ検査を実行し、検査結果が正しい場合に、一時推定語を復号結果として出力する。

しかしながら、伝送路のS/Nが低い場合等において予め定められていた繰り返し回数の復号処理がなされても、正常に復号ができず、パリティ検査で誤りが検出されることもある。その際、さらに1回繰り返し処理が実行される。本実施例では、繰り返し処理が実行される場合であっても、繰り返し処理を高速化するために、以下の処理が実行される。導出部60は、所定回数の繰り返し処理が終了しても、復号結果演算部48での復号結果に誤りが含まれる場合、復号結果に含まれた複数のビットのそれぞれに対して、事後確率の大きさを導出する。具体的に説明すると、導出部60は、復号結果演算部48から各ビットに対する事後確率pnを入力し、事後確率の大きさとして、事後確率pnの2乗値あるいは事後確率pnの絶対値を導出する。導出部60は、各ビットに対する事後確率pnの大きさを比較部62へ出力する。

比較部62は、導出部60から、事後確率の大きさを入力する。また、比較部62は、しきい値を予め設定する。比較部62は、事後確率の大きさとしきい値とを比較することによって、事後確率の大きさがしきい値よりも小さいビットを信頼度の低いビットとして検出する。このように比較部62は、変数ノード処理の結果求まる事後確率からフレーム内の低信頼度ビットを検出する。つまり、比較部62は、復号結果のうち、信頼度の低いビットを検出する。比較部62は、低信頼度のビットを特定部52へ出力する。

テーブル記憶部54は、低信頼度のビットから、検査行列のうち、低信頼度のビットが含まれた行と列とを特定するためのテーブルを記憶する。図7は、テーブル記憶部54に記憶されたテーブルのデータ構造を示す。図示のごとく、検査行列の行番号と、検査行列の列番号と、各行方向に1のある数と、各列方向に1のある数とが記憶される。なお、各行方向に1のある数が行重みであり、各列方向に1のある数が列重みである。図8は、テーブル記憶部54に記憶された別のテーブルのデータ構造を示す。図示のごとく、図7で列重みに対応する数の行インデックス(各列方向に1のある行のうち一つ目を行インデックス0、二つ目を行インデックス1とする)をつけて、それぞれの列番号から出力可能な行番号が記憶されている。例えば、ビットb4の信頼度が低い場合は、図7から列重みが2であり、図8から1行目と3行目の2つの行が導出される。図3に戻る。

特定部52は、比較部62から、低信頼度のビットを入力する。特定部52は、テーブル記憶部54に記憶したテーブルを参照して、信頼度の低いビットをもとに、検査行列のうち、信頼度の低い行と列を特定する。図9は、特定部52の処理内容の概要を示す。ここで、変数ノードb4で演算される5番目のビットが信頼度の低いビットであるとする。つまり、|p4|が、しきい値、例えば1.0よりも小さくなっている。この場合、信頼度の低いビットは4列目であるという情報と1行目と3行目に1があるという情報とをmin−sum処理部46に伝えることができればよいので、特定部52は、図8に記憶されたテーブルをもとに、行インデックス0の行として1行目、インデックス1の行として3行目を出力する。また、特定部52は、b4が含まれた4列目を出力する。図3に戻る。特定部52は、特定した行と列とをmin−sum処理部46へ出力する。

チェックノード処理部56は、1行目のチェックノード処理を実行し、変数ノード処理部58は、4列目に対する変数ノード処理を実行する。当該行と変数ノード処理を行う行と列は、図9中において実線で囲まれている。これに続いて、チェックノード処理部56は、3行目のチェックノード処理を実行し、変数ノード処理部58は、4列目に対する変数ノード処理を実行する。この操作によって、低信頼度ビットに対する繰り返し復号は1回終了する。つまり、min−sum処理部46は、復号結果に対して、特定部52において特定した行についてチェックノード処理を実行するとともに、特定部52において特定した列について変数ノード処理とを実行する。復号結果演算部48は、事後確率を用いた一時推定語を再度実行する。また、復号結果演算部48は、パリティ検査を再度実行し、正常に復号されていれば復号を終了する。一方、復号結果演算部48は、正常に復号されていなければ復号動作を繰り返し実行する。

以上の構成による通信システム100の動作を説明する。図10は、復号部28による復号手順を示すフローチャートである。min−sum処理部46は、各行に対してチェックノード処理を実行するとともに、各列に対して変数ノード処理を実行する(S10)。このような処理は所定の回数繰り返しなされる。誤りがない場合(S12のN)、処理は終了される。一方、誤りがあれば(S12のY)、検出部50は、事後確率の大きさを導出することによって、信頼度の低いビットを検出する(S14)。特定部52は、信頼度の低い行と列とを特定する(S16)。

min−sum処理部46は、特定した行に対してチェックノード処理を実行するとともに、特定した列に対して変数ノード処理を実行する(S18)。ステップ16とステップ18が、特定された行数分繰り返されていなければ(S20のN)、ステップ16に戻る。ステップ16とステップ18が、特定された行数分繰り返され(S20のY)、誤りがあった場合(S22のY)、所定回数繰り返されていなければ(S24のN)、ステップ16に戻る。なお、ここでの所定回数は、ステップ10における所定回数とは別に設定される。誤りがない場合(S22のN)、あるいは所定回数繰り返された場合(S24のY)、処理は終了される。

本発明の実施例によれば、特定した行についてチェックノード処理を実行するとともに、特定した列について変数ノード処理とを実行することによって、復号処理を実行すべき行と列とを制限できる。また、復号処理を実行すべき行と列とが制限されるので、チェックノード処理と変数ノード処理との演算回数を低減できる。また、チェックノード処理と変数ノード処理との演算回数が低減されるので、繰り返し復号を高速化できる。また、事後確率の大きさをもとに、信頼度の低いビットを導出するので、信頼度の低いビットの検出精度を向上できる。また、事後確率の大きさをもとに、信頼度の低いビットを導出し、事後確率は、別の用途で導出されているので、付加的な処理の増加を抑制できる。また、テーブルをもとに、信頼度の低いビットから信頼度の低い行を特定するので、処理を簡易にできる。

以上、本発明を実施例をもとに説明した。この実施例は例示であり、それらの各構成要素や各処理プロセスの組合せにいろいろな変形例が可能なこと、またそうした変形例も本発明の範囲にあることは当業者に理解されるところである。

本発明の実施例において、通信システム100は無線通信システムを前提としているので、送信装置10および受信装置12は、無線通信装置に含まれる。しかしながらこれに限らず例えば、通信システム100は有線通信システムを前提としてもよい。その際、送信装置10および受信装置12は、有線通信装置に含まれる。本変形例によれば、本発明をさまざまな装置に適用できる。

本発明の実施例において、検出部50、特定部52、min−sum処理部46は、再度実行した復号結果に誤りが含まれる場合、処理を繰り返し実行する。しかしながらこれに限らず例えば、処理を繰り返し実行する場合に、比較部62は、繰り返しの実行回数に応じてしきい値を変更してもよい。具体的に説明すれば、比較部62は、繰り返しの実行回数の増加に応じてしきい値を小さくする。本変形例によれば、繰り返しの実行回数に応じてしきい値を小さくするので、信頼度の低いビットの数を低減させることができる。

本発明の実施例において、チェックノード処理部56は、検査行列の各行についてチェックノード処理を実行する場合の正規化定数と、特定部52において特定した行についてチェックノード処理を実行する場合の正規化定数とに対して同一の値を設定している。しかしながらこれに限らず例えば、チェックノード処理部56は、前者よりも後者を小さくしてもよい。本変形例によれば、誤りを検出した後の正規化定数を小さくするので、更新量を小さくでき、安定な処理を実現できる。

本発明の実施例において、比較部62は、信頼性の低いビットをひとつ検出している。しかしながらこれに限らず例えば、比較部62は、信頼性の低いビットを複数検出してもよい。この場合、min−sum処理部46は、より信頼性の低いビットに対する行と列から順に繰り返し処理を実行すればよい。本変形例によれば、復号特性を向上できる。

本発明の実施例において、復号部28は、min−sumアルゴリズムを実行している。しかしながらこれに限らず例えば、復号部28は、min−sumアルゴリズムの代わりに、sum−productアルゴリズムを実行してもよい。本変形例によれば、復号特性を向上できる。

本発明の実施例において、送信装置10は、LDPC符号化を実行している。しかしながらこれに限らず例えば、送信装置10は、LDPC符号化以外の符号化であっても、復号の際にsum−productアルゴリズムやmin−sumアルゴリズムを実行可能な符号化を実行してもよい。本変形例によれば、本発明をさまざまな符号化に適用できる。

10 送信装置、 12 受信装置、 20 情報データ生成部、 22 LDPC符号化部、 24 変調部、 26 復調部、 28 復号部、 30 情報データ出力部、 40 フレーム構成部、 42 制御部、 44 データ記憶部、 46 min−sum処理部、 48 復号結果演算部、 50 検出部、 52 特定部、 54 テーブル記憶部、 56 チェックノード処理部、 58 変数ノード処理部、 60 導出部、 62 比較部、 100 通信システム。

Claims (5)

  1. LDPC符号化がなされたデータを入力する入力部と、
    前記入力部において入力したデータに対して、検査行列の各行について、事前値比をもとに外部値比を更新させるチェックノード処理と、検査行列の各列について、外部値比をもとに事前値比を更新させる変数ノード処理とを実行する復号部と、
    前記復号部での復号結果に誤りが含まれる場合、前記復号部での復号結果のうち、信頼度の低いビットを検出する検出部と、
    前記検出部において検出した信頼度の低いビットをもとに、検査行列のうち、信頼度の低い行と列を特定する特定部とを備え、
    前記復号部は、復号結果に対して、前記特定部において特定した行についてチェックノード処理を実行するとともに、前記特定部において特定した列について変数ノード処理とを実行することを特徴とする復号装置。
  2. 前記検出部は、
    前記復号部での復号結果に含まれた複数のビットのそれぞれに対して、事後確率の大きさを導出する導出部と、
    前記導出部において導出した事後確率の大きさとしきい値とを比較することによって、事後確率の大きさがしきい値よりも小さいビットを信頼度の低いビットとして検出する比較部と、
    を備えることを特徴とする請求項1に記載の復号装置。
  3. 前記検出部、前記特定部、前記復号部は、再度実行した復号結果に誤りが含まれる場合、処理を繰り返し実行し、
    前記比較部は、繰り返しの実行回数に応じてしきい値を変更することを特徴とする請求項2に記載の復号装置。
  4. 前記復号部は、チェックノード処理のためにmin−sumアルゴリズムを実行しており、検査行列の各行についてチェックノード処理を実行する場合の正規化定数よりも、前記特定部において特定した行についてチェックノード処理を実行する場合の正規化定数を小さくすることを特徴とする請求項1から3のいずれかに記載の復号装置。
  5. LDPC符号化がなされたデータを入力するステップと、
    入力したデータに対して、検査行列の各行について、事前値比をもとに外部値比を更新させるチェックノード処理するステップと、
    入力したデータに対して、検査行列の各列について、外部値比をもとに事前値比を更新させる変数ノード処理とを実行するステップと、
    復号結果に誤りが含まれる場合、復号結果のうち、信頼度の低いビットを検出するステップと、
    検出した信頼度の低いビットをもとに、検査行列のうち、信頼度の低い行と列を特定するステップと、
    復号結果に対して、特定した行についてチェックノード処理を実行するステップと、
    復号結果に対して、特定した列について変数ノード処理とを実行するステップと、
    を備えることを特徴とする復号方法。
JP2011009070A 2011-01-19 2011-01-19 復号装置および復号方法 Pending JP2012151676A (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP2011009070A JP2012151676A (ja) 2011-01-19 2011-01-19 復号装置および復号方法

Applications Claiming Priority (4)

Application Number Priority Date Filing Date Title
JP2011009070A JP2012151676A (ja) 2011-01-19 2011-01-19 復号装置および復号方法
CN2012100165611A CN102611459A (zh) 2011-01-19 2012-01-18 解码装置以及解码方法
EP12000331A EP2479897A3 (en) 2011-01-19 2012-01-19 Decoding device and decoding method
US13/354,005 US20120185750A1 (en) 2011-01-19 2012-01-19 Decoding device and decoding method for decoding data encoded by ldpc

Publications (1)

Publication Number Publication Date
JP2012151676A true JP2012151676A (ja) 2012-08-09

Family

ID=45507416

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2011009070A Pending JP2012151676A (ja) 2011-01-19 2011-01-19 復号装置および復号方法

Country Status (4)

Country Link
US (1) US20120185750A1 (ja)
EP (1) EP2479897A3 (ja)
JP (1) JP2012151676A (ja)
CN (1) CN102611459A (ja)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR101478466B1 (ko) 2013-10-24 2015-01-06 인하대학교 산학협력단 효율적인 1의 보수 체계를 이용한 저밀도 패리티 검사 복호 장치 및 그 방법

Families Citing this family (54)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US8621138B2 (en) 2007-12-27 2013-12-31 Sandisk Enterprise Ip Llc Flash storage controller execute loop
US9058289B2 (en) 2011-11-07 2015-06-16 Sandisk Enterprise Ip Llc Soft information generation for memory systems
US9699263B1 (en) 2012-08-17 2017-07-04 Sandisk Technologies Llc. Automatic read and write acceleration of data accessed by virtual machines
US9191256B2 (en) * 2012-12-03 2015-11-17 Digital PowerRadio, LLC Systems and methods for advanced iterative decoding and channel estimation of concatenated coding systems
US9501398B2 (en) 2012-12-26 2016-11-22 Sandisk Technologies Llc Persistent storage device with NVRAM for staging writes
US9612948B2 (en) 2012-12-27 2017-04-04 Sandisk Technologies Llc Reads and writes between a contiguous data block and noncontiguous sets of logical address blocks in a persistent storage device
US9239751B1 (en) 2012-12-27 2016-01-19 Sandisk Enterprise Ip Llc Compressing data from multiple reads for error control management in memory systems
US9454420B1 (en) 2012-12-31 2016-09-27 Sandisk Technologies Llc Method and system of reading threshold voltage equalization
US9870830B1 (en) 2013-03-14 2018-01-16 Sandisk Technologies Llc Optimal multilevel sensing for reading data from a storage medium
US9244763B1 (en) 2013-03-15 2016-01-26 Sandisk Enterprise Ip Llc System and method for updating a reading threshold voltage based on symbol transition information
US9092350B1 (en) 2013-03-15 2015-07-28 Sandisk Enterprise Ip Llc Detection and handling of unbalanced errors in interleaved codewords
US9236886B1 (en) 2013-03-15 2016-01-12 Sandisk Enterprise Ip Llc Universal and reconfigurable QC-LDPC encoder
US9367246B2 (en) 2013-03-15 2016-06-14 Sandisk Technologies Inc. Performance optimization of data transfer for soft information generation
US9136877B1 (en) * 2013-03-15 2015-09-15 Sandisk Enterprise Ip Llc Syndrome layered decoding for LDPC codes
US9159437B2 (en) 2013-06-11 2015-10-13 Sandisk Enterprise IP LLC. Device and method for resolving an LM flag issue
US9524235B1 (en) 2013-07-25 2016-12-20 Sandisk Technologies Llc Local hash value generation in non-volatile data storage systems
US9384126B1 (en) 2013-07-25 2016-07-05 Sandisk Technologies Inc. Methods and systems to avoid false negative results in bloom filters implemented in non-volatile data storage systems
US9361221B1 (en) 2013-08-26 2016-06-07 Sandisk Technologies Inc. Write amplification reduction through reliable writes during garbage collection
US9639463B1 (en) 2013-08-26 2017-05-02 Sandisk Technologies Llc Heuristic aware garbage collection scheme in storage systems
US9298608B2 (en) 2013-10-18 2016-03-29 Sandisk Enterprise Ip Llc Biasing for wear leveling in storage systems
US9442662B2 (en) 2013-10-18 2016-09-13 Sandisk Technologies Llc Device and method for managing die groups
US9436831B2 (en) 2013-10-30 2016-09-06 Sandisk Technologies Llc Secure erase in a memory device
US9263156B2 (en) 2013-11-07 2016-02-16 Sandisk Enterprise Ip Llc System and method for adjusting trip points within a storage device
US9244785B2 (en) 2013-11-13 2016-01-26 Sandisk Enterprise Ip Llc Simulated power failure and data hardening
US9703816B2 (en) 2013-11-19 2017-07-11 Sandisk Technologies Llc Method and system for forward reference logging in a persistent datastore
US9520197B2 (en) 2013-11-22 2016-12-13 Sandisk Technologies Llc Adaptive erase of a storage device
US9520162B2 (en) 2013-11-27 2016-12-13 Sandisk Technologies Llc DIMM device controller supervisor
US9582058B2 (en) 2013-11-29 2017-02-28 Sandisk Technologies Llc Power inrush management of storage devices
US9235245B2 (en) 2013-12-04 2016-01-12 Sandisk Enterprise Ip Llc Startup performance and power isolation
US9129665B2 (en) 2013-12-17 2015-09-08 Sandisk Enterprise Ip Llc Dynamic brownout adjustment in a storage device
US9703636B2 (en) 2014-03-01 2017-07-11 Sandisk Technologies Llc Firmware reversion trigger and control
US9448876B2 (en) 2014-03-19 2016-09-20 Sandisk Technologies Llc Fault detection and prediction in storage devices
US9454448B2 (en) 2014-03-19 2016-09-27 Sandisk Technologies Llc Fault testing in storage devices
US9390814B2 (en) 2014-03-19 2016-07-12 Sandisk Technologies Llc Fault detection and prediction for data storage elements
US9390021B2 (en) 2014-03-31 2016-07-12 Sandisk Technologies Llc Efficient cache utilization in a tiered data structure
US9626399B2 (en) 2014-03-31 2017-04-18 Sandisk Technologies Llc Conditional updates for reducing frequency of data modification operations
US9626400B2 (en) 2014-03-31 2017-04-18 Sandisk Technologies Llc Compaction of information in tiered data structure
US9697267B2 (en) 2014-04-03 2017-07-04 Sandisk Technologies Llc Methods and systems for performing efficient snapshots in tiered data structures
TWI551058B (zh) * 2014-05-09 2016-09-21 衡宇科技股份有限公司 最小-總和演算法之低密度奇偶校驗碼解碼器及其解碼方法
US9093160B1 (en) 2014-05-30 2015-07-28 Sandisk Technologies Inc. Methods and systems for staggered memory operations
US9070481B1 (en) 2014-05-30 2015-06-30 Sandisk Technologies Inc. Internal current measurement for age measurements
US10162748B2 (en) 2014-05-30 2018-12-25 Sandisk Technologies Llc Prioritizing garbage collection and block allocation based on I/O history for logical address regions
US10114557B2 (en) 2014-05-30 2018-10-30 Sandisk Technologies Llc Identification of hot regions to enhance performance and endurance of a non-volatile storage device
US9703491B2 (en) 2014-05-30 2017-07-11 Sandisk Technologies Llc Using history of unaligned writes to cache data and avoid read-modify-writes in a non-volatile storage device
US10372613B2 (en) 2014-05-30 2019-08-06 Sandisk Technologies Llc Using sub-region I/O history to cache repeatedly accessed sub-regions in a non-volatile storage device
US10656840B2 (en) 2014-05-30 2020-05-19 Sandisk Technologies Llc Real-time I/O pattern recognition to enhance performance and endurance of a storage device
US10146448B2 (en) 2014-05-30 2018-12-04 Sandisk Technologies Llc Using history of I/O sequences to trigger cached read ahead in a non-volatile storage device
US10656842B2 (en) 2014-05-30 2020-05-19 Sandisk Technologies Llc Using history of I/O sizes and I/O sequences to trigger coalesced writes in a non-volatile storage device
US9652381B2 (en) 2014-06-19 2017-05-16 Sandisk Technologies Llc Sub-block garbage collection
US9391647B2 (en) * 2014-07-18 2016-07-12 Storart Technology Co., Ltd. Decoder and decoding method thereof for min-sum algorithm low density parity-check code
US9577672B2 (en) * 2014-07-18 2017-02-21 Storart Technology Co., Ltd. Low density parity-check code decoder and decoding method thereof
US9443601B2 (en) 2014-09-08 2016-09-13 Sandisk Technologies Llc Holdup capacitor energy harvesting
CN106856406B (zh) * 2016-11-18 2020-05-15 北京航空航天大学 一种译码方法中校验节点的更新方法及译码器
KR20190059028A (ko) * 2017-11-22 2019-05-30 삼성전자주식회사 저밀도 패리티 체크 코드의 디코딩 방법, 이를 수행하는 디코더 및 시스템

Citations (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2008219528A (ja) * 2007-03-05 2008-09-18 Keio Gijuku Ldpc符号検出装置及びプログラム

Family Cites Families (17)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100918763B1 (ko) * 2003-11-14 2009-09-24 삼성전자주식회사 병렬 연접 저밀도 패리티 검사 부호를 사용하는 채널 부호화/복호 장치 및 방법
JP3875693B2 (ja) * 2004-03-24 2007-01-31 株式会社東芝 Lpc符号を用いた符号化ビットのマッピング方法及び送信装置
US7526717B2 (en) * 2004-06-16 2009-04-28 Samsung Electronics Co., Ltd. Apparatus and method for coding and decoding semi-systematic block low density parity check codes
JP4595574B2 (ja) * 2005-02-07 2010-12-08 ソニー株式会社 Decoding apparatus and method, and program
JP2006238127A (ja) * 2005-02-25 2006-09-07 Sony Corp 復号装置および方法、並びにプログラム
GB2431833B (en) * 2005-10-26 2008-04-02 Samsung Electronics Co Ltd Decoding low-density parity check codes
US8230299B2 (en) * 2006-09-18 2012-07-24 Availink, Inc. Interleaving scheme for an LDPC coded QPSK/8PSK system
US8028219B2 (en) * 2006-09-18 2011-09-27 Availink, Inc. Interleaving scheme for an LDPC coded 16APSK system
WO2008034287A1 (en) * 2006-09-18 2008-03-27 Juntan Zhang An interleaving scheme for an ldpc coded 32apsk system
US8161363B2 (en) * 2006-12-04 2012-04-17 Samsung Electronics Co., Ltd Apparatus and method to encode/decode block low density parity check codes in a communication system
US8504890B2 (en) * 2006-12-17 2013-08-06 Ramot At Tel Aviv University Ltd. Scheduling for LDPC decoding
US8103945B2 (en) * 2007-01-05 2012-01-24 Sony Corporation Decoding method and decoding apparatus as well as program
KR101492634B1 (ko) * 2007-08-28 2015-02-17 삼성전자주식회사 저밀도 패리티 검사 부호를 사용하는 통신 시스템에서 데이터 송수신 장치 및 방법
KR101435681B1 (ko) * 2007-11-08 2014-09-02 삼성전자주식회사 저밀도 패리티 검사 부호를 사용하는 통신 시스템에서데이터 송수신 장치 및 방법
US8312354B1 (en) * 2007-12-27 2012-11-13 Marvell International Ltd. Method and apparatus for improved performance of iterative decoders on channels with memory
KR101503058B1 (ko) * 2008-02-26 2015-03-18 삼성전자주식회사 저밀도 패리티 검사 부호를 사용하는 통신 시스템에서의 채널 부호화/복호화 방법 및 장치
CN101615913B (zh) * 2009-07-17 2011-04-27 清华大学 Ldpc码的快速收敛译码方法

Patent Citations (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2008219528A (ja) * 2007-03-05 2008-09-18 Keio Gijuku Ldpc符号検出装置及びプログラム

Non-Patent Citations (5)

* Cited by examiner, † Cited by third party
Title
JPN6014007094; あべ松大輔 他: 'LLR更新を制御した低演算量LDPC復号アルゴリズムの提案' 電子情報通信学会技術研究報告 Vol.106, No.555, 20070228, pp.81-86 *
JPN6014007095; Enver Cavus et al.: 'A computationally efficient selective node updating scheme for decoding of LDPC codes' Military Communications Conference, 2005. MILCOM 2005. IEEE Vol.3, 20051020 *
JPN6014007096; E. Cavus et al.: 'Computationally efficient decoding of LDPC codes' Electronics Letters Vol.45, No.18, 20090827 *
JPN6014007097; Jia-Ning Su et al.: 'Reduced-complexity decoding of low-density parity check codes based on adaptive convergence' SoC Design Conference (ISOCC), 2010 International , 20101123, pp.319-322 *
JPN6014007098; Yen-Chin Liao et al.: 'A dynamic normalization technique for decoding LDPC codes' Signal Processing Systems Design and Implementation, 2005. IEEE Workshop on , 20051104, pp.768-772 *

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR101478466B1 (ko) 2013-10-24 2015-01-06 인하대학교 산학협력단 효율적인 1의 보수 체계를 이용한 저밀도 패리티 검사 복호 장치 및 그 방법

Also Published As

Publication number Publication date
EP2479897A2 (en) 2012-07-25
EP2479897A3 (en) 2012-09-26
CN102611459A (zh) 2012-07-25
US20120185750A1 (en) 2012-07-19

Similar Documents

Publication Publication Date Title
US10536171B2 (en) Encoding/decoding method, device, and system
US10193578B2 (en) Flexible polar encoders and decoders
US10326478B2 (en) Apparatus and method for encoding and decoding data in twisted polar code
US10313056B2 (en) Irregular polar code encoding
US8700973B1 (en) Post-processing decoder of LDPC codes for improved error floors
Marazin et al. Blind recovery of k/n rate convolutional encoders in a noisy environment
US10320419B2 (en) Encoding method, decoding method, encoding device and decoding device for structured LDPC
JP5199255B2 (ja) 近傍信頼性に依存するスケジューリングを用いたメッセージ・パッシングによる復号方法
KR100846869B1 (ko) 저 복잡도 ldpc복호 장치 및 그 방법
JP4425282B2 (ja) 符号化方法および符号化装置
KR101203340B1 (ko) 터보 ldpc 디코딩
Löndahl et al. A new version of McEliece PKC based on convolutional codes
US9160368B1 (en) Systems and methods for near-codeword detection and correction on the fly
JP4820368B2 (ja) Ldpcコードを用いた符号化及び復号化方法
JP4062435B2 (ja) 誤り訂正符号復号装置
JP4627317B2 (ja) 通信装置および復号方法
US9998148B2 (en) Techniques for low complexity turbo product code decoding
Dingel et al. Parameter estimation of a convolutional encoder from noisy observations
WO2017127973A1 (en) Generation of polar codes with a variable block length utilizing puncturing
US7203897B2 (en) Method and apparatus for encoding and decoding data
CN105052066B (zh) 用于多阶段软输入解码的系统和方法
US20090319860A1 (en) Overcoming ldpc trapping sets by decoder reset
EP2768146B1 (en) Apparatus and method for transmitting and receiving data in communication/broadcasting system
US20090265600A1 (en) Test matrix generating method, encoding method, decoding method, communication apparatus, communication system, encoder and decoder
KR20170097580A (ko) 폴라 코딩 장치

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20130628

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20140214

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20140225

A02 Decision of refusal

Free format text: JAPANESE INTERMEDIATE CODE: A02

Effective date: 20140708