KR101478466B1 - 효율적인 １의 보수 체계를 이용한 저밀도 패리티 검사 복호 장치 및 그 방법 - Google Patents
효율적인 １의 보수 체계를 이용한 저밀도 패리티 검사 복호 장치 및 그 방법 Download PDFInfo
- Publication number
- KR101478466B1 KR101478466B1 KR20130127042A KR20130127042A KR101478466B1 KR 101478466 B1 KR101478466 B1 KR 101478466B1 KR 20130127042 A KR20130127042 A KR 20130127042A KR 20130127042 A KR20130127042 A KR 20130127042A KR 101478466 B1 KR101478466 B1 KR 101478466B1
- Authority
- KR
- South Korea
- Prior art keywords
- check node
- complement
- value
- complement system
- decoding
- Prior art date
Links
Images
Classifications
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03M—CODING; DECODING; CODE CONVERSION IN GENERAL
- H03M13/00—Coding, decoding or code conversion, for error detection or error correction; Coding theory basic assumptions; Coding bounds; Error probability evaluation methods; Channel models; Simulation or testing of codes
- H03M13/03—Error detection or forward error correction by redundancy in data representation, i.e. code words containing more digits than the source words
- H03M13/05—Error detection or forward error correction by redundancy in data representation, i.e. code words containing more digits than the source words using block codes, i.e. a predetermined number of check bits joined to a predetermined number of information bits
- H03M13/11—Error detection or forward error correction by redundancy in data representation, i.e. code words containing more digits than the source words using block codes, i.e. a predetermined number of check bits joined to a predetermined number of information bits using multiple parity bits
- H03M13/1102—Codes on graphs and decoding on graphs, e.g. low-density parity check [LDPC] codes
- H03M13/1105—Decoding
- H03M13/1111—Soft-decision decoding, e.g. by means of message passing or belief propagation algorithms
- H03M13/1117—Soft-decision decoding, e.g. by means of message passing or belief propagation algorithms using approximations for check node processing, e.g. an outgoing message is depending on the signs and the minimum over the magnitudes of all incoming messages according to the min-sum rule
- H03M13/112—Soft-decision decoding, e.g. by means of message passing or belief propagation algorithms using approximations for check node processing, e.g. an outgoing message is depending on the signs and the minimum over the magnitudes of all incoming messages according to the min-sum rule with correction functions for the min-sum rule, e.g. using an offset or a scaling factor
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03M—CODING; DECODING; CODE CONVERSION IN GENERAL
- H03M13/00—Coding, decoding or code conversion, for error detection or error correction; Coding theory basic assumptions; Coding bounds; Error probability evaluation methods; Channel models; Simulation or testing of codes
- H03M13/03—Error detection or forward error correction by redundancy in data representation, i.e. code words containing more digits than the source words
- H03M13/05—Error detection or forward error correction by redundancy in data representation, i.e. code words containing more digits than the source words using block codes, i.e. a predetermined number of check bits joined to a predetermined number of information bits
- H03M13/11—Error detection or forward error correction by redundancy in data representation, i.e. code words containing more digits than the source words using block codes, i.e. a predetermined number of check bits joined to a predetermined number of information bits using multiple parity bits
- H03M13/1102—Codes on graphs and decoding on graphs, e.g. low-density parity check [LDPC] codes
- H03M13/1105—Decoding
- H03M13/1111—Soft-decision decoding, e.g. by means of message passing or belief propagation algorithms
- H03M13/1117—Soft-decision decoding, e.g. by means of message passing or belief propagation algorithms using approximations for check node processing, e.g. an outgoing message is depending on the signs and the minimum over the magnitudes of all incoming messages according to the min-sum rule
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03M—CODING; DECODING; CODE CONVERSION IN GENERAL
- H03M13/00—Coding, decoding or code conversion, for error detection or error correction; Coding theory basic assumptions; Coding bounds; Error probability evaluation methods; Channel models; Simulation or testing of codes
- H03M13/65—Purpose and implementation aspects
- H03M13/6502—Reduction of hardware complexity or efficient processing
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03M—CODING; DECODING; CODE CONVERSION IN GENERAL
- H03M13/00—Coding, decoding or code conversion, for error detection or error correction; Coding theory basic assumptions; Coding bounds; Error probability evaluation methods; Channel models; Simulation or testing of codes
- H03M13/65—Purpose and implementation aspects
- H03M13/6575—Implementations based on combinatorial logic, e.g. Boolean circuits
-
- H—ELECTRICITY
- H04—ELECTRIC COMMUNICATION TECHNIQUE
- H04L—TRANSMISSION OF DIGITAL INFORMATION, e.g. TELEGRAPHIC COMMUNICATION
- H04L1/00—Arrangements for detecting or preventing errors in the information received
- H04L1/004—Arrangements for detecting or preventing errors in the information received by using forward error control
- H04L1/0045—Arrangements at the receiver end
- H04L1/0052—Realisations of complexity reduction techniques, e.g. pipelining or use of look-up tables
Landscapes
- Engineering & Computer Science (AREA)
- Physics & Mathematics (AREA)
- Probability & Statistics with Applications (AREA)
- Theoretical Computer Science (AREA)
- Computer Networks & Wireless Communication (AREA)
- Signal Processing (AREA)
- Error Detection And Correction (AREA)
Abstract
효율적인 1의 보수 체계를 이용한 저밀도 패리티 검사 복호 장치 및 그 방법이 개시된다. LDPC(Low-Density Parity Check) 부호의 복호 장치는, 최대값 중에서 최소값을 찾는 최소-합 알고리즘(Min-Sum Algorithm)을 사용하여 체크 노드 연산(Check Node Processing)을 수행하는 체크 노드 연산부를 포함할 수 있으며, 이때 상기 체크 노드 연산부는, 1의 보수 체계(one's complement scheme)를 사용하여 상기 체크 노드 연산을 수행할 수 있다.
Description
본 발명의 실시예들은 디지털 통신 시스템에 있어서 송신단에서 데이터 전송 과정 중 데이터에 발생한 오류를 수신단에서 정정하는 순방향 오류 정정(FEC: forward error correction) 시스템에 관한 것이다.
최근 광대역 통신망에서 전송 대역폭의 증가 및 새로운 통신 서비스의 출현과 함께 인터넷 트래픽이 지속적으로 성장함에 따라 현재 유무선 통신시스템은 고속 데이터 전송이 가능 하도록 빠르게 변화하고 있다. 이러한 통신 시스템에서 오류 검출 부호로서 저밀도 패리티 검사(LDPC) 부호를 채택하고 있다. 예컨대, 한국등록특허 제10-0641052호에서는 LDPC를 이용한 부호화 및 복호화 방법이 개시되어 있다.
LDPC 부호의 복호 알고리즘은 확률 기반의 합-곱(sum-product) 알고리즘을 적용하여 복호할 수 있다. 합-곱 알고리즘은 최적의 복호 알고리즘이지만, 연산 복잡도가 상당히 크다. 이를 해결하기 위해, 차선 알고리즘으로서 확장된 최소-합 알고리즘(Extended Min-Sum algorithm) 제안되었다.
위 두 알고리즘은 LDPC 복호를 위해 수신된 심볼의 LLR(log likelihood ratio) 값을 사용하여 복호를 수행한다. 이렇게 하면 확률기반의 알고리즘에서의 복잡한 곱셈 연산을 덧셈 연산을 이용하여 구현할 수 있기 때문에 복호기의 연산 복잡도를 상당히 감소시킬 수 있다. 또한, 현재 대부분의 LDPC 부호의 복호 방법인 최소-합 알고리즘에서 사용되는 보수의 체계는 2의 보수 체계를 사용하고 있다. 상기 사용되는 LDPC 복호 방법에서 개선이 필요한 문제점은 하드웨어 복잡도가 상당히 높다는 점이다.
LDPC 복호기 설계에 있어서 2의 보수 체계가 아닌 1의 보수 체계를 사용하여서 저 복잡도의 하드웨어 구조를 가지며 복호 처리 속도가 향상된 LDPC 복호기 구현 방법을 제공한다.
본 발명의 실시예에 따르면, LDPC(Low-Density Parity Check) 부호의 복호 장치는, 최대값 중에서 최소값을 찾는 최소-합 알고리즘(Min-Sum Algorithm)을 사용하여 체크 노드 연산(Check Node Processing)을 수행하는 체크 노드 연산부를 포함할 수 있으며, 이때 상기 체크 노드 연산부는, 1의 보수 체계(one's complement scheme)를 사용하여 상기 체크 노드 연산을 수행할 수 있다.
일 측면에 따르면, 상기 체크 노드 연산부는, 수신된 심볼의 LLR(log likelihood ratio) 값을 1의 보수 체계로 변환하여 상기 LLR 값에 대한 부호와 크기(Sign-magnitude) 변환을 수행할 수 있다.
다른 측면에 따르면, 상기 체크 노드 연산부는, 상기 1의 보수 체계의 가감산(Add-subtract)을 통한 복호 과정을 수행하되, 상기 1의 보수 체계에서 부호를 나타내는 최상위 비트를 2의 보수 체계의 입력 함수인 Cin(Carry-in) 역할을 하는 함수로 이용하여 상기 가감산을 수행할 수 있다.
또 다른 측면에 따르면, 상기 체크 노드 연산부는, 감산(Subtract) 연산을 수행하는 감산기와, 상기 체크 노드 연산을 수행하는 체크 노드 유닛과, 가산(Add) 연산을 수행하는 가산기로 구성되며, 상기 감산기 및 상기 가산기에서는 상기 1의 보수 체계에서 부호를 나타내는 최상위 비트를 2의 보수 체계의 입력 함수인 Cin(Carry-in) 역할을 하는 함수로 이용할 수 있다.
본 발명의 실시예에 따르면, LDPC(Low-Density Parity Check) 부호의 복호 방법은, 최대값 중에서 최소값을 찾는 최소-합 알고리즘(Min-Sum Algorithm)을 사용하여 체크 노드 연산(Check Node Processing)을 수행하는 단계를 포함하고, 상기 체크 노드 연산을 수행하는 단계는, 1의 보수 체계(one's complement scheme)를 이용하여 감산(Subtract) 연산을 수행하는 단계; 상기 감산 연산의 결과 값을 이용하여 상기 체크 노드 연산을 수행하는 단계; 및 상기 1의 보수 체계를 이용하여 가산(Add) 연산을 수행하는 단계를 포함하며, 상기 감산 연산 및 상기 가산 연산에서는 상기 1의 보수 체계에서 부호를 나타내는 최상위 비트를 2의 보수 체계의 입력 함수인 Cin(Carry-in) 역할을 하는 함수로 이용할 수 있다.
본 발명의 실시예에 따르면, LDPC 복호기 설계에 있어서 1의 보수 체계를 사용함으로써 단순한 하드웨어 구조를 갖는 LDPC 복호기 구현에 적용할 수 있다.
본 발명의 실시예에 따르면, LDPC 복호기 설계에 있어서 1의 보수 체계를 사용함으로써 복호 처리 속도가 향상된 LDPC 복호기 구현에 적용할 수 있다.
도 1은 기존의 2의 보수 체계를 사용한 LDPC 복호기의 복호 과정을 나타내는 흐름도 이다.
도 2는 본 발명의 일 실시예에 있어서, 1의 보수 체계를 사용한 LDPC 복호기의 복호 과정을 나타내는 흐름도 이다.
도 3은 본 발명의 일 실시예에 있어서, 1의 보수 체계를 기반으로 한 병렬 layered LDPC 복호기 구조의 도면이다.
도 4는 2의 보수 체계에서의 부호와 크기(sign-magnitude)의 변환 구조를 나타내는 도면이다.
도 5는 본 발명의 일 실시예에 있어서, 1의 보수 체계에서의 부호와 크기의 변환 구조를 나타내는 도면이다.
도 6은 본 발명의 일 실시예에 있어서, 1의 보수 체계에서 부호를 나타내는 최상위 비트를 2의 보수 체계에서의 Cin의 역할로 활용하여서 2의 보수 체계에서의 감산기와 같은 효과를 나타내는 1의 보수 체계에서의 감산기를 나타내는 도면이다.
도 7은 본 발명의 일 실시예에 있어서, 1의 보수 체계에서 부호를 나타내는 최상위 비트를 2의 보수 체계에서의 Cin의 역할로 활용하여서 2의 보수 체계에서의 가산기와 같은 효과를 나타내는 1의 보수 체계에서의 가산기를 나타내는 도면이다.
도 8은 본 발명의 일 실시예에 있어서, 1의 보수 체계에서의 BER(bit error rate) 성능과 2의 보수 체계에서의 BER 성능을 나타내는 도면이다.
도 2는 본 발명의 일 실시예에 있어서, 1의 보수 체계를 사용한 LDPC 복호기의 복호 과정을 나타내는 흐름도 이다.
도 3은 본 발명의 일 실시예에 있어서, 1의 보수 체계를 기반으로 한 병렬 layered LDPC 복호기 구조의 도면이다.
도 4는 2의 보수 체계에서의 부호와 크기(sign-magnitude)의 변환 구조를 나타내는 도면이다.
도 5는 본 발명의 일 실시예에 있어서, 1의 보수 체계에서의 부호와 크기의 변환 구조를 나타내는 도면이다.
도 6은 본 발명의 일 실시예에 있어서, 1의 보수 체계에서 부호를 나타내는 최상위 비트를 2의 보수 체계에서의 Cin의 역할로 활용하여서 2의 보수 체계에서의 감산기와 같은 효과를 나타내는 1의 보수 체계에서의 감산기를 나타내는 도면이다.
도 7은 본 발명의 일 실시예에 있어서, 1의 보수 체계에서 부호를 나타내는 최상위 비트를 2의 보수 체계에서의 Cin의 역할로 활용하여서 2의 보수 체계에서의 가산기와 같은 효과를 나타내는 1의 보수 체계에서의 가산기를 나타내는 도면이다.
도 8은 본 발명의 일 실시예에 있어서, 1의 보수 체계에서의 BER(bit error rate) 성능과 2의 보수 체계에서의 BER 성능을 나타내는 도면이다.
이하에서, 본 발명에 따른 실시예들을 첨부된 도면을 참조하여 상세하게 설명한다. 그러나, 본 발명이 실시예들에 의해 제한되거나 한정되는 것은 아니다.
본 실시예들은 디지털 통신 시스템에 있어서 송신단에서 데이터 전송 과정 중 데이터에 발생한 오류를 수신단에서 정정하는 순방향 오류 정정(FEC: forward error correction) 시스템으로, 1의 보수 체계를 이용한 저밀도 패리티 검사(LDPC: low-density parity-check) 부호의 복호 장치 및 방법에 관한 것이다.
본 실시예에서는 특별히 IEEE 802.11ad 에 정해진 QC-LDPC(672, 504) 부호를 기준으로 설명하는 것이고, 본 발명은 다양한 통신 시스템을 위한 LDPC 복호기 구조의 구현에도 동일하게 적용될 수 있다.
또한, 본 실시예에서는 LDPC 부호의 복호를 위한 알고리즘으로서 LLR(log likelihood ratio) 값을 이용한 최소-합 알고리즘이 사용된다.
도 1은 일반적인 2의 보수 체계를 활용한 LDPC 복호기의 복호 과정을 나타내는 흐름도 이다.
채널로부터 수신된 코드워드의 심볼은 2의 보수 체계의 LLR 값으로 변환된 후 체크 노드 연산부에 입력된다. 이때, 체크 노드 연산부에서는 메모리에 저장되어 있는 값과 2의 보수 체계의 LLR 값의 뺄셈 연산으로 복호 과정이 시작된다. 이어, 뺄셈 연산을 통해 생성된 값이 체크 노드 유닛으로 입력되어 체크 노드 연산이 진행된다. 그리고, 체크 노드 유닛의 결과 값이 메모리에 저장되고 이와 동시에 덧셈 연산이 진행된다.
다시 말해, 채널로부터 수신된 2의 보수 체계의 LLR 값이 체크 노드 연산부에 입력되며 계속적인 2의 보수 체계에서의 가감산(Add-subtract)을 통한 반복적인 복호를 진행한다.
도 2는 본 발명의 일 실시예에 있어서, 1의 보수 체계를 사용한 LDPC 복호기의 복호 과정을 나타내는 흐름도 이다.
본 실시예에서는 채널로부터 수신된 코드워드의 심볼이 1의 보수 체계의 LLR 값으로 변환된 후 체크 노드 연산부(210)로 입력된다.
이때, 체크 노드 연산부(210)는 특정 조건을 만족하는 최대값 중에서 최소값을 찾는 최소-합 알고리즘(Min-Sum Algorithm)을 사용하여 체크 노드 연산(Check Node Processing)을 수행하는 역할을 한다.
특히, 체크 노드 연산부(210)는 체크 노드 연산을 할 때 1의 보수 체계를 사용하여 최소-합 알고리즘을 수행할 수 있다.
도 2에 도시한 바와 같이, 체크 노드 연산부(210)에서는 감산기(211)를 통해 메모리(220)에 저장되어 있는 이전 연산 값과 1의 보수 체계의 LLR 값의 뺄셈 연산으로 복호 과정이 시작된다.
이어, 체크 노드 연산부(210)에서는 뺄셈 연산을 통해 생성된 값이 체크 노드 유닛(212)으로 입력되어 체크 노드 연산이 진행된다.
그리고, 체크 노드 연산부(210)에서는 체크 노드 유닛(212)의 결과 값이 메모리(220)에 저장되고 이와 동시에 체크 노드 유닛(212)의 결과 값에 대하여 가산기(213)를 통한 덧셈 연산이 진행된다.
본 실시예에서는 채널로부터 수신된 1의 보수 체계의 LLR 값이 체크 노드 연산부(210)에 입력되며 1의 보수 체계에서의 가감산(Add-subtract)을 통한 반복적인 복호를 진행하는데, 이때 2의 보수 체계의 Cin 역할을 활용해서 계산을 해줌으로써 1의 보수 체계와 2의 보수 체계에서의 가감산기(Add-subtract)의 장점을 모두 활용할 수 있다.
도 3은 본 발명의 일 실시예에 있어서, 1의 보수 체계를 기반으로 한 병렬 layered LDPC 복호기 구조의 도면이다.
도 3에 도시한 바와 같이, 채널로부터 수신된 LLR 값들이 각 노드들(SN 1, SN 2, …, SN Wr)을 통해서 체크 노드 연산부로 각각 입력되며, 체크 노드 연산부에서는 도 2를 통해 설명한 바와 같이 1의 보수 체계에서의 가감산을 통한 복호 과정으로 복호를 진행할 수 있다. 이때, 체크 노드 연산부에서는 LLR 값을 이용한 최소-합 알고리즘이 사용된다.
도 4는 2의 보수 체계에서의 부호와 크기(sign-magnitude)의 변환 구조를 나타내는 도면이다.
도 4를 참조하면, 일반적인 2의 보수 체계에서는 최상위 비트(MSB)가 입력 함수 Cin(Carry-in)이 되어서 XOR(Exclusive-OR) 게이트 다음에 덧셈 연산을 해주게 된다.
상기한 구조의 2의 보수 체계에서는 XOR 게이트 이후의 덧셈 연산 때문에 임계 경로(Critical Path)가 길어지게 된다.
도 5는 1의 보수 체계에서의 부호와 크기(sign-magnitude)의 변환 구조를 나타내는 도면이다.
도 5를 참조하면, 1의 보수 체계에서는 최상위 비트(MSB)가 XOR 게이트의 XOR 연산만을 진행할 뿐, 도 4를 통해 설명한 2의 보수 체계와는 다르게 XOR 게이트 다음에 덧셈 연산을 해주지 않는다.
상기한 구조의 1의 보수 체계에서는 XOR 게이트 이후에 덧셈 연산을 하지 않기 때문에 임계 경로(Critical Path)가 줄어드는 장점이 있다.
본 발명에서는 상기한 구조의 1의 보수 체계와 2의 보수 체계에서 얻을 수 있는 장점을 모두 활용한다.
도 6는 본 발명의 일 실시예에 있어서, 1의 보수 체계에서의 감산(Subtract) 연산 구조를 나타내고 있다.
도 6을 참조하면, 본 발명에 따른 1의 보수 체계를 이용한 감산기에서는 1의 보수 체계에서 부호를 나타내는 최상위 비트(MSB)가 입력 함수 Cin이 되어서 XOR 게이트 다음에 덧셈 연산을 진행하게 된다.
상기한 구조에 따르면, 1의 보수 체계에서 부호를 나타내는 최상위 비트(MSB)를 2의 보수 체계에서의 Cin 역할로 활용함으로써 1의 보수 체계에서의 감산기 구조로 2의 보수 체계에서의 감산기와 같은 효과를 구현할 수 있다.
따라서, 1의 보수 체계를 사용함에 따라 나타날 수 있는 문제를 2의 보수 체계의 입력 함수 Cin을 활용하여 해결할 수 있다.
도 7은 본 발명의 일 실시예에 있어서, 1의 보수 체계에서의 가산(Add) 연산 구조를 나타내고 있다.
도 7을 참조하면, 본 발명에 따른 1의 보수 체계를 이용한 가산기 또한 마찬가지로 1의 보수 체계에서 부호를 나타내는 최상위 비트를 2의 보수 체계에서의 Cin 역할로 활용함으로써 1의 보수 체계에서의 가산기 구조로 2의 보수 체계에서의 가산기와 같은 효과를 구현할 수 있다.
도 8은 본 발명의 일 실시예에 있어서, 1의 보수 체계에서의 BER 성능과 2의 보수 체계에서의 BER 성능을 나타내고 있다.
도 8을 참조하면, 본 발명에 따른 1의 보수 체계를 이용한 LDPC 복호기의 BER과 기존 2의 보수 체계에서의 BER 성능이 거의 비슷하게 나타나는 것을 확인할 수 있다. 이로 인해 본 발명에서 제안하는 방법을 사용하더라도 LDPC 복호기의 BER 성능에는 기존에 사용하던 2의 보수 체계에서의 BER 성능과 거의 비슷한 효과를 나타내어 구현할 수 있다.
수학식 1을 살펴보면, 2의 보수 체계는 양수라면 1의 보수 체계에다가 0을 더하면 되고, 음수라면 1의 보수 체계에다가 1을 더하면 된다.
수학식 2를 살펴보면, 수학식 2에서 Cin은 수학식 1에서의 1의 보수 체계에 더해지는 0 또는 1이다. 따라서, 2의 보수는 1의 보수에 Cin을 더한 식 두 개로 구성될 수 있다.
수학식 3을 살펴보면 수학식 2에서 우변에 있는 Cin을 좌변으로 넘겨준 것이다.
수학식 4를 살펴보면 수학식 3에서 좌변에 해당하는 부분은 수학식 1에 의해서 1의 보수와 같다.
따라서, 입력 함수 Cin을 활용하는 2의 보수체계의 방법과 1의 보수 체계를 함께 사용할 수 있다.
다시 도 2에서, 체크 노드 유닛의 연산 결과는 메모리(220)에 저장되며, 이전 연산 값과 뺄셈 연산을 통하여 정규화 과정을 거쳐 다시 메모리에 저장된다. 이러한 복호 과정을 통해 패리티 검사가 완료되거나, 최대 반복 복호 횟수에 이르면 복호를 종료하게 된다.
요컨대, 본 발명에 따른 LDPC 부호의 복호 장치는 최소-합 알고리즘을 사용하여 체크 노드 연산을 수행하는 체크 노드 연산부를 포함할 수 있다. 이때, 체크 노드 연산부는 1의 보수 체계의 가감산을 수행하되, 가감산은 1의 보수 체계를 기반으로 하면서 최상위 비트를 2의 보수 체계에서의 Cin으로 활용할 수 있다. 따라서, 본 실시예에서는 2의 보수 체계에서의 가감산법과 1의 보수 방법의 가감산법을 동시에 활용하여 저 복잡도와 높은 처리속도로 연산하는 구조를 가진 최소-합 알고리즘을 사용한 복호를 수행할 수 있다.
상기와 같이 LDPC 부호의 복호기 구조는 블록-레이어 기반으로 설계할 수 있다. 최소-합 알고리즘을 적용하여 체크 노드 연산부를 구현함에 따라 체크 노드 연산부의 전체적인 크기를 줄이고 처리 속도를 향상시킬 수 있다. 따라서, 본 발명의 일 실시예는 향후 개발될 수 있는 다양한 LDPC 부호의 복호기 구현에 적용할 수 있는 잠재성을 가지고 있다.
본 발명에 따른 LDPC 부호의 복호 방법은 도 1 내지 도 7을 통해 설명한 LDPC 부호의 복호 장치의 상세 내용을 바탕으로 적어도 둘 이상의 동작들을 포함할 수 있다.
이와 같이, 본 발명의 실시예에 따르면, LDPC 복호기 설계에 있어서 1의 보수 체계를 사용함으로써 단순한 하드웨어 구조와 복호 처리 속도가 향상된 LDPC 복호기 구현에 적용할 수 있다. 따라서, 본 발명의 일 실시예는 향후 개발될 수 있는 LDPC 복호기 구현에 적용될 수 있는 잠재성을 가지고 있다.
이상과 같이, 본 발명이 비록 한정된 실시예와 도면에 의해 설명되었으나, 해당 기술분야에서 통상의 지식을 가진 자라면 상기의 기재로부터 다양한 수정 및 변형이 가능하다. 예를 들어, 설명된 기술들이 설명된 방법과 다른 순서로 수행되거나, 및/또는 설명된 시스템, 구조, 장치, 회로 등의 구성요소들이 설명된 방법과 다른 형태로 결합 또는 조합되거나, 다른 구성요소 또는 균등물에 의하여 대치되거나 치환되더라도 적절한 결과가 달성될 수 있다.
그러므로, 다른 구현들, 다른 실시예들 및 특허청구범위와 균등한 것들도 후술하는 특허청구범위의 범위에 속한다.
210: 체크 노드 연산부
211: 감산기
212: 체크 노드 유닛
213: 가산기
220: 메모리
211: 감산기
212: 체크 노드 유닛
213: 가산기
220: 메모리
Claims (5)
- LDPC(Low-Density Parity Check) 부호의 복호 장치에 있어서,
최대값 중에서 최소값을 찾는 최소-합 알고리즘(Min-Sum Algorithm)을 사용하여 체크 노드 연산(Check Node Processing)을 수행하는 체크 노드 연산부
를 포함하고,
채널로부터 수신된 코드워드의 심볼이 1의 보수 체계(one's complement scheme)의 LLR(log likelihood ratio) 값으로 변환된 후 상기 체크 노드 연산부로 입력되고,
상기 체크 노드 연산부는,
상기 1의 보수 체계의 가감산(Add-subtract)을 통한 복호 과정을 수행하는 것으로, 감산기와 체크 노드 유닛 및 가산기로 구성되며,
상기 감산기를 통해 메모리에 저장된 상기 체크 노드 유닛의 이전 연산 값과 상기 1의 보수 체계의 LLR 값의 감산(Subtract) 연산을 수행하고, 상기 감산기의 연산 값을 상기 체크 노드 유닛의 입력으로 하여 상기 체크 노드 연산을 수행한 후, 상기 체크 노드 유닛의 연산 값을 상기 메모리에 저장함과 동시에 상기 체크 노드 유닛의 연산 값에 대하여 상기 가산기를 통한 가산(Add) 연산을 수행하고,
상기 감산기와 상기 가산기에서는 상기 1의 보수 체계의 LLR 값에 대한 부호와 크기(Sign-magnitude) 변환을 수행하기 위해 상기 1의 보수 체계에서 부호를 나타내는 최상위 비트를 2의 보수 체계의 입력 함수인 Cin(Carry-in) 역할을 하는 함수로 이용하여 XOR(Exclusive-OR) 게이트의 XOR 연산을 수행한 후 상기 XOR 게이트 다음의 가산 연산을 수행하는 것
을 특징으로 하는 LDPC 부호의 복호 장치. - 삭제
- 삭제
- 삭제
- LDPC(Low-Density Parity Check) 부호의 복호 방법에 있어서,
채널로부터 수신된 코드워드의 심볼을 1의 보수 체계(one's complement scheme)의 LLR(log likelihood ratio) 값으로 변환하는 단계; 및
최대값 중에서 최소값을 찾는 최소-합 알고리즘(Min-Sum Algorithm)을 사용하여 상기 1의 보수 체계의 LLR 값에 대한 체크 노드 연산(Check Node Processing)을 수행하는 단계
를 포함하고,
상기 체크 노드 연산을 수행하는 단계는,
상기 1의 보수 체계의 가감산(Add-subtract)을 통한 복호 과정을 수행하는 것으로,
상기 1의 보수 체계의 LLR 값에 대하여 감산(Subtract) 연산을 수행하는 단계;
상기 감산 연산의 결과 값을 이용하여 상기 체크 노드 연산을 수행하는 단계; 및
상기 체크 노드 연산의 결과 값에 대하여 가산(Add) 연산을 수행하는 단계
를 포함하며,
상기 감산 연산 및 상기 가산 연산에서는 상기 1의 보수 체계의 LLR 값에 대한 부호와 크기(Sign-magnitude) 변환을 수행하기 위해 상기 1의 보수 체계에서 부호를 나타내는 최상위 비트를 2의 보수 체계의 입력 함수인 Cin(Carry-in) 역할을 하는 함수로 이용하여 XOR(Exclusive-OR) 게이트의 XOR 연산을 수행한 후 상기 XOR 게이트 다음의 가산 연산을 수행하는 것
을 특징으로 하는 LDPC 부호의 복호 방법.
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| KR20130127042A KR101478466B1 (ko) | 2013-10-24 | 2013-10-24 | 효율적인 １의 보수 체계를 이용한 저밀도 패리티 검사 복호 장치 및 그 방법 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| KR20130127042A KR101478466B1 (ko) | 2013-10-24 | 2013-10-24 | 효율적인 １의 보수 체계를 이용한 저밀도 패리티 검사 복호 장치 및 그 방법 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| KR101478466B1 true KR101478466B1 (ko) | 2015-01-06 |
Family
ID=52587631
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| KR20130127042A KR101478466B1 (ko) | 2013-10-24 | 2013-10-24 | 효율적인 １의 보수 체계를 이용한 저밀도 패리티 검사 복호 장치 및 그 방법 |
Country Status (1)
| Country | Link |
|---|---|
| KR (1) | KR101478466B1 (ko) |
Citations (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| KR100641052B1 (ko) * | 2004-12-08 | 2006-11-02 | 한국전자통신연구원 | Ｌｄｐｃ 부호기 및 복호기, 및 ｌｄｐｃ 부호화 방법 및복호화 방법 |
| JP2010028408A (ja) * | 2008-07-18 | 2010-02-04 | Sony Corp | 情報処理装置、情報処理方法、およびプログラム |
| KR101172228B1 (ko) * | 2011-08-30 | 2012-08-07 | 한양대학교 산학협력단 | Ｏｍｐ 기법에 따른 ｌｄｐｃ디코딩 장치 및 이를 위한 변환된 패리티 검사 행렬 생성 장치 |
| JP2012151676A (ja) * | 2011-01-19 | 2012-08-09 | Jvc Kenwood Corp | 復号装置および復号方法 |
-
2013
- 2013-10-24 KR KR20130127042A patent/KR101478466B1/ko active IP Right Grant
Patent Citations (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| KR100641052B1 (ko) * | 2004-12-08 | 2006-11-02 | 한국전자통신연구원 | Ｌｄｐｃ 부호기 및 복호기, 및 ｌｄｐｃ 부호화 방법 및복호화 방법 |
| JP2010028408A (ja) * | 2008-07-18 | 2010-02-04 | Sony Corp | 情報処理装置、情報処理方法、およびプログラム |
| JP2012151676A (ja) * | 2011-01-19 | 2012-08-09 | Jvc Kenwood Corp | 復号装置および復号方法 |
| KR101172228B1 (ko) * | 2011-08-30 | 2012-08-07 | 한양대학교 산학협력단 | Ｏｍｐ 기법에 따른 ｌｄｐｃ디코딩 장치 및 이를 위한 변환된 패리티 검사 행렬 생성 장치 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| CN109660264B (zh) | 高性能极化码译码算法 | |
| KR102231278B1 (ko) | 이진 로그를 사용하는 저밀도 패리티 검사 복호기 및 그것의 복호 방법 | |
| CN107919874B (zh) | 校验子计算基本校验节点处理单元、方法及其计算机程序 | |
| US20110252286A1 (en) | Non-binary ldpc code decoder | |
| CN107404321B (zh) | 用于纠错码解码的方法和设备 | |
| US8601337B2 (en) | Decoding method and decoding device | |
| CN105763203B (zh) | 一种基于硬可靠度信息的多元ldpc码译码方法 | |
| US9515680B2 (en) | Fast mapping method for layered min-sum decoding of LDPC codes, | |
| KR101583139B1 (ko) | 높은 처리량과 낮은 복잡성을 갖는 연속 제거 극 부호 복호 장치 및 그 방법 | |
| US9608667B2 (en) | Method and apparatus for decoding non-binary parity check code | |
| EP3713096B1 (en) | Method and device for decoding staircase code, and storage medium | |
| CN112889221A (zh) | 用于非二进制码的消息传递解码的校验节点处理单元中的偏移值确定 | |
| KR101478466B1 (ko) | 효율적인 １의 보수 체계를 이용한 저밀도 패리티 검사 복호 장치 및 그 방법 | |
| US11387849B2 (en) | Information decoder for polar codes | |
| JP5523064B2 (ja) | 復号装置及び方法 | |
| CN109787718B (zh) | 一种面向量子密钥分发系统的高效ldpc码的简化译码方法 | |
| EP4072023A1 (en) | Decoding method, decoder, and decoding device | |
| KR102045438B1 (ko) | Ldpc 부호의 복호를 위한 방법 및 장치 | |
| US11476870B2 (en) | Variable node processing methods and devices for message-passing decoding of non-binary codes | |
| Mo et al. | Distributed source coding for utilization of inter/intra source correlation | |
| CN117176183A (zh) | 一种改进型ldpc译码方法和系统 | |
| CN112470406A (zh) | 用于针对非二进制码的消息传递解码的基本校验节点处理的排序设备和方法 | |
| Arifin et al. | Overcomplete source expansion aided, soft-bit assisted speech transceiver | |
| WO2021069076A1 (en) | Staircase coding based on polar codes | |
| CN114930726A (zh) | 用于借助于极化码对消息进行编码或解码的设备和方法 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| E701 | Decision to grant or registration of patent right | ||
| GRNT | Written decision to grant | ||
| FPAY | Annual fee payment |
Payment date: 20170829 Year of fee payment: 4 |
|
| FPAY | Annual fee payment |
Payment date: 20180823 Year of fee payment: 5 |