WO2012042786A1 - 復号装置および復号方法 - Google Patents

復号装置および復号方法 Download PDF

Info

Publication number
WO2012042786A1
WO2012042786A1 PCT/JP2011/005290 JP2011005290W WO2012042786A1 WO 2012042786 A1 WO2012042786 A1 WO 2012042786A1 JP 2011005290 W JP2011005290 W JP 2011005290W WO 2012042786 A1 WO2012042786 A1 WO 2012042786A1
Authority
WO
WIPO (PCT)
Prior art keywords
value ratio
decoding
unit
node processing
prior value
Prior art date
Application number
PCT/JP2011/005290
Other languages
English (en)
French (fr)
Inventor
速水 淳
Original Assignee
株式会社Jvcケンウッド
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 株式会社Jvcケンウッド filed Critical 株式会社Jvcケンウッド
Priority to CN2011800472473A priority Critical patent/CN103155419A/zh
Publication of WO2012042786A1 publication Critical patent/WO2012042786A1/ja
Priority to US13/830,415 priority patent/US20130268821A1/en

Links

Images

Classifications

    • HELECTRICITY
    • H03ELECTRONIC CIRCUITRY
    • H03MCODING; DECODING; CODE CONVERSION IN GENERAL
    • H03M13/00Coding, decoding or code conversion, for error detection or error correction; Coding theory basic assumptions; Coding bounds; Error probability evaluation methods; Channel models; Simulation or testing of codes
    • H03M13/03Error detection or forward error correction by redundancy in data representation, i.e. code words containing more digits than the source words
    • H03M13/05Error detection or forward error correction by redundancy in data representation, i.e. code words containing more digits than the source words using block codes, i.e. a predetermined number of check bits joined to a predetermined number of information bits
    • HELECTRICITY
    • H03ELECTRONIC CIRCUITRY
    • H03MCODING; DECODING; CODE CONVERSION IN GENERAL
    • H03M13/00Coding, decoding or code conversion, for error detection or error correction; Coding theory basic assumptions; Coding bounds; Error probability evaluation methods; Channel models; Simulation or testing of codes
    • H03M13/03Error detection or forward error correction by redundancy in data representation, i.e. code words containing more digits than the source words
    • H03M13/05Error detection or forward error correction by redundancy in data representation, i.e. code words containing more digits than the source words using block codes, i.e. a predetermined number of check bits joined to a predetermined number of information bits
    • H03M13/11Error detection or forward error correction by redundancy in data representation, i.e. code words containing more digits than the source words using block codes, i.e. a predetermined number of check bits joined to a predetermined number of information bits using multiple parity bits
    • H03M13/1102Codes on graphs and decoding on graphs, e.g. low-density parity check [LDPC] codes
    • H03M13/1105Decoding
    • H03M13/1111Soft-decision decoding, e.g. by means of message passing or belief propagation algorithms
    • H03M13/1117Soft-decision decoding, e.g. by means of message passing or belief propagation algorithms using approximations for check node processing, e.g. an outgoing message is depending on the signs and the minimum over the magnitudes of all incoming messages according to the min-sum rule
    • H03M13/112Soft-decision decoding, e.g. by means of message passing or belief propagation algorithms using approximations for check node processing, e.g. an outgoing message is depending on the signs and the minimum over the magnitudes of all incoming messages according to the min-sum rule with correction functions for the min-sum rule, e.g. using an offset or a scaling factor
    • HELECTRICITY
    • H03ELECTRONIC CIRCUITRY
    • H03MCODING; DECODING; CODE CONVERSION IN GENERAL
    • H03M13/00Coding, decoding or code conversion, for error detection or error correction; Coding theory basic assumptions; Coding bounds; Error probability evaluation methods; Channel models; Simulation or testing of codes
    • H03M13/37Decoding methods or techniques, not specific to the particular type of coding provided for in groups H03M13/03 - H03M13/35
    • H03M13/3707Adaptive decoding and hybrid decoding, e.g. decoding methods or techniques providing more than one decoding algorithm for one code
    • H03M13/3715Adaptation to the number of estimated errors or to the channel state
    • HELECTRICITY
    • H03ELECTRONIC CIRCUITRY
    • H03MCODING; DECODING; CODE CONVERSION IN GENERAL
    • H03M13/00Coding, decoding or code conversion, for error detection or error correction; Coding theory basic assumptions; Coding bounds; Error probability evaluation methods; Channel models; Simulation or testing of codes
    • H03M13/03Error detection or forward error correction by redundancy in data representation, i.e. code words containing more digits than the source words
    • H03M13/05Error detection or forward error correction by redundancy in data representation, i.e. code words containing more digits than the source words using block codes, i.e. a predetermined number of check bits joined to a predetermined number of information bits
    • H03M13/09Error detection only, e.g. using cyclic redundancy check [CRC] codes or single parity bit
    • HELECTRICITY
    • H03ELECTRONIC CIRCUITRY
    • H03MCODING; DECODING; CODE CONVERSION IN GENERAL
    • H03M13/00Coding, decoding or code conversion, for error detection or error correction; Coding theory basic assumptions; Coding bounds; Error probability evaluation methods; Channel models; Simulation or testing of codes
    • H03M13/29Coding, decoding or code conversion, for error detection or error correction; Coding theory basic assumptions; Coding bounds; Error probability evaluation methods; Channel models; Simulation or testing of codes combining two or more codes or code structures, e.g. product codes, generalised product codes, concatenated codes, inner and outer codes
    • H03M13/2906Coding, decoding or code conversion, for error detection or error correction; Coding theory basic assumptions; Coding bounds; Error probability evaluation methods; Channel models; Simulation or testing of codes combining two or more codes or code structures, e.g. product codes, generalised product codes, concatenated codes, inner and outer codes using block codes

Abstract

 データ記憶部44は、LDPC符号化がなされたデータを入力する。min-sum処理部46は、入力したデータに対して、min-sumアルゴリズムを実行することによって、事前値比をもとに外部値比を更新させるチェックノード処理と、外部値比をもとに事前値比を更新させる変数ノード処理とを交互に実行する。制御部42は、変数ノード処理において更新される事前値比の大きさに応じて、チェックノード処理において外部値比を更新させる際に使用すべき正規化定数の大きさを調節する。

Description

復号装置および復号方法
 本発明は、復号技術に関し、特にLDPCによる符号化がなされたデータを復号する復号装置および復号方法に関する。
 近年、低S/Nの伝送路でも強力な誤り訂正能力をもつ誤り訂正符号として、LDPC(Low Density Parity Check Code)が注目され、多くの分野で適用されている。LDPCでは、送信側において、疎な検査行列をもとに生成される符号化行列によって、データが符号化される。ここで、疎な検査行列とは、要素が1または0からなる行列であって、1の数が少ない行列である。一方、受信側において、検査行列をもとにして、データの復号とパリティ検査とがなされる。特に、BP(Belief Propagation)法等による繰り返し復号によって復号性能が向上する。
 この復号では、検査行列の行方向に復号するチェックノード処理と、列方向に復号する変数ノード処理とを繰り返し実行する。チェックノード処理のひとつとして、Gallager関数や双曲線関数を用いるsum-product復号が知られている。sum-product復号では、伝送路ノイズの分散値から求まる通信路値を事前値として使用する。sum-product復号を簡略化した復号方法が、min-sum復号である。min-sum復号は、複雑な関数を用いることなく、比較演算、和演算等の簡単な処理だけでチェックノード処理を行うことが可能である。さらに、min-sum復号は、通信路値を必要としないので、処理の簡略化、高速化のために広く用いられている。min-sum復号の回路規模を削減するために、検査行列の各行での事前値比の最小値と次に小さな値を使用することが提案されている(例えば、特許文献1参照)。
特開2010-28408号公報
 min-sum復号は、sum-product復号よりも簡易に実現される。一方、min-sum復号の復号特性は、一般的にsum-product復号よりも悪化する傾向をもつ。そのため、min-sum復号の回路規模の増加を抑制しながら、復号特性を向上することが望まれる。
 本発明はこうした状況に鑑みてなされたものであり、その目的は、min-sum復号での復号特性を向上させる技術を提供することにある。
 上記課題を解決するために、本発明のある態様の復号装置は、符号化がなされたデータを入力する入力部と、入力部において入力したデータに対して、min-sumアルゴリズムを実行することによって、事前値比をもとに外部値比を更新させるチェックノード処理と、外部値比をもとに事前値比を更新させる変数ノード処理とを交互に実行する復号部と、復号部での変数ノード処理において更新される事前値比の大きさに応じて、チェックノード処理において外部値比を更新させる際に使用すべき正規化定数の大きさを調節する制御部と、を備える。
 この態様によると、事前値比の大きさに応じて正規化定数の大きさを調節するので、事前値比の確からしさを反映させた正規化定数の使用によって、復号特性を向上できる。
 制御部は、事前値比の大きさが大きくなるほど、正規化定数を大きくしてもよい。この場合、事前値比の確からしさが大きくなるほど、外部値比を更新させる際の事前値比の影響を大きくするので、復号特性を向上できる。
 制御部は、複数の正規化定数を記憶する記憶部と、復号部での変数ノード処理において更新される事前値比の大きさをもとに、記憶部に記憶した複数の正規化定数のうちのいずれかを選択する選択部と、を備えてもよい。この場合、記憶した複数の正規化定数のうちのいずれかを選択するので、処理の複雑化を抑制できる。
 本発明の別の態様は、復号方法である。この方法は、符号化がなされたデータを入力するステップと、入力したデータに対して、min-sumアルゴリズムを実行することによって、事前値比をもとに外部値比を更新させるチェックノード処理と、外部値比をもとに事前値比を更新させる変数ノード処理とを交互に実行するステップと、変数ノード処理において更新される事前値比の大きさに応じて、チェックノード処理において外部値比を更新させる際に使用すべき正規化定数の大きさを調節するステップと、を備える。
 調節するステップは、事前値比の大きさが大きくなるほど、正規化定数を大きくしてもよい。
 調節するステップは、変数ノード処理において更新される事前値比の大きさをもとに、メモリに記憶した複数の正規化定数のうちのいずれかを選択してもよい。
 なお、以上の構成要素の任意の組合せ、本発明の表現を方法、装置、システム、記録媒体、コンピュータプログラムなどの間で変換したものもまた、本発明の態様として有効である。
 本発明によれば、min-sum復号での復号特性を向上できる。
本発明の実施例に係る通信システムの構成を示す図である。 図1のLDPC符号化部において使用される検査行列を示す図である。 図1の復号部の構成を示す図である。 図3の復号部の動作を模式的に表したタナーグラフを示す図である。 図3の復号部における外部値比の更新の概要を示す図である。 図3の復号部における事前値比の更新の概要を示す図である。 図1の受信装置によるBER特性を示す図である。 図3の復号部による復号手順を示すフローチャートである。
 本発明を具体的に説明する前に、まず概要を述べる。本発明の実施例は、LDPC符号化を実行する送信装置と、送信装置において符号化されたデータ(以下、「符号化データ」という)に対して検査行列をもとに繰り返し復号を実行する受信装置とを含む通信システムに関する。特に、受信装置は、min-sumアルゴリズムを実行する。前述のごとく、min-sumアルゴリズムは、簡易な処理にて実現されるが、復号特性が悪化しやすい。処理量の増加を抑制しながら復号特性を改善するために、本実施例に係る通信システム、特に受信装置は、次のように構成される。
 min-sumアルゴリズムは、チェックノード処理と変数ノード処理とを繰り返し実行することによって、復号の精度を向上させていく。チェックノード処理は、正規化定数を使用しながら、事前値比によって外部値比を更新する。本実施例に係る受信装置は、事前値比の大きさをもとに、正規化定数を決定する。その際、複数の正規化定数が予め記憶され、そのうちのいずれかが選択される。また、受信装置は、決定した正規化定数を使用してチェックノード処理を実行する。
 図1は、本発明の実施例に係る通信システム100の構成を示す。通信システム100は、送信装置10、受信装置12を含む。送信装置10は、情報データ生成部20、LDPC符号化部22、変調部24を含む。受信装置12は、復調部26、復号部28、情報データ出力部30を含む。
 情報データ生成部20は、送信すべきデータを取得し、情報データを生成する。なお、取得したデータがそのまま情報データとされてもよい。情報データ生成部20は、情報データをLDPC符号化部22へ出力する。LDPC符号化部22は、情報データ生成部20から、情報データを入力する。LDPC符号化部22は、LDPCでの検査行列をもとにしたパリティ(以下、「LDPCパリティ」という)を情報データに付加する。LDPCパリティを付加した情報データが、前述の符号化データに相当する。LDPC符号化部22は、符号化データを変調部24に出力する。図2は、LDPC符号化部22において使用される検査行列を示す。検査行列Hmnは、m行n列の行列である。ここでは、説明を明瞭にするために、検査行列Hmnが4行8列であるとするが、これに限定されるものではない。図1に戻る。
 変調部24は、LDPC符号化部22から符号化データを入力する。変調部24は、符号化データを変調する。変調方式として、PSK(Phase Shift Keying)、FSK(Frequency Shift Keying)等が使用される。変調部24は、変調した符号化データを変調信号として送信する。復調部26は、変調部24から通信路、例えば無線伝送路を介して変調信号を受信する。復調部26は、変調信号を復調する。復調には公知の技術が使用されればよいので、ここでは説明を省略する。復調部26は、復調結果(以下、「復調データ」という)を復号部28へ出力する。
 復号部28は、復調部26からの復調データを入力する。復号部28は、復調データに対して、LDCPでの検査行列による復号処理を繰り返し実行する。復号処理として、例えば、min-sumアルゴリズムが実行される。min-sumアルゴリズムは、次の手順で実行される。
1.初期化:事前値比を初期化し、最大復号繰り返し回数を設定する。
2.チェックノード処理:検査行列の行方向に対して外部値比を更新する。
3.変数ノード処理:検査行列の列方向に対して事前値比を更新する。
4.一時推定語を計算する。
 これらの手順の詳細な説明は省略するが、後述のチェックノード処理において、正規化定数が使用される。復号部28は、変数ノード処理において更新した事前値比をもとに正規化定数を決定するが、詳細は後述する。復号部28は、復号結果(以下、「復号データ」という)を情報データ出力部30へ出力する。情報データ出力部30は、復号部28からの復号データを入力する。情報データ出力部30は、復号データをもとに情報データを生成する。なお、復号データがそのまま情報データとされてもよい。情報データ出力部30は、外符号復号部を含み、例えばCRC(Cyclic Redundancy Check)等の外符号を復号してもよい。
 この構成は、ハードウエア的には、任意のコンピュータのCPU、メモリ、その他のLSIで実現でき、ソフトウエア的にはメモリにロードされたプログラムなどによって実現されるが、ここではそれらの連携によって実現される機能ブロックを描いている。したがって、これらの機能ブロックがハードウエアのみ、ソフトウエアのみ、またはそれらの組合せによっていろいろな形で実現できることは、当業者には理解されるところである。
 図3は、復号部28の構成を示す。復号部28は、フレーム構成部40、制御部42、データ記憶部44、min-sum処理部46、復号結果演算部48を含む。また、制御部42は、検出部50、選択部52、正規化定数記憶部54を含み、min-sum処理部46は、チェックノード処理部56、変数ノード処理部58を含む。
 フレーム構成部40は、図示しない復調部26からの復調データを入力する。復調データは、通信路を介してのLDPC符号化がなされたデータといえる。フレーム構成部40は、復調データに含まれたフレーム同期信号を検出する。フレーム構成部40は、フレーム同期信号をもとに、復調データによって形成されるフレームの単位を特定する。例えば、フレームの先頭部分にフレーム同期信号が配置され、かつフレームの期間が固定長である場合、フレーム構成部40は、フレーム同期信号を検出してから固定長の期間をフレームと特定する。なお、LDPC符号化の単位がフレームであってもよい。フレーム構成部40は、フレーム単位にまとめた復調データをデータ記憶部44に記憶させる。データ記憶部44は、フレーム単位で復調信号を一時的に記憶する。
 min-sum処理部46は、データ記憶部44からの復調データを入力するとともに、選択部52からの正規化定数を入力する。min-sum処理部46は、正規化定数を使用して、復調データに対してmin-sumアルゴリズムを実行する。min-sumアルゴリズムでは、チェックノード処理部56と変数ノード処理部58とが交互に実行される。図4は、復号部28の動作を模式的に表したタナーグラフを示す。タナーグラフでは、b1からb8が変数ノードと呼ばれ、c1からc4がチェックノードと呼ばれる。ここでは、変数ノードの数をnとし、bnをn番目の変数ノードとする。また、チェックノードの数をmとし、cmをm番目のチェックノードとする。変数ノードb1からb8には、図3のデータ記憶部44に蓄えられたデータy1からy8が接続されている。図3に戻る。
 チェックノード処理部56は、選択部52からの正規化定数を入力するとともに、繰り返し復号の最初に事前値比βを初期化する。ここでは、データ記憶部44に記憶された復調データがそのまま使用される。次に、チェックノード処理部56は、事前値比の絶対値の最小値min|βmn’|を求める。チェックノード処理部56は、チェックノードにつながる変数ノードとの間で、cmからbmへの外部値比αmnを更新させる。αmnの計算は、検査行列Hmn=1を満たすすべての組(m、n)について、次のようになされる。
   αmn=a(Πsign(βmn’))・min|βmn’|・・・(1)
 ここで、n’はA(m)\n :A(m)はチェックノードmに接続する変数ノード集合で、\nはnを含まない差集合を示す。また、signはシグネチャ関数、min|βmn’|は絶対値の最小値選択を示す。ここで、aは正規化定数である。図5は、復号部28における外部値比の更新の概要を示す。外部値比α11は、β11’から導出される。つまり、チェックノード処理部56は、事前値比をもとに外部値比を更新させる。図3に戻る。事前値比の絶対値の最小値min|βmn’|の導出は、繰り返しごとになされる。
 変数ノード処理部58は、αmnから変数ノードにつながるチェックノードとの間で、bnからcmへの事前値比βmnを更新する。βmnの計算は、検査行列Hmn=1を満たすすべての組(m、n)について、次のようになされる。
   βmn=Σαm’n+λn・・・・(2)
 ここで、λnは、入力データynに等しい。入力データynは、復調部26からの復調データに相当する。また、m’はB(n)\m:B(n)は変数ノードnに接続するチェックノード集合で、\mはmを含まない差集合を示す。図6は、復号部28における事前値比の更新の概要を示す。事前値比β11は、α1’1から導出される。つまり、変数ノード処理部58は、外部値比をもとに事前値比を更新させる。図3に戻る。
 検出部50は、チェックノード処理部56から、チェックノード処理に使用される事前値比の絶対値の最小値min|βmn’|を入力する。この値は、変数ノード処理部58において更新される事前値比の大きさともいえる。検出部50は、1回のチェックノード処理で使用される複数の事前値比の絶対値の最小値min|βmn’|から、ひとつの最小値を選択する。検出部50は、選択した絶対値の最小値を選択部52へ出力する。正規化定数記憶部54は、複数の正規化定数を記憶する。ここでは、ふたつの正規化定数として、第1正規化定数と第2正規化定数とが記憶される。例えば、第1正規化定数が「0.65」であり、第2正規化定数が「0.72」である。つまり、第2正規化定数は、第1正規化定数よりも大きい。
 選択部52は、検出部50からの絶対値の最小値を入力する。選択部52は、絶対値の最小値としきい値とを比較して、比較結果をもとに、正規化定数記憶部54に記憶した複数の正規化定数のうちのいずれかを選択する。例えば、しきい値は「0.5」である。具体的に説明すると、選択部52は、絶対値の最小値が0.5よりも小さければ、第1正規化定数を選択し、絶対値の最小値が0.5以上であれば、第2正規化定数を選択する。そのため、事前値比の絶対値の大きさが大きくなるほど、正規化定数が大きくされる。
 事前値比の絶対値の大きさには、事前値比の確からしさが反映される。一方、式(1)に示されたように、正規化定数は、外部値比を更新させる際における事前値比の影響の程度に相当する。事前値比の確からしさが高い場合に、外部値比を更新させる際における事前値比の影響が大きくされ、事前値比の確からしさが低い場合に、外部値比を更新させる際における事前値比の影響が小さくされる。その結果、外部値比の更新精度が向上することによって、復号特性が向上される。
 選択部52は、選択した正規化定数をチェックノード処理部56へ出力する。選択した正規化定数は、チェックノード処理部56において外部値比αの更新に使用される。このように、制御部42は、変数ノード処理部58において更新される事前値比の大きさに応じて、チェックノード処理部56において外部値比を更新させる際に使用すべき正規化定数の大きさを調節する。
 復号結果演算部48は、チェックノード処理部56での処理と変数ノード処理部58での処理とが所定回数繰り返された後、一時推定語を計算する。なお、復号結果演算部48は、所定回数繰り返される前であっても、パリティ検査の結果が正しければ一時推定語を計算してもよい。復号結果演算部48は、一時推定語を復号結果として出力してもよい。
 図7は、受信装置12によるBER特性を示す。図7において、横軸が伝送路のS/Nの相対値、縦軸がビットエラーレートを示す。また、ひし形の印が、正規化定数を0.72に固定してチェックノード処理を実行した場合に相当し、四角の印が、図3での復号部28のごとく、第1正規化定数あるいは第2正規化定数に切りかえてチェックノード処理を実行した場合に相当する。正規化定数を切りかえた場合は、正規化定数を固定する場合と比較して、付加ノイズの大きさにかかわらず、復号特定が向上している。
 以上の構成による通信システム100の動作を説明する。図8は、復号部28による復号手順を示すフローチャートである。チェックノード処理部56は、事前値比βを初期化する(S10)。チェックノード処理部56は、min|βmn’|を導出する(S12)。選択部52は、min|βmn’|がしきい値0.5よりも小さければ(S14のY)、正規化定数aとして第1正規化定数0.65を選択する(S16)。一方、選択部52は、min|βmn’|がしきい値0.5よりも小さくなければ(S14のN)、正規化定数aとして第2正規化定数0.72を選択する(S18)。チェックノード処理部56は、正規化定数aを使用して外部値比αmnを更新する(S20)。変数ノード処理部58は、外部値比αmnを使用して、事前値比βmnを更新する(S22)。繰り返し復号が終了されなければ(S24のN)、ステップ12に戻る。繰り返し復号が終了されれば(S24のY)、処理は終了される。
 本発明の実施例によれば、事前値比の大きさに応じて正規化定数の大きさを調節するので、外部値比を更新する際に、事前値比の確からしさを反映させた正規化定数を使用できる。また、事前値比の確からしさを反映させた正規化定数が使用されるので、復号特性を向上できる。また、事前値比の大きさが大きくなるほど、正規化定数を大きくするので、事前値比の確からしさが大きくなるほど、外部値比を更新させる際の事前値比の影響を大きくできる。また、事前値比の大きさが小さくなるほど、正規化定数を小さくするので、事前値比の確からしさが小さくなるほど、外部値比を更新させる際の事前値比の影響を小さくできる。また、記憶した複数の正規化定数のうちのいずれかを選択するので、処理の複雑化を抑制できる。また、正規化定数を選択するために使用される最小値は、チェックノード処理において既に導出されているので、新たな処理の付加を小さくできる。
 以上、本発明を実施例をもとに説明した。この実施例は例示であり、それらの各構成要素や各処理プロセスの組合せにいろいろな変形例が可能なこと、またそうした変形例も本発明の範囲にあることは当業者に理解されるところである。
 本発明の実施例において、通信システム100は無線通信システムを前提としているので、送信装置10および受信装置12は、無線通信装置に含まれる。しかしながらこれに限らず例えば、通信システム100は有線通信システムを前提としてもよい。その際、送信装置10および受信装置12は、有線通信装置に含まれる。本変形例によれば、本発明をさまざまな装置に適用できる。
 本発明の実施例において、正規化定数記憶部54に記憶され、かつ選択部52において選択の対象とされる正規化定数の数は、2であるとしている。しかしながらこれに限らず例えば、正規化定数の数は、3以上であってもよい。その際、選択部52において、正規化定数の数に応じた数のしきい値も規定される。本変形例によれば、正規化定数を細かく設定できる。
 本発明の実施例において、送信装置10は、LDPC符号化を実行している。しかしながらこれに限らず例えば、送信装置10は、LDPC符号化以外の符号化であっても、復号の際にsum-productアルゴリズムを実行可能な符号化を実行してもよい。本変形例によれば、本発明をさまざまな符号化に適用できる。
 10 送信装置、 12 受信装置、 20 情報データ生成部、 22 LDPC符号化部、 24 変調部、 26 復調部、 28 復号部、 30 情報データ出力部、 40 フレーム構成部、 42 制御部、 44 データ記憶部、 46 min-sum処理部、 48 復号結果演算部、 50 検出部、 52 選択部、 54 正規化定数記憶部、 56 チェックノード処理部、 58 変数ノード処理部、 100 通信システム。
 本発明によれば、min-sum復号での復号特性を向上できる。

Claims (6)

  1.  符号化がなされたデータを入力する入力部と、
     前記入力部において入力したデータに対して、min-sumアルゴリズムを実行することによって、事前値比をもとに外部値比を更新させるチェックノード処理と、外部値比をもとに事前値比を更新させる変数ノード処理とを交互に実行する復号部と、
     前記復号部での変数ノード処理において更新される事前値比の大きさに応じて、チェックノード処理において外部値比を更新させる際に使用すべき正規化定数の大きさを調節する制御部と、
     を備えることを特徴とする復号装置。
  2.  前記制御部は、事前値比の大きさが大きくなるほど、正規化定数を大きくすることを特徴とする請求項1に記載の復号装置。
  3.  前記制御部は、
     複数の正規化定数を記憶する記憶部と、
     前記復号部での変数ノード処理において更新される事前値比の大きさをもとに、前記記憶部に記憶した複数の正規化定数のうちのいずれかを選択する選択部と、
     を備えることを特徴とする請求項1または2に記載の復号装置。
  4.  符号化がなされたデータを入力するステップと、
     入力したデータに対して、min-sumアルゴリズムを実行することによって、事前値比をもとに外部値比を更新させるチェックノード処理と、外部値比をもとに事前値比を更新させる変数ノード処理とを交互に実行するステップと、
     変数ノード処理において更新される事前値比の大きさに応じて、チェックノード処理において外部値比を更新させる際に使用すべき正規化定数の大きさを調節するステップと、
     を備えることを特徴とする復号方法。
  5.  前記調節するステップは、事前値比の大きさが大きくなるほど、正規化定数を大きくすることを特徴とする請求項4に記載の復号方法。
  6.  前記調節するステップは、変数ノード処理において更新される事前値比の大きさをもとに、メモリに記憶した複数の正規化定数のうちのいずれかを選択することを特徴とする請求項4または5に記載の復号方法。
PCT/JP2011/005290 2010-09-30 2011-09-20 復号装置および復号方法 WO2012042786A1 (ja)

Priority Applications (2)

Application Number Priority Date Filing Date Title
CN2011800472473A CN103155419A (zh) 2010-09-30 2011-09-20 解码装置及解码方法
US13/830,415 US20130268821A1 (en) 2010-09-30 2013-03-14 Decoding apparatus and decoding method for decoding data encoded by ldpc

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
JP2010-222985 2010-09-30
JP2010222985A JP2012080283A (ja) 2010-09-30 2010-09-30 復号装置および復号方法

Related Child Applications (1)

Application Number Title Priority Date Filing Date
US13/830,415 Continuation US20130268821A1 (en) 2010-09-30 2013-03-14 Decoding apparatus and decoding method for decoding data encoded by ldpc

Publications (1)

Publication Number Publication Date
WO2012042786A1 true WO2012042786A1 (ja) 2012-04-05

Family

ID=45892279

Family Applications (1)

Application Number Title Priority Date Filing Date
PCT/JP2011/005290 WO2012042786A1 (ja) 2010-09-30 2011-09-20 復号装置および復号方法

Country Status (4)

Country Link
US (1) US20130268821A1 (ja)
JP (1) JP2012080283A (ja)
CN (1) CN103155419A (ja)
WO (1) WO2012042786A1 (ja)

Families Citing this family (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP5365601B2 (ja) * 2010-09-30 2013-12-11 株式会社Jvcケンウッド 復号装置および復号方法
US9391647B2 (en) * 2014-07-18 2016-07-12 Storart Technology Co., Ltd. Decoder and decoding method thereof for min-sum algorithm low density parity-check code

Family Cites Families (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5359606A (en) * 1992-02-12 1994-10-25 Storage Technology Corporation Data quality analysis in a data signal processing channel
EP1059757A1 (fr) * 1999-06-11 2000-12-13 Alcatel Procédé de codage par blocs d'une cellule ATM utilisant un code produit
JP3891186B2 (ja) * 2004-03-22 2007-03-14 住友電気工業株式会社 復号装置および前処理装置
JP4320418B2 (ja) * 2005-09-26 2009-08-26 日本電気株式会社 復号装置および受信装置
US20070245217A1 (en) * 2006-03-28 2007-10-18 Stmicroelectronics S.R.L. Low-density parity check decoding
KR20090064268A (ko) * 2007-12-15 2009-06-18 한국전자통신연구원 가변 보정값을 이용한 복호화 장치 및 그 방법
US8677227B2 (en) * 2010-08-25 2014-03-18 Royal Institution for the Advancement of Learning / McGill University Method and system for decoding
JP5365601B2 (ja) * 2010-09-30 2013-12-11 株式会社Jvcケンウッド 復号装置および復号方法

Non-Patent Citations (4)

* Cited by examiner, † Cited by third party
Title
CHEN RONG ET AL.: "Modified Normalized Min-Sum Decoding of LDPC Codes", SIGNAL PROCESSING, 2008. ICSP 2008., 29 October 2008 (2008-10-29), pages 1811 - 1814 *
JINGHU CHEN ET AL.: "Reduced-Complexity Decoding of LDPC Codes", IEEE TRANSACTIONS ON COMMUNICATIONS, vol. 53, no. 8, August 2005 (2005-08-01), pages 1288 - 1299 *
MAHDI SHAGHAGHI ET AL.: "Combined Normalized and Offset Min-Sum Decoding over Partial Response Channels, Information, Communications and Signal Processing", ICICS 2009., 10 December 2009 (2009-12-10) *
XIAOFU WU ET AL.: "Adaptive-Normalized/Offset Min-Sum Algorithm", IEEE COMMUNICATIONS LETTERS, vol. 14, no. 7, July 2010 (2010-07-01), pages 667 - 669 *

Also Published As

Publication number Publication date
JP2012080283A (ja) 2012-04-19
CN103155419A (zh) 2013-06-12
US20130268821A1 (en) 2013-10-10

Similar Documents

Publication Publication Date Title
JP2012151676A (ja) 復号装置および復号方法
US8103935B2 (en) Test matrix generating method, encoding method, decoding method, communication apparatus, communication system, encoder and decoder
US20090063930A1 (en) Check matrix generating method, encoding method, decoding method, communication device, encoder, and decoder
KR102568716B1 (ko) Ldpc 코드의 디코딩을 위한 장치 및 방법
US20110138262A1 (en) Method and apparatus for channel encoding and decoding in a communication system using a low-density parity check code
JP4832447B2 (ja) チャネルコードを用いた復号化装置及び方法
US8214717B2 (en) Apparatus and method for decoding LDPC code based on prototype parity check matrixes
US9143165B2 (en) Decoding apparatus and decoding method for decoding LDPC-encoded data
JP5365601B2 (ja) 復号装置および復号方法
WO2012042786A1 (ja) 復号装置および復号方法
US9026880B2 (en) Decoding apparatus and decoding method for decoding LDPC-encoded data
US10341056B2 (en) Decoding apparatus and method in mobile communication system using non-binary low-density parity-check code
JP2006060695A (ja) 情報復号方法、情報符号化方法、情報通信方法、情報復号装置、送信装置及び情報通信システム
JP5772622B2 (ja) 復号装置および復号方法
JP2014045436A (ja) 送信装置、受信装置、送信方法、受信方法
WO2019229846A1 (ja) 送信機、受信機、通信システム、および符号化率の変更方法
JP2013070133A (ja) 復号装置および復号方法
JP2012175564A (ja) 復号装置、符号化装置、復号方法、符号化方法
JP5018807B2 (ja) 復号化装置
JP7038910B2 (ja) 復号装置、制御回路および記憶媒体
JP2013150193A (ja) 復号装置および復号方法
JP2013207396A (ja) 復号装置、復号方法、プログラム
JP2012195684A (ja) 復号装置および復号方法
WO2022066030A1 (en) Graph-based list decoding with early list size reduction
JP2012039450A (ja) 復号装置および復号方法

Legal Events

Date Code Title Description
WWE Wipo information: entry into national phase

Ref document number: 201180047247.3

Country of ref document: CN

121 Ep: the epo has been informed by wipo that ep was designated in this application

Ref document number: 11828352

Country of ref document: EP

Kind code of ref document: A1

NENP Non-entry into the national phase

Ref country code: DE

122 Ep: pct application non-entry in european phase

Ref document number: 11828352

Country of ref document: EP

Kind code of ref document: A1