CN105322970B - 针对下一代无线广播的ldpc码字及编码方法和编解码器 - Google Patents

Abstract

本发明揭示了一种新型的结构化的重复累积型(S‑IRA)的LDPC码字、对应的编码器、解码器及编码方法，其码字的结构为H＝[H′₁ПP′]，H′₁为信息比特矩阵，P′是校验比特矩阵，ПP′是对所述校验比特矩阵做行变换，其中信息比特矩阵H′₁包括多个循环子矩阵p_i,j，每一个循环子矩阵只能是单位循环偏移矩阵或全零矩阵。采用了本发明的技术方案，通过大量仿真模拟，找出了比现有技术更适用于HSS译码算法的一种LDPC码字的信息比特矩阵结构，以及使用这种LDPC码的编码器、解码器，提升了LDPC码字的性能。另外，本发明开公开了一种对应上述S‑IRA结构的编码方法、编码器。

Description

针对下一代无线广播的LDPC码字及编码方法和编解码器

技术领域

本发明涉及一种LDPC码字及使用该码字的编码器、解码器、对应的编码方法，更具体地说，涉及一种S-IRA LDPC码字及对应的编码器、解码器和编码方法。

背景技术

低密度奇偶校验码字(Low density Parity Check,LDPC)根据其结构主要可以分为两类，一类是随机的码字，最经典的当属MacKay码，他还有专门的网页给出他的各种码字(MacKay 1999)(Richardson2001)(Luby 2001)(Richardson and Urbanke 2001)；另外一类是基于代数组合结构(Combinatorial)来设计的码字。随机码字能够非常好的逼近香农极限，但是由于‘1’分布的随机性，导致编码器的设计和译码器的设计并不具有并行或者规律性可行，所以不适合需要具备一定吞吐量系统，因此也就没有被广泛应用了。

而基于代数组合结构的码字的出现很好的解决了这方面的问题，这其中，有一类基于有限域(Finite Geometry)设计的码字具有很好的性能(Y.Kou and S.Lin 2001)，但是这类码字的缺点是由于其H矩阵密度比较高(大的行重列重)，所以当使用基于置信传播的一类算法时，复杂度非常高。而另一类准循环码字(Quasi-cyclic LDPC,QC-LDPC)是一类非常重要的基于代数组合构造的码字。QC-LDPC码字主要的构造是基于准循环的单位子矩阵。(J.L.Fan2000)(R.M.Tanner 2001)(R.M.Tanner 2001)(T.Okamura 2003)(R.M.Tanner2004)这种准循环的单位子矩阵结构非常适合实现并行操作的硬件，比如实现并行度大、进而高吞吐率的译码器。传统的这种QC-LDPC码字尽管适合并行度高的译码器实现，提高了吞吐率，但是通过逆向方法得到了QC结构的生成矩阵可能并不稀疏，或者就算稀疏，其用生成矩阵来编码得到校验比特并不是显然的，要通过求线性方程组来获得，因此传统的QC-LDPC码字的编码器还是相对复杂的。为了解决这个问题，学者Zhang和Ryan首先提出的结构化的重复累积码(Structured Irregular Repeat Accumulator code，S-IRA)LDPC码字(Zhangand Ryan 2006)，该结构在适合高并行译码器的实现的同时，可以以非常简便高效的方法来完成编码。该种码字结构有如下特点，信息比特所对应的矩阵部分由准循环子矩阵组成，而校验比特所对应的矩阵部分是由双对角阵组成的。

目前S-IRA码字已经被广泛应用在各大通信标准中，主要包括，欧洲第二代数字广播电视传输标准DVB系列(ETSI,2006,DVBT22009,DVB-C22009,DVB-NGH 2012)；IEEE802.11n无线局域网标准(IEEE 802.11n 2009)；IEEE802.11e无线广域网标准(IEEE802.16e2006)；中国数字电视地面传输标准(DTTB)(GB20600-2006)；移动多媒体广播(CMMB2006)；北美CCSDS的近地深空通信系统(CCSDS2007)；以及一些磁盘存储设备的标准等等。从整个国际范围数字通信领域的发展态势来看，还会有更多的标准正在或将来会用到LDPC码字。

从目前已经提交的标准中，特别是商业上非常成功的DVBT2、DVBS2标准，以及最近才定下标准并且商业上有广阔前景的DVB-NGH标准(2012年底定稿)来看，其使用的S-IRA码字所对应的校验矩阵主要使用的结构如下：

H＝[ΠH₁P]

其中H₁是信息比特对应的矩阵部分，Π是对H₁的一个某种形式的行变换，而P是校验比特对应的矩阵部分。

而：

是由大小的循环子阵或者0矩阵组成。

例如，P_i,j的第一种结构如下所示：

此时，P_i,j是由两个单位偏移阵组成。进一步地，P_i,j还可以是由N个单位循环矩阵组成，N＞2的整数。

P_i,j的第二种结构如下所示：

这时候P_i,j是由全零矩阵组成。

由于P_i,j可以由一个以上的单位循环阵组成，导致其并不适合HSS(Horizontalshuffle scheduling)译码算法的硬件实施。关于这点在DVBT2和S2的实现方法的文献中有不少提及到，并提出了相关的牺牲复杂度的解决办法。

而P是校验比特对应的矩阵部分，其是如下的双对角阵：

发明内容

本发明的目的旨在提供一种S-IRA LDPC码字及对应的编码器、解码器和编码方法，来解决现有技术中常见的S-IRA LDPC码的校验矩阵的结构所带来的不适合HSS(Horizontal shuffle scheduling)译码算法、影响整个LDPC码字性能的问题。

本专利即提出了一种P_i,j只有0个或者1个单位循环矩阵组成的结构。在保持性能的条件下，适用于HSS译码。同时提出一种具体参数的码字，及其码表，并提出了相应的编码方法编码器、译码方法及译码器。

依据上述目的，实施本发明的一种用于编解码器的S-IRA LDPC码字，其码字的结构为：H＝[H′₁ΠP′]，H′₁为信息比特矩阵，P′是校验比特矩阵，ΠP′是对校验比特矩阵做行变换。其中，信息比特矩阵H′₁包括多个循环子矩阵p_i,j，每一个循环子矩阵只能是单位循环偏移矩阵或全零矩阵。

依据上述目的，实施本发明的一种LDPC编码器，其采用一种S-IRA结构的LDPC码字，S-IRA LDPC码字的结构为：H＝[H′₁ΠP′]，H′₁为信息比特矩阵，P′是校验比特矩阵，ΠP′是对校验比特矩阵做行变换。其中，信息比特矩阵H′₁包括多个循环子矩阵p_i,j，每一个循环子矩阵只能是单位循环偏移矩阵或全零矩阵。

依据上述目的，实施本发明的一种LDPC解码器，其采用一种S-IRA结构的LDPC码字，S-IRA LDPC码字的结构为：H＝[H′₁ΠP′]，H′₁为信息比特矩阵，P′是校验比特矩阵，ΠP′是对校验比特矩阵做行变换。其中，信息比特矩阵H′₁包括多个循环子矩阵p_i,j，每一个循环子矩阵只能是单位循环偏移矩阵或全零矩阵。

依据上述主要特征，本发明编码器、解码器及其中的S-IRA LDPC码字的信息比特矩阵为m行×n-m列的矩阵：

其中每一个循环子矩阵p_i,j的大小为

依据上述主要特征，本发明编码器、解码器及其中的S-IRA LDPC码字的校验比特矩阵P′为m行×m列的矩阵：其主对角线和次对角线上均为1，其余位置为0。

依据上述目的，实施本发明的S-IRA LDPC码字的编码方法包括以下步骤：

获得信息比特{i₀,i₁,i₂,i₃,i₄,i₅,...,i_n-m-1}；

初始化校验比特p₀＝0,p₁＝0,p₂＝0,p₃＝0,p₄＝0,...,p_m-1＝0；

将每一个校验比特p_k以及与其相连的信息比特做模2和，k＝0,1,2…m-1，并做重 新排列，得到重排后的校验比特序列

将重排后的校验比特序列做如下累加：

p′₀＝p′₀

依据上述目的，实施本发明的LDPC编码方法和编码器，其中编码器内置的编码运算模块采用了所述LDPC的编码方法，其包括：

计算校验比特其中，j＝0,1,2,3,...,m-1；表示在低密度奇偶校验矩阵中与p_j所关联的信息比特；y_j是信息比特的序号，根据如下公式得到：

其中，q＝320，m＝19200,x表示参与奇偶校验比特累加的信息比特的地址，x的表为：

码表：码率2/3 m＝19200,码长n＝57600

采用了本发明的技术方案，通过大量仿真模拟，找出了比现有技术更适用于HSS(Horizontal shuffle scheduling)译码算法的一种S-IRALDPC码字的信息比特矩阵结构，以及使用这种S-IRA LDPC码的编码器、解码器，从而产生了意想不到的S-IRALDPC码字性能上的提升。

具体实施方式

下面结合实施例进一步说明本发明的技术方案。

HSS(Horizontal Shuffle Scheduling)算法相比于洪水(Flooding)算法的区别在于，Flooding算法则是必须等到所有的行操作完之后，得到的数据一次性进行更新，然后用到下一次迭代中去，而HSS算法中在某一次迭代里，每一行行操作后得到的结果可以立即更新，用到仍然在本次迭代的下一次行操作中去，这样可以大大提高译码算法的收敛速度。另一方面，HSS算法只需要保存n个(n为码长)软信息和的数据，以及m×2个(m为校验矩阵的行数)行操作的结果软值信息，相比于Flooding算法，节省了非常多的芯片面积。

但是，现有的HSS算法在选择循环子块时，循环子块通常不是单位子块，而是两个或者两个以上的单位子块，这在并行操作的过程中势必导致内存访问的冲突。这是因为如果循环子块由两个以上的单位子块构成，那么当循环子块在并行行操作的时候，会有两个行的行操作输入同时要求读取同一块内存，并且在操作完之后同时写同一块内存。这既没有达到HSS算法的初衷，也会导致内存冲突。

因此，基于现有标准中LDPC码字结构的缺点，具体来说，是信息比特矩阵中的循环子矩阵可能由有多个循环单位阵组成导致不适合HSS译码算法实现的问题，本发明提出一种新的S-IRA LDPC码字的结构，其校验矩阵的结构如下：

H＝[H′₁ΠP′]

其中，H′₁是信息比特矩阵，P′是校验比特矩阵，ΠP′是对校验比特矩阵P′做的一个某种形式的行变换。

信息比特矩阵H′₁是一个m行×n-m列的矩阵，其具体结构如下所示：

在本发明中，信息比特矩阵H′₁包括多个循环子矩阵p_i,j，H′₁中的每一个循环子矩阵p_i,j的大小为每一个循环子矩阵只能是单位循环偏移矩阵或全零矩阵，即这里的H′₁是由L×J个大小的单位循环偏移矩阵或者0矩阵构成。这里的单位循环偏移矩阵是指由同样大小的单位矩阵循环向右偏移得到的。

根据上述的p_i,j结构的限定可以得到，本发明的循环子矩阵p_i,j只可能是如下两种具体的结构形式：

此时p_i,j由单位循环偏移矩阵构成。

2)此时p_i,j是由全零矩阵构成。

另一方面，为了配合信息比特矩阵H′₁的结构，本发明的校验比特矩阵P′是一个m行×m列的矩阵，其具体结构如下所示：

由上述结构可以看出，校验比特矩阵P′是一种特殊的双对角矩阵，其主对角上都是‘1’，次对角线上也为‘1’，各行、列的其余部分位置上均为‘0’。

本发明另外还公开一种LDPC编码器，其采用的就是上述的S-IRALDPC码字，具体来说，其校验矩阵的具体结构是：

H＝[H′₁ΠP′]，其中，H′₁为信息比特矩阵，P′是校验比特矩阵，ΠP′是对校验比特矩阵做行变换。特别的，信息比特矩阵H′₁包括多个循环子矩阵p_i,j，每一个循环子矩阵只能是单位循环偏移矩阵或全零矩阵。

本发明另外还公开一种LDPC解码器，其采用的就是上述的S-IRALDPC码字，具体来说，其校验矩阵的具体结构是：

H＝[H′₁ΠP′]，其中，H′₁为信息比特矩阵，P′是校验比特矩阵，ΠP′是对校验比特矩阵做行变换。特别的，信息比特矩阵H′₁包括多个循环子矩阵p_i,j，每一个循环子矩阵只能是单位循环偏移矩阵或全零矩阵。

由于本发明的编码器和解码器均采用上述公开的LDPC码字，因此其LDPC码字的其他细节特性在上述说明书中已公开，这里不再重复说明。

此外，本发明还公开了上述LDPC码字的编码方法，其主要步骤如下：

步骤S1：获得信息比特，设置已知的信息比特为{i₀,i₁,i₂,i₃,i₄,i₅,...,i_n-m-1}，所谓编码即利用校验矩阵H求出校验比特：

步骤S2：初始化校验比特p₀＝0,p₁＝0,p₂＝0,p₃＝0,p₄＝0,...,p_m＝0；

步骤S3：将每一个校验比特p_i以及与其相连的信息比特做模2和，即：与p_i相连的信息比特的模2和，其中i＝0,1,2…m-1。之后，将上述模2和之后的校验比特p_i做重新排列：

由此得到重排后的校验比特序列

步骤S4：将重排后的校验比特序列做如下累加：

p′₀＝p′₀

最终得到校验比特序列：

通过本发明的说明书所公开的技术方案可见，本发明的S-IRALDPC码字的特点是其信息比特矩阵中的循环子矩阵除了0矩阵的结构之外，只可能由单位循环偏移矩阵构成，这种循环子矩阵的选择适应了HSS算法并行计算是基于循环子块的技术特征，因此当循环子块在并行行操作的时候，不存在两个行的行操作输入同时要求读取同一块内存，也不存在操作完之后同时写同一块内容，这样能够避免内存冲突。

根据本发明的信息比特矩阵和校验比特矩阵所构成的S-IRALDPC码、应用本发明LDPC码的编码器、解码器在HSS算法中能够有较佳的码字性能。

此外，本发明还公开一种与上述S-IRA LDPC码字相对应的编码方法和编码器，并且能够对应上述结构。编码器内置有编码运算模块，并且编码运算模块采用了如下的LDPC编码方法：

在编码运算模块中，

计算校验比特；其中，j＝0,1,2,3,...,m-1；表示在低密度奇偶校验矩阵中与p_j所关联的信息比特；y_j是信息比特的序号，根据如下公式得到：

其中，q＝320，m＝19200,x表示参与奇偶校验比特累加的信息比特的地址，x的表为：

码表：码率2/3 m＝19200,码长n＝57600

具体来说，令LDPC的码字为：

c＝(i₀,i₁,...,i_j,...,i_K-1,p₀,p₁,...,p_m-1)；其中，(i₀,i₁,...,i_n-m-1)为信息比特比特，是已知的{1,0}序列。(p₀,p₁,p₂,...,p_m-1)为校验比特，为待计算的比特。

首先初始化所述校验部分所对应的各校验比特，

即p₀＝0,p₁＝0,p₂＝0,p₃＝0,p₄＝0,p₅＝0,...,p_m-1＝0，其中每个p_i代表校验矩阵中的一行，例如p_m代表校验矩阵中的第m行。

将校验比特按照q个比特为一组进行分组以得到多个校验比特组。

具体地，首先，设置所述校验比特为{p₀,p₁,p₂,p₃,p₄,p₅,...,p_m-1}。然后，将所述校验比特按顺序以q个比特为一组进行分组以得到多个校验比特组。

例如，第j个校验比特组为：

{p_jq+0,p_jq+1,...,p_jq+(q-1)}，其中，j取值为(0、1、2、…、Q-1),其中

其次，将各校验比特组中的校验比特与其在低密度奇偶校验矩阵中所关联的信息比特进行累加处理。

具体地，对每个校验比特组中的q个比特p_m作如下异或运算：

其中，j＝0,1,2,3,...,m-1；表示在低密度奇偶校验矩阵中与p_j所关联的信息比特；y_j是信息比特的序号，根据如下公式得到：

其中，q＝320，m＝24000,x表示参与和奇偶校验比特累加的信息比特的地址

x表示各个校验比特组中第一个校验比特(例如可以是p₀，p_q+0，p_2q+0，...,p_jq+0,...)所代表的所述低密度奇偶校验矩阵中的行(对应第0,q,2q,3q,...,jq,...行)里“1”所在列的位置，但不包括所述低密度奇偶校验矩阵中校验部分中的“1”的列的位置。

以表1的码字为例，q＝320，校验比特数m＝19200，信息比特数n-m＝38400。

表1中的第一行数字：

289 594 668 1170 1821 2008 3418 5204 5819 6761 17005

18751 30592 33504

每个数字代表了低密度奇偶校验矩阵中的第一行(对应第一个校验比特p₀)中“1”的位置(即列的位置)，但这个位置并不包括低密度奇偶校验矩阵的校验部分(即双对对角部分)的“1”的列的位置。

另外该行的数字即为x，代表了第一个校验比特组中的第一个比特p₀所代表校验矩阵中的第0行的“1”的位置(即列的位置，列同样以0开始计数)。

那么有：

做完这个之后，则根据公式(1)有：

对于其他行依照上述公式(1)依次类推，在此不一一列举。

之后对累加后的各校验比特作交织处理。

具体地，包括：对累加后的各校验比特依照置换格式作交织处理，其中所述置换格式通过如下公式实现：

p_iQ'＝p_i；p_iQ+1'＝p_i+q；p_iQ+2'＝p_i+2q；p_iQ+3'＝p_i+3q；

p_iQ+4'＝p_i+4q,...,p_iQ+Q-1'＝p_i+(Q-1)q；

其中，i＝0、1、2、3、……、q-1。

例如，

p₀'＝p₀；p₁'＝p_0+q；p₂'＝p_0+2q；p₃'＝p_0+3q；

p₄'＝p_0+4q,...,p_Q-1'＝p_0+(Q-1)q；

p_Q'＝p₁；p_Q+1'＝p_1+q；p_Q+2'＝p_1+2q；p_Q+3'＝p_1+3q；

p_Q+4'＝p_1+4q,...,p_2Q-1'＝p_1+(Q-1)q；

p_(q-1)Q'＝p_q-1；p_(q-1)Q+1'＝p_(q-1)+q；p_(q-1)Q+2'＝p_(q-1)+2q；

p_(q-1)Q+3'＝p_(q-1)+3q；

p_(q-1)Q+4'＝p_(q-1)+4q,...,p_(q-1)Q+Q-1'＝p_(q-1)+(Q-1)q；

其中，

在本实施例中，{p₀,p₁,p₂,p₃,p₄,p₅,...,p_m-1}表示交织前的校验比特；

{p₀',p₁',p₂',p₃',p₄',p₅',...,p_m-1'}表示交织后的校验比特。

最后将经过交织处理后的各校验比特进行模2加运算以得到最终的校验比特。

具体地，本步骤通过如下公式实现：

p′₀＝p′₀

得到的(p₀',p₁',...p_m-1')即为最终编码后的校验比特，最终得到的LDPC码c＝(i₀,i₁,...,i_j,...,i_n-m-1,p₀',p₁',...,p_m-1')。

对于现有技术中通过牺牲复杂度来解决LDPC码用于HSS算法时内存冲突的问题，本发明的S-IRA LDPC码、使用S-IRA LDPC码的编码器、解码器中的信息比特矩阵的选择设计能够产生意想不到的技术效果，从码字结构本身上，有效地降低了HSS算法的复杂度，解决了上述现有技术中存在的技术难题。

所属领域的技术人员应当认识到，以上的说明书仅是本发明众多实施例中的一种或几种实施方式，而并非用对本发明的限定。任何对于以上所述实施例的均等变化、变型以及等同替代等技术方案，只要符合本发明的实质精神范围，都将落在本发明的权利要求书所保护的范围内。

Claims (2)

1.一种LDPC码的编码方法，其特征在于，包括以下步骤：

计算校验比特其中，j＝0,1,2,3,...,m-1；表示在低密度奇偶校验矩阵中与p_j所关联的信息比特；y_j是信息比特的序号，根据如下公式得到：

其中，校验比特组中比特个数q＝320，校验比特数m＝19200,x表示参与奇偶校验比特累加的信息比特的地址，x的表为：

码表：码率2/3m＝19200,码长n＝57600

2.一种LDPC编码器，其特征在于，所述编码器包括：

编码运算模块，用以计算校验比特其中，j＝0,1,2,3,...,m-1；

表示在低密度奇偶校验矩阵中与p_j所关联的信息比特；y_j是信息比特的序号，根据如下公式得到：

其中，校验比特组中比特个数q＝320，校验比特数m＝19200,x表示参与奇偶校验比特累加的信息比特的地址，x的表为：

码表：码率2/3m＝19200,码长n＝57600