CN102394660B - 分组交织的准循环扩展并行编码ldpc码的编码方法和编码器 - Google Patents
分组交织的准循环扩展并行编码ldpc码的编码方法和编码器 Download PDFInfo
- Publication number
- CN102394660B CN102394660B CN201110244269.0A CN201110244269A CN102394660B CN 102394660 B CN102394660 B CN 102394660B CN 201110244269 A CN201110244269 A CN 201110244269A CN 102394660 B CN102394660 B CN 102394660B
- Authority
- CN
- China
- Prior art keywords
- matrix
- bit
- ldpc code
- check
- row
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Active
Links
Classifications
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03M—CODING; DECODING; CODE CONVERSION IN GENERAL
- H03M13/00—Coding, decoding or code conversion, for error detection or error correction; Coding theory basic assumptions; Coding bounds; Error probability evaluation methods; Channel models; Simulation or testing of codes
- H03M13/03—Error detection or forward error correction by redundancy in data representation, i.e. code words containing more digits than the source words
- H03M13/05—Error detection or forward error correction by redundancy in data representation, i.e. code words containing more digits than the source words using block codes, i.e. a predetermined number of check bits joined to a predetermined number of information bits
- H03M13/11—Error detection or forward error correction by redundancy in data representation, i.e. code words containing more digits than the source words using block codes, i.e. a predetermined number of check bits joined to a predetermined number of information bits using multiple parity bits
- H03M13/1102—Codes on graphs and decoding on graphs, e.g. low-density parity check [LDPC] codes
- H03M13/1191—Codes on graphs other than LDPC codes
- H03M13/1194—Repeat-accumulate [RA] codes
- H03M13/1197—Irregular repeat-accumulate [IRA] codes
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03M—CODING; DECODING; CODE CONVERSION IN GENERAL
- H03M13/00—Coding, decoding or code conversion, for error detection or error correction; Coding theory basic assumptions; Coding bounds; Error probability evaluation methods; Channel models; Simulation or testing of codes
- H03M13/03—Error detection or forward error correction by redundancy in data representation, i.e. code words containing more digits than the source words
- H03M13/05—Error detection or forward error correction by redundancy in data representation, i.e. code words containing more digits than the source words using block codes, i.e. a predetermined number of check bits joined to a predetermined number of information bits
- H03M13/11—Error detection or forward error correction by redundancy in data representation, i.e. code words containing more digits than the source words using block codes, i.e. a predetermined number of check bits joined to a predetermined number of information bits using multiple parity bits
- H03M13/1102—Codes on graphs and decoding on graphs, e.g. low-density parity check [LDPC] codes
- H03M13/1148—Structural properties of the code parity-check or generator matrix
- H03M13/116—Quasi-cyclic LDPC [QC-LDPC] codes, i.e. the parity-check matrix being composed of permutation or circulant sub-matrices
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03M—CODING; DECODING; CODE CONVERSION IN GENERAL
- H03M13/00—Coding, decoding or code conversion, for error detection or error correction; Coding theory basic assumptions; Coding bounds; Error probability evaluation methods; Channel models; Simulation or testing of codes
- H03M13/61—Aspects and characteristics of methods and arrangements for error correction or error detection, not provided for otherwise
- H03M13/611—Specific encoding aspects, e.g. encoding by means of decoding
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03M—CODING; DECODING; CODE CONVERSION IN GENERAL
- H03M13/00—Coding, decoding or code conversion, for error detection or error correction; Coding theory basic assumptions; Coding bounds; Error probability evaluation methods; Channel models; Simulation or testing of codes
- H03M13/65—Purpose and implementation aspects
- H03M13/6561—Parallelized implementations
Landscapes
- Physics & Mathematics (AREA)
- Probability & Statistics with Applications (AREA)
- Engineering & Computer Science (AREA)
- Theoretical Computer Science (AREA)
- Mathematical Physics (AREA)
- Error Detection And Correction (AREA)
Abstract
本发明公开了一种分组交织的准循环扩展并行编码低密度奇偶校验(LDPC)码的编码方法和编码器,包括:LDPC码的校验矩阵分为对应信息位的子矩阵和对应校验位的方阵;根据所述校验矩阵,采用并行的随机交织单比特累加编码方式对所述LDPC码的校验位进行编码。本发明中分组交织的准循环扩展并行编码LDPC码的编码方式简单,编码时间与码长呈线性关系,吞吐率高;在高信噪比下,分组交织的准循环扩展并行编码LDPC码的错误码字中的错误比特数较少,可作为高效串行级联码的内码。
Description
技术领域
本发明涉及差错控制编码技术领域,特别是指一种分组交织的准循环扩展并行编码LDPC码的编码方法和编码器。
背景技术
在现代数字信号传输与存储系统中,由于传输信道噪声或存储媒介的物理损伤等,常会造成数字信号的传输或存储的错误,因此,为保证数字信号传输或存储的可靠性,差错控制编码技术是一项标准技术。
低密度奇偶校验(LDPC,Low Density Parity Check Code)码是一种差错控制编码技术,是一类定义在稀疏矩阵H上的线性分组码。H即为LDPC码的校验矩阵,对于任何一个合法码字v,都满足校验方程H·vT=0。这样,可以利用校验矩阵对LDPC码进行编码。LDPC码的译码主要采用软判决译码算法,软判决译码算法可以通过基于置信度传播(BP,BeliefPropagation)算法的迭代译码来实现,并且可以获得良好的误比特率性能。
LDPC码可以在线性复杂度内实现译码过程,且译码可并行执行,适合用硬件实现。LDPC码在应用中遇到的一个主要的问题是编码复杂度高,一般而言,其编码具有复杂O(n2),这里n为LDPC码的码长,这是制约LDPC码在高速数据业务中应用的一个重要因素。制约LDPC码的应用的另一个重要因素是在高信噪比区域,LDPC码存在误码平台现象。所谓误码平台是指在高信噪比区域,误比特率不随信噪比的增加而显著下降的现象。通常情况下,当误比特率降至10-7之后,LDPC码会出现误码平台现象,而很多应用中,例如卫星数字广播、光纤通信以及数字存储系统等,都要求译码器的误比特率低于10-7。
在解决LDPC码编码复杂度问题方面,主要有两类方法:
一类方法是对LDPC码的校验矩阵进行某种限制,从而实现LDPC码的线性或近似线性编码。采用该类方法设计的LDPC码可获得较好的纠错性能,同时编码复杂度适中。
另一类方法是采用结构化的LDPC码构造方法,也即采用准循环等构造方法,例如基于欧式几何或射影几何的LDPC码等。构造的该类LDPC码的编码复杂度很低,非常适合利用移位寄存器实现。
IEEE 802.16e标准中规定的LDPC码便从简化编码复杂度的角度出发,采用了上述两个基本思路。其矩阵构造采用了准循环移位和矩阵分块技术,将大的校验矩阵H分解为多个小矩阵。IEEE 802.16e标准中的LDPC码是一个或多个基本LDPC码的集合,其中每个基本LDPC码是一个系统的线性分组码。LDPC码的校验矩阵为:
上述公式(1)中,Pi,j是一组z×z的置换矩阵或零矩阵,其中i的取值范围为0,1,2,...,(mb-1),j的取值范围为0,1,2,...,(nb-1),校验矩阵H由mb×nb维基本矩阵Hb扩展而成,这样,码长n=z×nb,校验比特数为m=z×mb,其中,z为扩展因子,z≥1,信息比特数为k=n-m。置换矩阵采用z×z的单位矩阵循环右移生成,因此,置换矩阵可由循环右移因子确定。
校验矩阵H的设计过程是:首先将基本矩阵Hb中的0元素换成-1,1换成置换矩阵的循环右移因子,由此生成校验矩阵的模型矩阵Hbm,再将Hbm扩展为校验矩阵H。分为两部分,Hb1对应于信息比特,Hb2对应于校验比特。Hb2如公式(2)所示,可进一步分解为两部分,hb是mb维列向量,其中有3个非零元素,H′b2是双对角矩阵,当i=j或i=j+1时,矩阵H′b2中对应第i行第j列的元素为1,其他位置元素为0。
在公式(2)的hb中,hb(0)=1,hb(mb-1)=1,hb(x)=1,0<x<mb-1,hb(i)=0,0<i<mb-1,且i≠x。hb(0)和hb(mb-1)对应的循环右移因子必须相同。x是hb中值为1的元素的行索引。H′b2中的1在构造H时,均扩展成单位阵。
IEEE 802.16e标准根据基本矩阵的结构,给出了一种采用校验矩阵分块的快速编码算法。该算法将校验矩阵H分割成如下形式:
其中,和分别为对应于hb和H′b2的扩展。
因此,可将编码后的LDPC码字分成三部分,v=(u,p1,p2),u是系统码的信息位,p1和p2是校验位,p1长度是z,p2长度为(m-z)。根据H·vT=0及公式(3)可得如下的公式(4)、(5):
又因为对于IEEE 802.16e标准中的LDPC码的校验矩阵,(-ET-1B+D)=I总是成立,所以可以得到:
因而,LDPC码的编码过程可由以下四步操作完成,即:
1、计算AuT和CuT;
2、计算ET-1(AuT);
3、计算
4、计算
IEEE 802.16e标准中给出的快速编码方法虽然可以有效的提高编码速度,但由于需要使用矩阵乘法,其编码复杂度仍然较高。这成为制约IEEE 802.16e标准中规定的LDPC码在高数据率通信中应用的一个重要因素。
对于制约LDPC码应用的另一个重要因素,即误码平台问题,根据现有的差错控制编码技术,可以实现的一种有效的解决方案是设计基于LDPC码的串行级联码,利用外码来降低或消除LDPC码的误码平台。
在串行级联码的设计方面,为不过多牺牲传输效率,要求级联码的外码码率要高,这样外码的纠错能力就受到限制。因此,要设计基于LDPC码的高效串行级联码,就要求作为内码的LDPC码的错误码字中错误比特数较少,且错误类型为随机错误。但是,经过仿真发现,IEEE 802.16e标准中规定的LDPC码在高信噪比下错误码字中的错误比特数过多,若以其为内码,很难设计出高效的串行级联码。这成为制约IEEE 802.16e标准中规定的LDPC码在高数据率通信中应用的又一个重要因素。
发明内容
有鉴于此,本发明的主要目的在于提供一种分组交织的准循环扩展并行编码LDPC码的编码方法和编码器,以解决LDPC码的编码效率不高,并且在高信噪比下错误码字中存在较多错误比特的问题。
为达到上述目的,本发明的技术方案是这样实现的:
本发明提供了一种分组交织的准循环扩展并行编码LDPC码的编码方法,该方法包括:
低密度奇偶校验(LDPC)码的校验矩阵分为对应信息位的子矩阵和对应校验位的方阵;
根据所述校验矩阵,采用并行的随机交织单比特累加编码方式对所述LDPC码的校验位进行编码。
其中,所述对应信息位的子矩阵的构造包括:
采用准循环的方式扩展信息位基本矩阵,得到信息位扩展矩阵;
对信息位扩展矩阵做分组交织得到对应信息位的子矩阵。
所述信息位基本矩阵为二进制矩阵,包含元素0和元素1。
所述采用准循环的方式扩展信息位基本矩阵,得到信息位扩展矩阵,包括:用零矩阵替换信息位基本矩阵中的元素0,用置换矩阵替换信息位基本矩阵中的元素1,得到信息位扩展矩阵。
所述对信息位扩展矩阵做分组交织得到对应信息位的子矩阵,包括:
将信息位扩展矩阵按行分块为多个分块行矩阵;
分别对每一个所述分块行矩阵进行随机行交织,得到对应信息位的子矩阵。
所述分别对每一个所述分块行矩阵进行随机行交织,包括:
用不同的随机行交织矩阵分别左乘所述每一个分块行矩阵。
所述对应校验位的方阵为分块对角矩阵;所述分块对角矩阵对角线上的分块子矩阵为双对角线矩阵;所述双对角线矩阵中,对角线上的元素和对角线下一行的元素为1,剩余位置的元素为0。
所述LDPC码的校验比特编码由多条并行的校验比特编码支路组成。
采用并行的随机交织单比特累加编码方式对所述LDPC码的校验位进行编码,包括:
在每条所述校验比特编码支路中,用所述信息位扩展矩阵的分块行矩阵左乘输入的信息位矢量,得到结果矢量;
用随机行交织矩阵左乘左乘所述结果矢量,得到每条校验比特编码支路的子编码矢量;
将所述每条校验比特编码支路的子编码矢量输入单比特累加器进行累加,完成LDPC码的编码。
本发明还提供了一种LDPC码编码器,包括:构造模块和编码模块,其中:
所述构造模块,用于构造校验矩阵包含对应信息位的子矩阵和对应校验位的方阵的分组交织的准循环扩展并行编码LDPC码;
所述编码模块,用于根据所述校验矩阵,采用并行的随机交织单比特累加编码方式对所述LDPC码的校验位进行编码。
其中,所述构造模块包括:子矩阵构造子模块,用于采用准循环的方式扩展信息位基本矩阵,得到信息位扩展矩阵;并对信息位扩展矩阵做分组交织得到对应信息位的子矩阵。
所述子矩阵构造子模块,还用于用零矩阵替换信息位基本矩阵中的元素0,用置换矩阵替换信息位基本矩阵中的元素1,得到信息位扩展矩阵;还用于将信息位扩展矩阵按行分块为多个分块行矩阵;分别对每一个所述分块行矩阵进行随机行交织,得到对应信息位的子矩阵。
所述构造模块还包括方阵构造子模块,用于构造对角线上的元素和对角线下一行的元素为1,剩余位置的元素为0的双对角线矩阵;还用于构造对角线上的分块子矩阵为所述双对角线矩阵的分块对角矩阵;还用于将对应校验位的方阵构造为分块对角矩阵。
所述LDPC码的校验比特编码由多条并行的校验比特编码支路组成;
相应的,所述编码模块,用于在每条所述校验比特编码支路中,用所述信息位扩展矩阵的分块行矩阵左乘输入的信息位矢量,得到结果矢量;用随机行交织矩阵左乘左乘所述结果矢量,得到每条校验比特编码支路的子编码矢量;将所述每条校验比特编码支路的子编码矢量输入单比特累加器进行累加,完成LDPC码的编码。
本发明提出的分组交织的准循环扩展并行编码LDPC码的编码方法和编码器,LDPC码的校验矩阵可划分为对应信息位的子矩阵和对应校验位的方阵,其中对应信息位的子矩阵是通过采用准循环的方式对信息位基本矩阵进行扩展,然后对扩展后的矩阵按行分块,并分别对每个分块行矩阵做随机行交织得到的;而对应校验位的方阵为分块对角矩阵,且对角线上的分块子矩阵为双对角线方阵。分组交织的准循环扩展并行编码LDPC码采用多路并行的随机交织单比特累加编码方法,编码方式简单,编码时间与码长呈线性关系,吞吐率高;在高信噪比下,分组交织的准循环扩展并行编码LDPC码的错误码字中的错误比特数较少,可作为高效串行级联码的内码。
附图说明
图1为本发明分组交织的准循环扩展并行编码LDPC码的校验矩阵结构;
图2为本发明扩展因子z=10时,循环右移因子3对应的置换矩阵;
图3为本发明用行交织矩阵πj对分块行矩阵Hj进行行交织的示例;
图4为本发明分组交织的准循环扩展并行编码LDPC码的编码器原理框图;
图5为本发明提供的实施例中的码长为576比特,码率为1/2的分组交织的准循环扩展并行编码LDPC码的信息位扩展矩阵H′m的非零元素分布图;
图6为本发明提供的实施例中的码长为576比特,码率为1/2的分组交织的准循环扩展并行编码LDPC码的误比特率;
图7为本发明提供的实施例中的码长为576比特,码率为1/2的分组交织的准循环扩展并行编码LDPC码在信噪比为4.5dB时错误码字中错误比特数累积分布图。
具体实施方式
本发明提出的分组交织的准循环扩展并行编码LDPC码的校验矩阵中对应信息位的子矩阵是通过采用准循环的方式对基本矩阵进行扩展,然后对扩展后的矩阵按行分块并分别对每个分块行矩阵做行交织得到的,而校验矩阵中对应校验位的方阵为分块对角矩阵,其对角线上的分块子矩阵为双对角线矩阵。该校验矩阵定义的LDPC码的校验位可通过随机交织单比特累加编码得到,降低了编码复杂度。
本发明提出的分组交织的准循环扩展并行编码LDPC码的校验矩阵分为对应信息位的子矩阵和对应校验位的方阵;根据校验矩阵,采用并行的随机交织单比特累加编码方式对LDPC码的校验位进行编码。
其中,对应信息位的子矩阵的构造包括:采用准循环的方式扩展信息位基本矩阵,得到信息位扩展矩阵;对信息位扩展矩阵做分组交织得到对应信息位的子矩阵。
对应校验位的方阵为分块对角矩阵;分块对角矩阵对角线上的分块子矩阵为双对角线矩阵;双对角线矩阵中,对角线上的元素和对角线下一行的元素为1,剩余位置的元素为0。
本发明中,LDPC码的校验比特编码由多条并行的校验比特编码支路组成。则采用并行的随机交织单比特累加编码方式对LDPC码的校验位进行编码,包括:
在每条校验比特编码支路中,用信息位扩展矩阵的分块行矩阵左乘输入的信息位矢量,得到结果矢量;
用随机行交织矩阵左乘左乘所述结果矢量,得到每条校验比特编码支路的子编码矢量;
将每条校验比特编码支路的子编码矢量输入单比特累加器进行累加,完成LDPC码的编码。
下面对本发明上述的方案进行详细说明。
分组交织的准循环扩展并行编码LDPC码的校验矩阵H分为两部分Hm和Hc,如图1所示,其中,Hm是对应信息位的m×k的子矩阵,Hc是对应校验位的m×m的方阵。
校验矩阵H中对应信息位的子矩阵Hm是由mb×kb的信息位基本矩阵Hb扩展并进行分块行交织得到的。信息位基本矩阵Hb为二进制矩阵,包含元素0和元素1。对分块行矩阵Hj进行行交织是采用随机行交织矩阵πj实现的。
校验矩阵H中对应信息位的子矩阵Hm的具体构造方法分为两步:
1、采用准循环的方式扩展信息位基本矩阵,得到信息位扩展矩阵。
采用准循环的方式扩展mb×kb的信息位基本矩阵Hb,得到信息位扩展矩阵H′m。具体的扩展方法为:用z×z的零矩阵替换信息位基本矩阵Hb中的元素0,用z×z的置换矩阵替换信息位基本矩阵Hb中的元素1,得到信息位扩展矩阵H′m。
其中,z是大于1的整数,称为扩展因子,分组交织的准循环扩展并行编码LDPC码的信息位长度k=kb×z,校验位长度m=mb×z,则码长n=k+m。置换矩阵是由z×z的单位矩阵经循环右移生成的,因此,置换矩阵可由循环右移因子确定,例如,当扩展因子z=10时,循环右移因子3对应的置换矩阵如图2所示。这样,信息位基本矩阵Hb和信息位扩展矩阵H′m可通过mb×kb的信息位模型矩阵Hbm相关联。将信息位基本矩阵Hb中的元素0替换为-1,元素1替换为设计的非负循环右移因子,就可得到一个信息位模型矩阵Hbm。直接用零矩阵和置换矩阵扩展信息位模型矩阵Hbm,就可得到信息位扩展矩阵H′m。
2、对信息位扩展矩阵做分组交织得到对应信息位的子矩阵。
对信息位扩展矩阵H′m做分组交织得到校验矩阵H中对应信息位的子矩阵Hm。具体的交织方法为:
首先将信息位扩展矩阵按行分块为多个分块行矩阵:将信息位扩展矩阵H′m按行分块,得到H′m=[H1,H2,…,HL]T,其中,Hj(1≤j≤L)为z×k的分块行矩阵;
然后,分别对每一个所述分块行矩阵进行随机行交织,得到对应信息位的子矩阵:分别对每一个分块行矩阵Hj做随机行交织,交织方法为用随机行交织矩阵π=[π1,π2,…,πL]T左乘信息位扩展矩阵H′m,其中,πj(1≤j≤L)为随机的z×z的行交织矩阵,即:用不同的z×z的行交织矩阵πj分别左乘每一个分块行矩阵。
如图3所示,用6×6的行交织矩阵πj对6×18的信息位扩展矩阵H′m的分块行矩阵Hj进行行交织,即对Hj进行行变换,其中分块行矩阵Hj从左至右依次由循环右移因子3、循环右移因子4和循环右移因子2对应的由3个6×6的置换矩阵组成,行交织的结果为πj·Hj。交织后得到的矩阵即为分组交织的准循环扩展并行编码LDPC码的校验矩阵H中对应信息位的子矩阵Hm。Hm的具体形式如公式(8)所示。
本发明提出的分组交织的准循环扩展并行编码LDPC码的校验矩阵H中对应校验位的方阵Hc为m×m的分块对角矩阵,如公式(9)所示,其对角线上的分块子矩阵Λ为z×z的双对角线矩阵,其对角线上的元素和对角线下一行的元素为1,剩余位置的元素为0。如公式(10)所示,其中,Λ(i,j)=1(i=j或i=j+1),其他位置Λ(i,j)=0。
这样,就得到了本发明提出的分组交织的准循环扩展并行编码LDPC码的校验矩阵H。
校验矩阵H的结构使得本发明提出的LDPC码可采用并行的随机交织单比特累加编码方式实现校验比特编码。
假设一个合法的分组交织的准循环扩展并行编码LDPC码的码字为c=[u,p],其中,u为长度为k的信息位矢量,p为长度为m的校验位矢量,由H·cT=0和H=[Hm,Hc]可推出校验位矢量,为校验矩阵H中对应校验位的方阵Hc的逆矩阵。同样为m×m的分块对角矩阵,如公式(11)所示,其对角线上的子矩阵Λ-1为z×z的下三角矩阵;如公式(12)所示,Λ-1对角线上的元素和对角线以下的元素均为1。Λ-1的这种结构可采用单比特累加器实现,即用Λ-1左乘一个长度为z的矢量,所得的结果矢量中的第s(1≤s≤z)个分量为原矢量中的前s个分量的累加和。由和Hm的结构可推出,校验位矢量p的表达式如公式(13)所示,因此,可将校验位矢量p分为L段,p=[p1,p2,…pL],其中,pj(1≤j≤L)为长度为z的子校验位矢量,则pj=Λ-1πjHjuT,这样,分组交织的准循环扩展并行编码LDPC码就可以采用并行的随机交织单比特累加方式实现校验比特编码。
分组交织的准循环扩展并行编码LDPC码的编码的校验比特编码包含L条并行的校验比特编码支路,编码原理如图4所示,包括:
1、在每条校验比特编码支路中,用信息位扩展矩阵H′m的z×k分块行矩阵Hj左乘输入的信息位矢量u,得到结果矢量HjuT;
2、用z×z的随机行交织矩阵πj左乘左乘结果矢量HjuT,得到每条校验比特编码支路的子编码矢量mj,mj的长度为z;
3、将每条校验比特编码支路的子编码矢量mj输入单比特累加器进行累加,完成LDPC码的编码,具体的:
单比特累加器每累加一次输出一个校验比特,每条校验比特编码支路的单比特累加器在一次编码过程中共累加z次,输出一个长度为z的子校验位矢量pj,子校验位矢量pj中的第s个分量为
上述,本发明所提出的分组交织的准循环扩展并行编码LDPC码的优势在于,一方面其编码方式为并行的随机交织单比特累加编码,编码方式简单,编码时间与码长呈线性关系,并且由于采用并行编码,编码吞吐率高。另一方面,本发明提出的分组交织的准循环扩展并行编码LDPC码在高信噪比下错误码字中的错误比特数较少,若将其作为串行级联码的内码,则在外码纠错能力有限的情况下仍可以有效降低其误比特率和误帧率。
下面通过一个具体的实施例来说明本发明的LDPC码编码方法。
本发明的实施例以码长为576比特,码率为1/2的分组交织的准循环扩展并行编码LDPC码的设计为例,介绍分组交织的准循环扩展并行编码LDPC码的校验矩阵H构造方法和校验比特编码方法。
对于校验矩阵H的构造,首先,针对码长为576比特,码率为1/2的分组交织的准循环扩展并行编码LDPC码设计一个12×12的信息位模型矩阵Hbm,这样,扩展因子z的值为24。本实施例采用IEEE 802.16e标准中码长为576比特,码率为1/2的LDPC码的模型矩阵中对应信息位的子矩阵,作为实施例中的分组交织的准循环扩展并行编码LDPC码的信息位模型矩阵Hbm,该矩阵如公式(14)所示。
其次,用24×24的零矩阵和置换矩阵分别替换模型矩阵中的0元素和循环右移因子,得到本实施例的分组交织的准循环扩展并行编码LDPC码的信息位扩展矩阵H′m,H′m中的非零元素分布如图5所示。然后,将信息位扩展矩阵按行分块,得H′m=[H1,H2,…,H12]T,其中,Hj(1≤j≤12)为24×288的分块行矩阵,用行交织矩阵π=[π1,π2,…,π12]T对H′m进行分组行交织,得到校验矩阵中对应信息位的子矩阵Hm=πH′m=[π1H1,π2H2,…,π12H12]T,其中,πj(1≤j≤12)为12×12的随机行交织矩阵。
最后,构造校验矩阵中对应校验位的方阵Hc,Hc为288×288的分块对角矩阵,如公式(9)所示,其对角线上的分块子矩阵Λ为24×24的双对角线矩阵,如公式(10)所示。
对于校验比特编码,本实施例设计的码长为576比特,码率为1/2的分组交织的准循环扩展并行编码LDPC码采用12路并行的随机交织单比特累加编码方式实现,编码器原理如图4所示,假设并行的校验比特编码支路为12条。假设一个合法码字为c=[u,p],其中u为信息位矢量,p为校验位矢量,u和p的长度均为288,编码的具体步骤为:
1、用信息位扩展矩阵的分块行矩阵Hj左乘信息位矢量u,得HjuT,1≤j≤12;
2、用行交织矩阵πj左乘HjuT,得到各编码支路的子编码矢量mj,mj的长度为24;
3、用单比特累加的方式计算出各并行编码支路的子校验位矢量pj,子校验位矢量pj中的第s个分量
编码后得到的码长为576比特,码率为1/2的分组交织的准循环扩展并行编码LDPC码码字为c=[u,p],其中p=[p1,p2,…,p12]。
本实施例采用仿真的方法统计实施例中设计的码长为576比特,码率为1/2的分组交织的准循环扩展并行编码LDPC码在高信噪比下错误码字中的错误比特数分布特性。实施例中设计的分组交织的准循环扩展并行编码LDPC码的误比特率性能如图6所示,在信噪比为4.5dB时,误比特率为1.52×10-6;在信噪比为4.5dB时错误码字中的错误比特数累积分布如图7所示,图中n表示错误码字中的错误比特数,P(n≤N)表示错误码字中错误比特数n不大于N的概率。
仿真统计数据中可得出,在信噪比为4.5dB的情况下,对于实施例中给出的分组交织的准循环扩展并行编码LDPC码,错误码字中的错误比特数累积分布概率达到90%的错误比特数值为8比特,错误比特数累积分布概率达到99%的错误比特数值为14比特,而对于IEEE 802.16e标准中的码长为576比特,码率为1/2的LDPC码,在同样仿真条件下得出的统计结论是,错误码字中的错误比特数累积分布概率达到90%的错误比特数值为125比特,错误比特数累积分布概率达到99%的错误比特数值为227比特。
由此可见,本发明给出的分组交织的准循环扩展并行编码LDPC码在高信噪比下错误码字中的错误比特数远少于IEEE 802.16e标准中的码长为576比特,码率为1/2的LDPC码。因此,本发明给出的分组交织的准循环扩展并行编码LDPC码具有高信噪比下错误码字中存在较少错误比特数的特点,适合作为高效串行级联码的内码。
本发明针对差错控制编码领域,包括数字通信系统中的信道编码,串行级联码的内码设计均可采用本发明的方法。
为了实现上述LDPC码的编码方法,本发明还提供了一种LDPC码编码器,包括:构造模块和编码模块,其中:
构造模块,用于构造校验矩阵包含对应信息位的子矩阵和对应校验位的方阵的分组交织的准循环扩展并行编码LDPC码;
编码模块,用于根据校验矩阵,采用并行的随机交织单比特累加编码方式对LDPC码进行编码。
其中,构造模块包括:子矩阵构造子模块,用于采用准循环的方式扩展信息位基本矩阵,得到信息位扩展矩阵;并对信息位扩展矩阵做分组交织得到对应信息位的子矩阵。
子矩阵构造子模块,还用于用零矩阵替换信息位基本矩阵中的元素0,用置换矩阵替换信息位基本矩阵中的元素1,得到信息位扩展矩阵;还用于将信息位扩展矩阵按行分块为多个分块行矩阵;分别对每一个分块行矩阵进行随机行交织,得到对应信息位的子矩阵。
构造模块还包括方阵构造子模块,用于构造对角线上的元素和对角线下一行的元素为1,剩余位置的元素为0的双对角线矩阵;还用于构造对角线上的分块子矩阵为双对角线矩阵的分块对角矩阵;还用于将对应校验位的方阵构造为分块对角矩阵。
LDPC码的校验比特编码由多条并行的校验比特编码支路组成;
相应的,编码模块,用于在每条校验比特编码支路中,用信息位扩展矩阵的分块行矩阵左乘输入的信息位矢量,得到结果矢量;用随机行交织矩阵左乘左乘结果矢量,得到每条校验比特编码支路的子编码矢量;将每条校验比特编码支路的子编码矢量输入单比特累加器进行累加,完成LDPC码的编码。
以上所述,仅为本发明的较佳实施例而已,并非用于限定本发明的保护范围。
Claims (11)
1.一种分组交织的准循环扩展并行编码LDPC码的编码方法,其特征在于,该方法包括:
低密度奇偶校验LDPC码的校验矩阵分为对应信息位的子矩阵和对应校验位的方阵;其中,所述对应信息位的子矩阵的构造包括:采用准循环的方式扩展信息位基本矩阵,得到信息位扩展矩阵;对信息位扩展矩阵做分组交织得到对应信息位的子矩阵;所述对信息位扩展矩阵做分组交织得到对应信息位的子矩阵,包括:将信息位扩展矩阵按行分块为多个分块行矩阵;分别对每一个所述分块行矩阵进行随机行交织,得到对应信息位的子矩阵;
根据所述校验矩阵,采用并行的随机交织单比特累加编码方式对所述LDPC码的校验位进行编码。
2.根据权利要求1所述分组交织的准循环扩展并行编码LDPC码的编码方法,其特征在于,所述信息位基本矩阵为二进制矩阵,包含元素0和元素1。
3.根据权利要求2所述分组交织的准循环扩展并行编码LDPC码的编码方法,其特征在于,所述采用准循环的方式扩展信息位基本矩阵,得到信息位扩展矩阵,包括:用零矩阵替换信息位基本矩阵中的元素0,用置换矩阵替换信息位基本矩阵中的元素1,得到信息位扩展矩阵。
4.根据权利要求3所述分组交织的准循环扩展并行编码LDPC码的编码方法,其特征在于,所述分别对每一个所述分块行矩阵进行随机行交织,包括:
用不同的随机行交织矩阵分别左乘所述每一个分块行矩阵。
5.根据权利要求1所述分组交织的准循环扩展并行编码LDPC码的编码方法,其特征在于,所述对应校验位的方阵为分块对角矩阵;所述分块对角矩阵对角线上的分块子矩阵为双对角线矩阵;所述双对角线矩阵中,对角线上的元素和对角线下一行的元素为1,剩余位置的元素为0。
6.根据权利要求4或5所述分组交织的准循环扩展并行编码LDPC码的编码方法,其特征在于,所述LDPC码的校验比特编码由多条并行的校验比特编码支路组成。
7.根据权利要求6所述分组交织的准循环扩展并行编码LDPC码的编码方法,其特征在于,采用并行的随机交织单比特累加编码方式对所述LDPC码的校验位进行编码,包括:
在每条所述校验比特编码支路中,用所述信息位扩展矩阵的分块行矩阵左乘输入的信息位矢量,得到结果矢量;
用随机行交织矩阵左乘所述结果矢量,得到每条校验比特编码支路的子编码矢量;
将所述每条校验比特编码支路的子编码矢量输入单比特累加器进行累加,完成LDPC码的编码。
8.一种LDPC码编码器,其特征在于,包括:构造模块和编码模块,其中:
所述构造模块,用于构造校验矩阵包含对应信息位的子矩阵和对应校验位的方阵的分组交织的准循环扩展并行编码LDPC码;其中,所述构造模块包括:子矩阵构造子模块,用于采用准循环的方式扩展信息位基本矩阵,得到信息位扩展矩阵;并对信息位扩展矩阵做分组交织得到对应信息位的子矩阵;所述对信息位扩展矩阵做分组交织得到对应信息位的子矩阵,包括:将信息位扩展矩阵按行分块为多个分块行矩阵;分别对每一个所述分块行矩阵进行随机行交织,得到对应信息位的子矩阵;
所述编码模块,用于根据所述校验矩阵,采用并行的随机交织单比特累加编码方式对所述LDPC码的校验位进行编码。
9.根据权利要求8所述编码器,其特征在于,所述子矩阵构造子模块,还用于用零矩阵替换信息位基本矩阵中的元素0,用置换矩阵替换信息位基本矩阵中的元素1,得到信息位扩展矩阵;还用于将信息位扩展矩阵按行分块为多个分块行矩阵;分别对每一个所述分块行矩阵进行随机行交织,得到对应信息位的子矩阵。
10.根据权利要求8所述编码器,其特征在于,所述构造模块还包括方阵构造子模块,用于构造对角线上的元素和对角线下一行的元素为1,剩余位置的元素为0的双对角线矩阵;还用于构造对角线上的分块子矩阵为所述双对角线矩阵的分块对角矩阵;还用于将对应校验位的方阵构造为分块对角矩阵。
11.根据权利要求9或10所述编码器,其特征在于,所述LDPC码的校验比特编码由多条并行的校验比特编码支路组成;
相应的,所述编码模块,用于在每条所述校验比特编码支路中,用所述信息位扩展矩阵的分块行矩阵左乘输入的信息位矢量,得到结果矢量;用随机行交织矩阵左乘所述结果矢量,得到每条校验比特编码支路的子编码矢量;将所述每条校验比特编码支路的子编码矢量输入单比特累加器进行累加,完成LDPC码的编码。
Priority Applications (2)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
CN201110244269.0A CN102394660B (zh) | 2011-08-24 | 2011-08-24 | 分组交织的准循环扩展并行编码ldpc码的编码方法和编码器 |
PCT/CN2012/075198 WO2013026291A1 (zh) | 2011-08-24 | 2012-05-08 | 分组交织的准循环扩展并行编码ldpc码的编码方法和编码器 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
CN201110244269.0A CN102394660B (zh) | 2011-08-24 | 2011-08-24 | 分组交织的准循环扩展并行编码ldpc码的编码方法和编码器 |
Publications (2)
Publication Number | Publication Date |
---|---|
CN102394660A CN102394660A (zh) | 2012-03-28 |
CN102394660B true CN102394660B (zh) | 2017-06-13 |
Family
ID=45861870
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
CN201110244269.0A Active CN102394660B (zh) | 2011-08-24 | 2011-08-24 | 分组交织的准循环扩展并行编码ldpc码的编码方法和编码器 |
Country Status (2)
Country | Link |
---|---|
CN (1) | CN102394660B (zh) |
WO (1) | WO2013026291A1 (zh) |
Families Citing this family (13)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
CN102394660B (zh) * | 2011-08-24 | 2017-06-13 | 中兴通讯股份有限公司 | 分组交织的准循环扩展并行编码ldpc码的编码方法和编码器 |
CN103036577B (zh) * | 2012-12-28 | 2015-09-30 | 东南大学 | 一种低复杂度的低密度奇偶校验ldpc码编码电路结构 |
CN104779961B (zh) * | 2014-01-09 | 2019-02-26 | 上海数字电视国家工程研究中心有限公司 | 一种ldpc结构、码字及对应的编码器、解码器和编码方法 |
CN104821830B (zh) * | 2014-02-05 | 2019-02-26 | 上海数字电视国家工程研究中心有限公司 | 一种ldpc结构、码字及对应的编码器、解码器和编码方法 |
CN105024703B (zh) * | 2014-04-30 | 2018-12-18 | 上海数字电视国家工程研究中心有限公司 | 基于准循环的中短码长ldpc及编解码器和编码方法 |
CN105429645B (zh) * | 2014-09-17 | 2019-03-08 | 上海数字电视国家工程研究中心有限公司 | 针对低码率ldpc码的校验矩阵、ldpc码字及编码方法 |
KR102426419B1 (ko) * | 2015-03-02 | 2022-07-29 | 삼성전자주식회사 | 송신 장치 및 그의 패리티 퍼뮤테이션 방법 |
US10277250B2 (en) | 2015-03-02 | 2019-04-30 | Samsung Electronics Co., Ltd. | Transmitter and parity permutation method thereof |
CN107026654B (zh) * | 2016-02-02 | 2019-06-18 | 中国科学院声学研究所 | 一种准循环多进制低密度奇偶校验码的快速频域编码方法 |
WO2018128559A1 (en) * | 2017-01-09 | 2018-07-12 | Huawei Technologies Co., Ltd. | Efficiently decodable qc-ldpc code |
CN109150192B (zh) * | 2017-06-16 | 2023-02-28 | 上海交通大学 | 一种ldpc码字结构及码字编码方法 |
CN107888334B (zh) * | 2017-09-30 | 2020-11-10 | 西安空间无线电技术研究所 | 基于lt码与ldpc码级联的随机编、译码器及方法 |
CN110830048B (zh) * | 2019-11-14 | 2021-10-12 | 天津大学 | 基于奇偶校验矩阵分解构造全分集ldpc码的纠错方法 |
Citations (3)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
CN101242188A (zh) * | 2008-03-10 | 2008-08-13 | 清华大学 | 基于哈密尔顿图的低密度奇偶校验码的纠错编码方法 |
WO2009017814A3 (en) * | 2007-08-01 | 2009-04-02 | Sirius Xm Radio Inc | Method and apparatus for interleaving low density parity check (ldpc) codes over mobile satellite channels |
CN101764668A (zh) * | 2008-11-04 | 2010-06-30 | 西安新邮通信设备有限公司 | 一种网络低密度校验码的编码方法及其编码器 |
Family Cites Families (4)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
CN101043483A (zh) * | 2006-03-20 | 2007-09-26 | 松下电器产业株式会社 | 一种基于低密度校验码的高阶编码调制方法 |
KR101119302B1 (ko) * | 2007-04-20 | 2012-03-19 | 재단법인서울대학교산학협력재단 | 통신 시스템에서 저밀도 패리티 검사 부호 부호화 장치 및방법 |
CN101399554B (zh) * | 2007-09-30 | 2012-03-21 | 华为技术有限公司 | 一种基于ldpc码的交织方法和解交织方法及其装置 |
CN102394660B (zh) * | 2011-08-24 | 2017-06-13 | 中兴通讯股份有限公司 | 分组交织的准循环扩展并行编码ldpc码的编码方法和编码器 |
-
2011
- 2011-08-24 CN CN201110244269.0A patent/CN102394660B/zh active Active
-
2012
- 2012-05-08 WO PCT/CN2012/075198 patent/WO2013026291A1/zh active Application Filing
Patent Citations (3)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
WO2009017814A3 (en) * | 2007-08-01 | 2009-04-02 | Sirius Xm Radio Inc | Method and apparatus for interleaving low density parity check (ldpc) codes over mobile satellite channels |
CN101242188A (zh) * | 2008-03-10 | 2008-08-13 | 清华大学 | 基于哈密尔顿图的低密度奇偶校验码的纠错编码方法 |
CN101764668A (zh) * | 2008-11-04 | 2010-06-30 | 西安新邮通信设备有限公司 | 一种网络低密度校验码的编码方法及其编码器 |
Non-Patent Citations (2)
Title |
---|
Design and Analysis of Low-Density Parity-Check Codes for Block-Fading Channels;Joseph J.Boutros et al.;《Information Theory and Applications Workshop,2007》;20070202;全文 * |
一种新的高效Turbo码交织器设计;吴赛等;《系统工程与电子技术》;20040731;第26卷(第7期);全文 * |
Also Published As
Publication number | Publication date |
---|---|
WO2013026291A1 (zh) | 2013-02-28 |
CN102394660A (zh) | 2012-03-28 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
CN102394660B (zh) | 分组交织的准循环扩展并行编码ldpc码的编码方法和编码器 | |
CN102647193B (zh) | 具有良好性能的不规则缩短的ldpc码的码构造 | |
KR100996029B1 (ko) | 저밀도 패리티 검사 코드의 부호화 장치 및 방법 | |
CN101162907B (zh) | 一种利用低密度奇偶校验码实现编码的方法及装置 | |
CN104821831B (zh) | 一种适用于高码率qc-ldpc码的双循环构造方法 | |
MX2008003922A (es) | Conjunto de codigos irregulares de comprobacion de de paridad de baja densidad (ldpc) con escritura aleatoria codificacion.de baja complejidad. | |
CN107370490A (zh) | 结构化ldpc的编码、译码方法及装置 | |
CN103731160B (zh) | 分组空间耦合低密度奇偶校验编码方法 | |
CN102006085B (zh) | 类eIRA准循环低密度奇偶校验码的校验矩阵构造方法 | |
CN102142928B (zh) | 交织、解交织外码编码输出码字的方法和交织、解交织器 | |
CN104779961B (zh) | 一种ldpc结构、码字及对应的编码器、解码器和编码方法 | |
CN101764620B (zh) | 用于使用信道代码解码的装置和方法 | |
KR20060106132A (ko) | 연접 ldgm 부호 부호화/복호화 방법 | |
US20080109618A1 (en) | Parallel interleaving apparatus and method | |
CN105429645A (zh) | 针对低码率ldpc码的校验矩阵、ldpc码字及编码方法 | |
CN103731157B (zh) | 准循环低密度校验码的联合构造方法 | |
CN1625057A (zh) | 一种高度结构化的ldpc编码和解码方法及其编码器和解码器 | |
CN102420616A (zh) | 基于拉丁方阵的准循环ldpc码纠错方法 | |
CN106059595A (zh) | 空间耦合低密度奇偶校验码的通用递归编码方法 | |
CN105024703B (zh) | 基于准循环的中短码长ldpc及编解码器和编码方法 | |
Qiu et al. | Sub-block rearranged staircase codes | |
CN108270448A (zh) | 准循环低密度奇偶校验编码方法及装置 | |
KR101433375B1 (ko) | 통신 시스템에서 블록 저밀도 패리티 검사 부호부호화/복호 장치 및 방법 | |
CN103338044B (zh) | 一种适用于深空光通信系统的原模图码 | |
CN104821830B (zh) | 一种ldpc结构、码字及对应的编码器、解码器和编码方法 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
C06 | Publication | ||
PB01 | Publication | ||
C10 | Entry into substantive examination | ||
SE01 | Entry into force of request for substantive examination | ||
GR01 | Patent grant | ||
GR01 | Patent grant |