CN116054844B - 校验矩阵构造方法、系统、电子设备及计算机存储介质 - Google Patents

校验矩阵构造方法、系统、电子设备及计算机存储介质 Download PDF

Info

Publication number
CN116054844B
CN116054844B CN202310045630.XA CN202310045630A CN116054844B CN 116054844 B CN116054844 B CN 116054844B CN 202310045630 A CN202310045630 A CN 202310045630A CN 116054844 B CN116054844 B CN 116054844B
Authority
CN
China
Prior art keywords
matrix
ldpc code
transmitted
data
base matrix
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
CN202310045630.XA
Other languages
English (en)
Other versions
CN116054844A (zh
Inventor
尹航
刘思涵
杨占昕
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Communication University of China
Original Assignee
Communication University of China
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Communication University of China filed Critical Communication University of China
Priority to CN202310045630.XA priority Critical patent/CN116054844B/zh
Publication of CN116054844A publication Critical patent/CN116054844A/zh
Application granted granted Critical
Publication of CN116054844B publication Critical patent/CN116054844B/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Classifications

    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03M—CODING; DECODING; CODE CONVERSION IN GENERAL
    • H03M13/00—Coding, decoding or code conversion, for error detection or error correction; Coding theory basic assumptions; Coding bounds; Error probability evaluation methods; Channel models; Simulation or testing of codes
    • H03M13/03—Error detection or forward error correction by redundancy in data representation, i.e. code words containing more digits than the source words
    • H03M13/05—Error detection or forward error correction by redundancy in data representation, i.e. code words containing more digits than the source words using block codes, i.e. a predetermined number of check bits joined to a predetermined number of information bits
    • H03M13/11—Error detection or forward error correction by redundancy in data representation, i.e. code words containing more digits than the source words using block codes, i.e. a predetermined number of check bits joined to a predetermined number of information bits using multiple parity bits
    • H03M13/1102—Codes on graphs and decoding on graphs, e.g. low-density parity check [LDPC] codes
    • H03M13/1148—Structural properties of the code parity-check or generator matrix
    • H03M13/1157—Low-density generator matrices [LDGM]
    • Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y02—TECHNOLOGIES OR APPLICATIONS FOR MITIGATION OR ADAPTATION AGAINST CLIMATE CHANGE
    • Y02D—CLIMATE CHANGE MITIGATION TECHNOLOGIES IN INFORMATION AND COMMUNICATION TECHNOLOGIES [ICT], I.E. INFORMATION AND COMMUNICATION TECHNOLOGIES AIMING AT THE REDUCTION OF THEIR OWN ENERGY USE
    • Y02D30/00—Reducing energy consumption in communication networks
    • Y02D30/70—Reducing energy consumption in communication networks in wireless communication networks

Landscapes

  • Physics & Mathematics (AREA)
  • Mathematical Physics (AREA)
  • Probability & Statistics with Applications (AREA)
  • Engineering & Computer Science (AREA)
  • Theoretical Computer Science (AREA)
  • Error Detection And Correction (AREA)

Abstract

本发明公开一种校验矩阵构造方法、系统、电子设备及计算机存储介质，涉及校验矩阵构造领域，方法包括获取LDPC码基矩阵和待传输数据；所述LDPC码基矩阵是利用帕多瓦数列和密度演进分析工具构建的；根据所述LDPC码基矩阵和所述待传输数据的信息比特长度确定扩展因子和待传输数据的待扩展矩阵；根据所述待传输数据的信息比特长度和码率对所述LDPC码基矩阵进行截取，得到基矩阵行列数；根据所述基矩阵行列数和所述扩展因子对所述待扩展矩阵进行扩展，得到待传输数据的校验矩阵。本发明通过在校验矩阵的构造过程中避开短环，从而减去搜索步骤，大大提高时间利用率。

Description

校验矩阵构造方法、系统、电子设备及计算机存储介质
技术领域
本发明涉及校验矩阵构造领域，特别是涉及一种校验矩阵构造方法、系统、电子设备及计算机存储介质。
背景技术
低密度奇偶校验码(Low-Density Parity-Check,LDPC)即LDPC码是一种具有稀疏校验矩阵的线性分组码，1963年由Robert博士首次提出。一直以来关于LDPC码的构造都是研究热点，能够衡量一个码字好坏的标准就是纠错性能与编译码复杂度，校验矩阵的基本结构直接决定了这两方面的特性，因此构造LDPC码实际上就是构造好校验矩阵。目前已知的LDPC码构造方案有随机构造方案和结构构造方案，随机构造方案中具有代表性的有Gallager方案、Mackay方案和PEG方案，随机构造方法利用计算机进行搜索，码字较长时，构造复杂度较高。结构构造方案中具有代表性的有有限集合构造方案、组合设计构造方案和准循环构造方案，结构化构造方法不利于大范围码长的构造。
目前LDPC码已经广泛的应用于WiFi(IEEE802.11n)、WiMax(IEEE802.16E)、数字广播(DVB)等领域。由于LDPC码长码性能好、复杂度低和较强的纠错性能，LDPC码已被3GPP采纳作为第五代移动通信技术的长码编码方案。LDPC码也被认为是5G超可靠和低时延通信(uRLLC)中最有前景的错误校验码(ECC)之一。
通信系统中信道编码的目标是获得性能尽量逼近香农极限，同时编译码复杂度尽量低的好码。LDPC码能实现线性译码复杂度，但编码复杂度较高。Mackay设计的高性能LDPC码码长中等(100≤n≤10000)，但他所用的随机化编码方法使编码器复杂度较高；PEG算法每一层逐级搜索，占用空间较大，不利于大范围码长使用。
如果(N，K)线性分组码C的每一个码字的每一个循环移位都是C中的码字，称C为一个循环码。循环码的循环结构使其编译码实现都比较容易，编码复杂度是码长的线性函数。但循环码的码字之间的约束关系比较近，码字的可选范围比较小，难以实现严格循环结构的LDPC码。一些线性分组码(N，K)的码字循环移位n(N＝Zn。Z表示扩展因子大小，N、K分别表示扩展之后编码前和编码后的码长大小，n表示扩展之前编码前的码长大小)次后得到的仍是该码的一个码字，这类码称为准循环(QuasiCyclic，QC)码。这种准循环码的出现，一定程度上降低了编码的复杂度。采用此方案由于校验矩阵中存在的短环，例如四环的数量和分布会影响最终QC-LDPC码的性能。
SungIkPark等人提出一种Raptor-LikeLDPC码，其矩阵结构如图1所示。矩阵共分为5个模块。核心矩阵H0模块的行列数为m0×n0，m0表示矩阵H0的行数，n0表示矩阵H0的列数。此部分对应着码字序列中信息比特部分，扩展矩阵Hex(其中Hex为Hex1和Hex2部分结合，Hex1表示基矩阵中对应核心矩阵之下的扩展矩阵部分，Hex2表示基矩阵中对应双对角矩阵部分之下的扩展矩阵部分)模块的行列数为nl×(n0+m0)，nl表示基矩阵中单位矩阵的行数和列数大小，双对角矩阵Hs表示一个行列数为m0×m0的双对角矩阵，此部分对应着码字序列中校验序列中的一部分，最终构造的校验矩阵能进行直接编码的特性由此部分决定，能一定程度降低编码复杂度，零矩阵O表示大小为m0×nl的全零矩阵，此部分对应着码字序列中另一部分校验序列，单位矩阵Hl表示行列数为nl×nl的单位矩阵。图1中的矩阵结构能通过将[H0Hs]和[HexHl]级联得到，其中[HexHl]中包含大量的奇偶校验码，通过对[HexHl]进行截短就能够获得不同码率的码字。
具有Raptor-like结构的LDPC码字：信息序列和部分校验序列对应的校验矩阵部分构成最高码率的基础校验矩阵，信息序列和最高码率的校验序列构成最高码率的编码序列，其余的校验序列作为扩展校验序列，都是最高码率编码序列的校验位，相互之间没有校验关系。
在其中三个模块——零矩阵、单位矩阵、准双对角矩阵模块中的设定，降低了编译码的复杂度，扩展矩阵部分模块的设定决定了校验矩阵最终能支持不同码长，基矩阵模块中的扩展矩阵Hex部分，此部分通常采用密度演进分析工具进行设计，通过优化度分布，在搜索空间内寻求最优的度分布，使得构造的矩阵在典型信道下的信噪比门限逼近信道容量的理论值，借助密度演进分析工具选择模块内的元素值。核心矩阵模块的设定，决定了最终整个校验矩阵传输码字的性能。
目前，并没有避开校验矩阵中短环的方法。
发明内容
本发明的目的是提供一种校验矩阵构造方法、系统、电子设备及计算机存储介质，通过在校验矩阵的构造过程中避开短环，从而减去搜索步骤，大大提高时间利用率。
为实现上述目的，本发明提供了如下方案：
一种校验矩阵构造方法，包括：
获取LDPC码基矩阵和待传输数据；所述LDPC码基矩阵是利用帕多瓦数列和密度演进分析工具构建的；
根据所述LDPC码基矩阵和所述待传输数据的信息比特长度确定扩展因子和待传输数据的待扩展矩阵；
根据所述待传输数据的信息比特长度和码率对所述LDPC码基矩阵进行截取，得到基矩阵行列数；
根据所述基矩阵行列数和所述扩展因子对所述待扩展矩阵进行扩展，得到待传输数据的校验矩阵。
可选地，所述LDPC码基矩阵的构建过程包括：
构建所述LDPC码基矩阵的结构框架；
利用所述帕多瓦数列构建所述LDPC码基矩阵的核心矩阵；
利用密度演进分析工具对对校验矩阵的行列度分布进行优化，得到所述LDPC码基矩阵的扩展矩阵；
构建所述LDPC码基矩阵的双对角矩阵、单位矩阵和零矩阵；
按照所述结构框架将所述核心矩阵、所述扩展矩阵、所述双对角矩阵、所述单位矩阵和所述零矩阵进行拼接，得到所述LDPC码基矩阵。
可选地，根据所述LDPC码基矩阵和所述待传输数据的信息比特长度确定扩展因子和待传输数据的待扩展矩阵，具体包括：
根据所述LDPC码基矩阵的核心矩阵和所述待传输数据的信息比特长度确定扩展因子；
根据所述扩展因子对循环移位系数集合中的各个元素进行取余处理，得到待传输数据的待扩展矩阵。
本发明还提供一种校验矩阵构造系统，包括：
获取模块，用于获取LDPC码基矩阵和待传输数据；所述LDPC码基矩阵是利用帕多瓦数列和密度演进分析工具构建的；
扩展因子和待传输数据的待扩展矩阵确定模块，用于根据所述LDPC码基矩阵和所述待传输数据的信息比特长度确定扩展因子和待传输数据的待扩展矩阵；
截取模块，用于根据所述待传输数据的信息比特长度和码率对所述LDPC码基矩阵进行截取，得到基矩阵行列数；
扩展模块，用于根据所述基矩阵行列数和所述扩展因子对所述待扩展矩阵进行扩展，得到待传输数据的校验矩阵。
可选地，所述LDPC码基矩阵的构建过程包括：
构建所述LDPC码基矩阵的结构框架；
利用所述帕多瓦数列构建所述LDPC码基矩阵的核心矩阵；
利用密度演进分析工具对对校验矩阵的行列度分布进行优化，得到所述LDPC码基矩阵的扩展矩阵；
构建所述LDPC码基矩阵的双对角矩阵、单位矩阵和零矩阵；
按照所述结构框架将所述核心矩阵、所述扩展矩阵、所述双对角矩阵、所述单位矩阵和所述零矩阵进行拼接，得到所述LDPC码基矩阵。
可选地，所述扩展因子和待传输数据的待扩展矩阵确定模块，具体包括：
扩展因子确定单元，用于根据所述LDPC码基矩阵的核心矩阵和所述待传输数据的信息比特长度确定扩展因子；
取余处理单元，用于根据所述扩展因子对循环移位系数集合中的各个元素进行取余处理，得到待传输数据的待扩展矩阵。
本发明还提供一种电子设备，包括：
一个或多个处理器；
存储装置，其上存储有一个或多个程序；
当所述一个或多个程序被所述一个或多个处理器执行时，使得所述一个或多个处理器实现如上述所述的方法。
本发明还提供一种计算机存储介质，其上存储有计算机程序，其中，所述计算机程序被处理器执行时实现如上述所述的方法。
根据本发明提供的具体实施例，本发明公开了以下技术效果：
本发明获取LDPC码基矩阵和待传输数据；所述LDPC码基矩阵是利用帕多瓦数列和密度演进分析工具构建的；根据所述LDPC码基矩阵和所述待传输数据的信息比特长度确定扩展因子和待传输数据的待扩展矩阵；根据所述待传输数据的信息比特长度和码率对所述LDPC码基矩阵进行截取，得到基矩阵行列数；根据所述基矩阵行列数和所述扩展因子对所述待扩展矩阵进行扩展，得到待传输数据的校验矩阵。通过对基矩阵进行扩展使其成为校验矩阵，能够支持不同码长和码率的变换。代数构造的校验矩阵的特性决定最终占用空间极小，同时能够满足降低编译码复杂度需求，校验矩阵中不存在四环，最终码字纠错性能良好，减去搜索步骤，大大提高时间利用率。
附图说明
为了更清楚地说明本发明实施例或现有技术中的技术方案，下面将对实施例中所需要使用的附图作简单地介绍，显而易见地，下面描述中的附图仅仅是本发明的一些实施例，对于本领域普通技术人员来讲，在不付出创造性劳动的前提下，还可以根据这些附图获得其他的附图。
图1为基矩阵结构图；
图2为双对角矩阵结构图；
图3为基矩阵构造流程图；
图4为基矩阵扩展为校验矩阵流程图；
图5为信息位长6254，码率1/4，调制方式QPSK的本发明方案与5G标准方案的误比特率和误块率仿真图；
图6为信息位长7818，码率5/8，调制方式256QAM的本发明方案与5G标准方案的误比特率和误块率仿真图；
图7为本发明提供的校验矩阵构造方法流程图。
具体实施方式
下面将结合本发明实施例中的附图，对本发明实施例中的技术方案进行清楚、完整地描述，显然，所描述的实施例仅仅是本发明一部分实施例，而不是全部的实施例。基于本发明中的实施例，本领域普通技术人员在没有做出创造性劳动前提下所获得的所有其他实施例，都属于本发明保护的范围。
本发明的目的是提供一种校验矩阵构造方法、系统、电子设备及计算机存储介质，通过在校验矩阵的构造过程中避开短环，从而减去搜索步骤，大大提高时间利用率。
为使本发明的上述目的、特征和优点能够更加明显易懂，下面结合附图和具体实施方式对本发明作进一步详细的说明。
如图4和图7所示，本发明提供的一种校验矩阵构造方法，包括：
步骤101：获取LDPC码基矩阵和待传输数据；所述LDPC码基矩阵是利用帕多瓦数列和密度演进分析工具构建的。
步骤102：根据所述LDPC码基矩阵和所述待传输数据的信息比特长度确定扩展因子和待传输数据的待扩展矩阵。
步骤102，具体包括：根据所述LDPC码基矩阵的核心矩阵和所述待传输数据的信息比特长度确定扩展因子；根据所述扩展因子对循环移位系数集合中的各个元素进行取余处理，得到待传输数据的待扩展矩阵。循环移位系数集合是基矩阵中所有元素的集合，所有元素的区间取-1～511之间的整数。
步骤103：根据所述待传输数据的信息比特长度和码率对所述LDPC码基矩阵进行截取，得到基矩阵行列数。
步骤104：根据所述基矩阵行列数和所述扩展因子对所述待扩展矩阵进行扩展，得到待传输数据的校验矩阵。
如图3所示，所述LDPC码基矩阵的构建过程包括：
构建所述LDPC码基矩阵的结构框架。
确定好整体基矩阵结构框架，首先需要构造基矩阵，能够兼容不同码长码率和码率的需求的基矩阵Hb设计包含五个部分，分别是核心矩阵H0、双对角矩阵Hs、扩展矩阵Hex(其中Hex为Hex1和Hex2部分结合，两部分的构造原则相同)、零矩阵O、单位矩阵Hl，核心矩阵H0与扩展矩阵Hex1对应信息序列编码输出的信息位部分，双对角矩阵Hs、扩展矩阵Hex2、零矩阵O和单位矩阵Hl对应信息序列编码输出的校验位部分。基矩阵中各模块的分布图如图1所示，本发明中设计两种基矩阵方案，第一种基矩阵的行列数设为64*80，第二种基矩阵的行列数设为32*48。
利用所述帕多瓦数列构建所述LDPC码基矩阵的核心矩阵。
确定好整体基矩阵框架后，首先构造基矩阵中的核心矩阵，本发明利用帕多瓦数列(Padovan数列)进行构造，Padovan数列是一种递增的序列，完全由自然数组成的序列，其性能结构类似于斐波那契数列，前三项都是1，第四项和第五项都是2，其后的所有序列均是递增序列，从第四项开始，每一项都是前面两项与前面三项的和，另外，相邻的两个Padovan数的比值趋近于一个数P，而P3-P-1＝0，通常称P为塑料数，Padovan数列中隐藏了一部分的斐波那契数、一些平方数和平方根，典型的Padovan数列表示形式如下：表达式中，n表示项的序数，X(n)表示Padovan数列第n项的数值。
且Padovan数列满足下面的定理：
对于一个Padovan数列来说，当n＞m≥9，且n，m，k∈Z+，m表示小于n的正整数，Z+表示所有正整数的集合，k表示正整数，则满足下面的公式
X(n+k)-X(n)＞X(m+k)-X(m)
首先构造核心矩阵H0的移位系数矩阵，通过利用Padovan数列构造大小为m0×n0的矩阵H0，此矩阵的大小为m0行n0列，此矩阵的结构如公式(1)表示：zi，j表示在核心矩阵中各移位系数的值，i表示元素z在矩阵中的行坐标，j表示元素z在矩阵中的列坐标。
z的取值方法如下：第一行元素均取为0元素，从第二行开始，第二行的第一个元素的值取为z2，1＝X(2×2+1)+1+1，除第二行第一个元素外，移位系数矩阵中的元素表示方式如下，zi，j＝X(2i+j)+j，其中X(n)表示Padovan数列的第n项，最终构造出的核心矩阵的移位系数矩阵形式如下：
其中上面两个公式中相同位置所对应的元素是一一对应的。
本发明中对于核心矩阵的大小设定，两种基矩阵方案行列数都设为m0×n0＝3*16。
最终此部分的移位系数矩阵为：
利用密度演进分析工具对对校验矩阵的行列度分布进行优化，得到所述LDPC码基矩阵的扩展矩阵Hex。本发明的基矩阵遵循公式(4)防四环原则，防四环原则需要基矩阵中的扩展矩阵部分遵循，同样需要核心矩阵与扩展矩阵整体部分要遵循，整体基矩阵的结构也遵循此原则。
构造基矩阵模块中的扩展矩阵Hex部分，此部分通常采用密度演进分析工具进行设计，通过优化度分布，在搜索空间内寻求最优的度分布。
对于此部分的移位系数矩阵，还遵循一种准行正交的结构原则，并且其系数取值遵循公式(4)，详细介绍如下：①矩阵中前两列的列重大于其余列的列重(列重表示移位系数矩阵中每一列中除-1元素之外的元素个数，表示校验矩阵中每一列中元素1的个数)②矩阵中根据不同码率进行分层扩展，并且每层遵循准行正交的原则，对于前两列需要打孔的大列重列，不需要遵循准行正交准则，这一操作能够降低编译码的复杂度，且若是最终需要在硬件中实现操作比较简单。本发明中，基矩阵1的扩展矩阵部分的行列数设为61*19，基矩阵2的扩展矩阵部分行列数设为29*19，根据密度演进分析工具，两种方案的扩展矩阵Hex部分的列重设定如下表1和表2所示。
表1基矩阵1中Hex部分的列重表
表2基矩阵2中Hex部分的列重表
两种方案中Hex部分对应遵循准行正交的层数的设定如表3所示。
表3遵循准行正交的层数表
基矩阵1中，扩展矩阵Hex的第1行，一层设定为1行，2-7行中，一层设定为2行，其中每两行遵循准行正交结构，8-31行中，一层设定为8行，每8行遵循准行正交结构，32-61行中，一层设定为31行，每31行遵循准行正交结构；基矩阵2中，扩展矩阵Hex的1-4行，一层设定为1行，5-8行中，一层设定为2行，每两行遵循准行正交结构，9-11行中，每一层设定为3行，每3行遵循准行正交结构，12-29行中，一层设定为4行，每4行遵循准行正交结构。30-31行，一层设定为1行。其中两种基矩阵的前两列列重设定均大于其余列列重，并且在实际编译码过程中，这两列需打孔，所以前两列不需要遵循准行正交结构。
③对于此部分的移位系数元素的选择，基矩阵的元素选择是在-1～(Zmax-1)之间的整数区间选择，(Zmax表示选择的扩展因子的最大值)本发明中扩展因子最大值选择为512，两种基矩阵的元素均在-1～511之间的整数中选择。且同列中相同位置的两个元素不能相同，不同列之间相同位置的两个元素之差不能相同，满足公式(4)——防四环原则：
h(i，j)表示在扩展矩阵部分的第i行第j列的元素，a、b代表矩阵中元素所在的行数，c、d代表矩阵中元素所在的列数。扩展矩阵Hex部分的矩阵结构如下式所示，行列数分别为mex和nex。
核心矩阵和扩展矩阵两部分整体的元素同样遵循公式(4)，整体基矩阵元素同样遵循公式(4)，上述h(i，j)表达形式在整体矩阵需遵循公式(4)原则时与核心矩阵中zi，j和基矩阵Hb中bi，j的表示含义相同。(此处表示当整体基矩阵需要遵循公式(4)时，公式中的h(i，j)可替换成zi，j和bi，j)。
构建所述LDPC码基矩阵的双对角矩阵、单位矩阵和零矩阵。
构造双对角矩阵Hs部分，行列数分别为ms×ns，ms为行数，ns为列数。本发明中两种基矩阵的此部分的行列数均设为3*3，此部分为方阵结构，且行列数均与核心矩阵H0的行数相同，设定矩阵的第一列列重为3，另两列列重为2。此部分构造原则遵循3GPP标准中RAN1AH会议中的结论——准对角线矩阵前一列列重大于剩余列并且列重为3，之后的列具有双对角线结构，列重为2)最终此部分的移位系数矩阵为图2所示：其中移位系数中0元素对应为校验矩阵中的单位矩阵，-1元素对应校验矩阵中的0矩阵，1元素对应校验矩阵中移位后的单位矩阵。
构造基矩阵中剩余两部分——单位矩阵和零矩阵，零矩阵O表示大小为m0×nl的全零矩阵，单位矩阵Hl表示行列数为nl×nl的单位矩阵。本发明中基矩阵1的零矩阵行列数为3*61，单位矩阵为方阵，行列数为61*61；基矩阵2的零矩阵行列数为3*29，单位矩阵的行列数为29*29。
其中基矩阵中零矩阵O部分的移位系数矩阵结构如下式所示：零矩阵的行数与核心矩阵H0的行数相同，列数与单位矩阵Hl的列数相同。
基矩阵中单位矩阵Hl部分的移位系数矩阵结构部如下式所示：行数为ml，列数为nl。
整个基矩阵的结构中，行数mb＝m0+mex，列数nb＝n0+ns+nl。扩展矩阵部分的行数mex＝ml，列数nex＝n0+ns。
按照所述结构框架将所述核心矩阵、所述扩展矩阵、所述双对角矩阵、所述单位矩阵和所述零矩阵进行拼接，得到所述LDPC码基矩阵。
按照基矩阵的整体框图分别将各模块对应部分拼接，同样整体的基矩阵的移位系数也满足公式(4)。
最终基矩阵的结构如下：
如图4所示，针对已经得到的整个基矩阵的移位系数矩阵，按照以下原则将其扩展为待扩展矩阵，通过引入扩展因子Z对基矩阵的移位系数元素进行取余，将基矩阵Hb中的元素按照如下操作得到新的待扩展矩阵。在整个基矩阵中，将Hb的表达形式简化成如下：
将其变换为待扩展矩阵Hp的形式如下：表示待扩展矩阵中第mb行第nb列的值。
采用bi，j的设定为bi，j∈{-1，0，...，511}(≤i≤mb，1≤j≤nb)，在后面的具体案例中，本发明选择的循环移位系数集合均为[-1～511]的区间内的整数，本发明中两种基矩阵的最大扩展因子均为512。在获得对应的LDPC码基矩阵循环移位系数矩阵之后，根据基矩阵和待传输数据的信息比特长度K，获得与所述待传输数据对应的特定循环系数构成的待扩展矩阵的步骤包括：
1)根据扩展因子计算公式Z＝K/nb(nb表示核心矩阵的列数，若除不尽，选取大于其的在扩展因子选择范围内的最小整数，本发明扩展因子的选择范围选定为-1～511之间的整数)计算与所述的待传输数据对应的扩展因子，其中，K为待传输数据的信息比特长度，Z为扩展因子。
2)基于扩展因子对循环移位系数集合的各个元素进行取余处理，得到特定的待扩展的循环系数矩阵Hp，当bi，j＝-1时，Pi，j＝-1，Pi，j表示矩阵Hp中的元素，当bi，j＝0时，当bi，j取其余值时，Pi，j＝mod(bi，j，Z)，确定与待传输数据对应的待扩展矩阵。
在得到待扩展矩阵Hp后，引入大小合适的单位矩阵与零矩阵对其进行扩展，最终扩展为校验矩阵，扩展步骤如下：
根据上述步骤已知信息序列的长度K，并找到了合适的扩展因子大小为z，最终扩展之后的校验矩阵H的表达式如下所示：
Pi，j与元素是一一对应的关系，/>表示对应矩阵Hp中的第i行第j列的元素扩展之后的经过移位的单位矩阵或零矩阵，对于Pi，j>0的待扩展矩阵元素，是通过行列数为Z×Z的单位矩阵进行循环移位得到校验矩阵，在上面Hp的表达式中，当Pi，j＝-1时，对应在校验矩阵中的I(bi，j)是大小为Z×Z的零矩阵，对于Pi，j＝0时，对应在校验矩阵中的I(bi，j)，是大小为Z×Z的单位矩阵，当Pi，j取其余值时，对应在校验矩阵中的/>是大小为Z×Z的单位矩阵移位Pi，j次。得到的校验矩阵，行列数为mbZ×nbZ。
对于一个校验矩阵，短环的存在会影响整个系统最终的性能，至少要保证不能有四环的存在，校验矩阵H中，一个长度为2k(k≥2)个Hi，j＝1的位置决定，Hi，j表示最终扩展之后的校验矩阵中对应行列数的元素，这个位置满足两个特征：(1)两个连续的Hi，j＝1的位置在同一行或同一列；(2)除了第一个和最后一个以外，其余Hi，j＝1的位置都不相同。
对于循环置换矩阵序列其中jk＝j0，lk＝l0，序列值不为零，如果校验矩阵中存在长度为4的环时，会满足这样的环长定理：假设(a1，a2，...，a2k-1，a2k)是移位矩阵P中的序列，其中ai与ai+2在不同行且不同列，那么序列(a1，a2，...，a2k-1，a2k)构成的校验矩阵H中存在的环的长度为2k(k≥2)的充要条件为：
由此，利用Padovan序列构造的校验矩阵，由于Padovan数列特殊的性质和上面具体构造的核心矩阵的整体利用Padovan序列构造的矩阵公式能得知，核心矩阵H0部分除第一行元素外，其余每行都是递增序列。由上面两个关于Padovan数列的定理和校验矩阵中存在环长为2k充要条件的定理得知，矩阵H0中的移位系数均构不成四环，扩展矩阵Hex部分遵循同列的相同位置的两个元素原则不能相同，不同列之间的相同位置的两个元素之差不能相同的构造原则，此部分在扩展为校验矩阵之后也不存在四环。
其余三部分同样因为本身具有的结构各部分也不存在四环，因为整体的结构同样遵循在扩展矩阵Hex部分构造的原则公式(4)，所以整个拼接好各部分之后的整体移位系数矩阵经过扩展之后的校验矩阵中不存在4环。
经过扩展之后的校验矩阵围长为6。用构造好的校验矩阵进行编码，就能够获得QC-LDPC码，截取适当的行列数和扩展因子，就能灵活支持不同码长和码率。
根据系统设计的码长及码率的需求，截取相对应的基矩阵行列，如：需要信息位长1024的序列输入，码率为1/2，假设设计的基矩阵核心矩阵H0部分行列数为3×16，整个基矩阵的行列数为32×48，那么为了满足码率需求，可以截取基矩阵16×32的部分，可以选择扩展因子Z的大小为64。对应输入的信息位达到16×64＝1024，编码输出位为32×64＝2048，能够满足设计需求。
如此，无需存储每一种信息比特长度与每一种码率对应的校验矩阵，仅需预先存储LDPC码的基矩阵循环移位系数矩阵，然后依据该循环移位系数矩阵和系统设计需求确定对应待扩展矩阵，并最终对待扩展矩阵进行扩展，得到校验矩阵。完成LDPC码的构造，减少了存储量。
本发明构造两种基矩阵方案，一种是行列数为64×80的基矩阵，另一种是行列数为32×48的基矩阵，两种基矩阵核心矩阵的行列数都是3×16，准双对角矩阵行列数都是3×3，仅扩展矩阵部分、零矩阵和单位矩阵部分的行列数不同。将两种基矩阵分别命名为BG1和BG2，核心矩阵部分利用Padovan数列构造。
其余四个模块按照上节步骤分别构造好，最终得到的两种基矩阵的不包含零矩阵和单位矩阵的部分结构如表4和表5所示。
表4 BG1核心矩阵、扩展矩阵、双对角矩阵部分结构表
表5 BG2核心矩阵、扩展矩阵、双对角矩阵部分结构表
采用AWGN信道的仿真环境，本实例中编码序列的长度分别设为6254和7818，码率分别设为1/2和5/8，调制方式分别为QPSK、256QAM。将本发明中的方案与现有5G-NR标准eMBB场景中数据信道长码编码方案LDPC码的校验矩阵方案进行方针对比。
第一步按照图3中各部分拼接好将基矩阵，截取合适基矩阵大小选择合适的扩展因子大小对基矩阵进行扩展，直接进行编码，实际操作中，两种不同行列数的基矩阵选择提升因子的原则分别按照表6所示。
表6两种基矩阵的参数表
第二步通过AWGN信道之后，选择BP译码算法，最大迭代次数选定为50次，最终和5G-NR的标准方案对比如图5和图6所示。其中，图5中的(a)为信息位长6254，码率1/4，调制方式QPSK的本发明方案与5G标准方案的误比特率仿真图，图5中的(b)为信息位长6254，码率1/4，调制方式QPSK的本发明方案与5G标准方案的误块率仿真图，图6中的(a)为信息位长7818，码率5/8，调制方式256QAM的本发明方案与5G标准方案的误比特率仿真图，图6中的(b)为信息位长7818，码率5/8，调制方式256QAM的本发明方案与5G标准方案的误块率仿真图。可以看出，在码率1/4时，BG1性能明显较其余矩阵方案纠错性能好，在码率5/8时，BG2较其余矩阵方案的纠错性能更好。
本发明的矩阵构造方案整体上相较于以往通用的校验矩阵构造方案，能够减小存储空间，支持不同码长需求。在一定码率范围内的码字纠错性能都比较理想。以防止短环出现的想法开始构造LDPC码，省去计算机搜索的环节，从根本上杜绝了LDPC码短环的出现。相较于实际中常用的QC-LDPC码，因为其校验矩阵能被分为多个子矩阵，而每个子矩阵能够只用一个系数来表示，所以编码时只需要存储关键的系数，简单的用系数表达的矩阵表示校验矩阵生成的前一步，也就是基矩阵，同样这种用系数表示的矩阵块也被称为移位系数矩阵。间接的降低了编码的复杂度，便于硬件的实现。
本发明还提供一种校验矩阵构造系统，包括：
获取模块，用于获取LDPC码基矩阵和待传输数据；所述LDPC码基矩阵是利用帕多瓦数列和密度演进分析工具构建的。
扩展因子和待传输数据的待扩展矩阵确定模块，用于根据所述LDPC码基矩阵和所述待传输数据的信息比特长度确定扩展因子和待传输数据的待扩展矩阵。
截取模块，用于根据所述待传输数据的信息比特长度和码率对所述LDPC码基矩阵进行截取，得到基矩阵行列数。
扩展模块，用于根据所述基矩阵行列数和所述扩展因子对所述待扩展矩阵进行扩展，得到待传输数据的校验矩阵。
作为一种可选的实施方式，所述LDPC码基矩阵的构建过程包括：
构建所述LDPC码基矩阵的结构框架。
利用所述帕多瓦数列构建所述LDPC码基矩阵的核心矩阵。
利用密度演进分析工具对对校验矩阵的行列度分布进行优化，得到所述LDPC码基矩阵的扩展矩阵。
构建所述LDPC码基矩阵的双对角矩阵、单位矩阵和零矩阵。
按照所述结构框架将所述核心矩阵、所述扩展矩阵、所述双对角矩阵、所述单位矩阵和所述零矩阵进行拼接，得到所述LDPC码基矩阵。
作为一种可选的实施方式，所述扩展因子和待传输数据的待扩展矩阵确定模块，具体包括：
扩展因子确定单元，用于根据所述LDPC码基矩阵的核心矩阵和所述待传输数据的信息比特长度确定扩展因子。
取余处理单元，用于根据所述扩展因子对循环移位系数集合中的各个元素进行取余处理，得到待传输数据的待扩展矩阵。
本发明还提供一种电子设备，包括：
一个或多个处理器；
存储装置，其上存储有一个或多个程序；
当所述一个或多个程序被所述一个或多个处理器执行时，使得所述一个或多个处理器实现如上述所述的方法。
本发明还提供一种计算机存储介质，其上存储有计算机程序，其中，所述计算机程序被处理器执行时实现如上述所述的方法。
目前对于LDPC码校验矩阵的构造，通常意义上的方法是主要通过针对不同码长和码率构造不同的校验矩阵，在构造完成后，要进行空间搜索，寻找短环并且消除短环，并没有一种设计能够一开始就避开短环的存在。若是一开始就能避开短环进行LDPC码校验矩阵的设计，在整个流程方案中能减去搜索步骤，大大提高时间利用率。本发明设计一种通用的LDPC码校验矩阵，能尽量满足大范围的码长需求，避开PEG算法中需要逐级搜索的短板，极大程度上降低存储空间的占用，编译码复杂度尽量小，且最终的码字纠错性能良好。本发明提供了一种能支持不同码长和码率的基矩阵方案，基矩阵通过扩展之后形成校验矩阵能够支持在不同系统下的编译码需求，译码复杂度也较低。
本发明的优势主要体现在：
本发明不同于以往需要在校验矩阵构造完成后进行去短环操作，本方案遵循避免短环存在的设计需求构造基矩阵，并最终根据系统需求扩展为合适的校验矩阵。本发明所提出的一种基于Padovan数列构造LDPC码校验矩阵的方法，不限于特定的LDPC译码算法，具有良好的适用性。
本说明书中各个实施例采用递进的方式描述，每个实施例重点说明的都是与其他实施例的不同之处，各个实施例之间相同相似部分互相参见即可。对于实施例公开的系统而言，由于其与实施例公开的方法相对应，所以描述的比较简单，相关之处参见方法部分说明即可。
本文中应用了具体个例对本发明的原理及实施方式进行了阐述，以上实施例的说明只是用于帮助理解本发明的方法及其核心思想；同时，对于本领域的一般技术人员，依据本发明的思想，在具体实施方式及应用范围上均会有改变之处。综上所述，本说明书内容不应理解为对本发明的限制。

Claims (6)

1.一种校验矩阵构造方法，其特征在于，包括：
获取LDPC码基矩阵和待传输数据；所述LDPC码基矩阵是利用帕多瓦数列和密度演进分析工具构建的；
根据所述LDPC码基矩阵和所述待传输数据的信息比特长度确定扩展因子和待传输数据的待扩展矩阵；
根据所述待传输数据的信息比特长度和码率对所述LDPC码基矩阵进行截取，得到基矩阵行列数；
根据所述基矩阵行列数和所述扩展因子对所述待扩展矩阵进行扩展，得到待传输数据的校验矩阵；
所述LDPC码基矩阵的构建过程包括：
构建所述LDPC码基矩阵的结构框架；
利用所述帕多瓦数列构建所述LDPC码基矩阵的核心矩阵；
利用密度演进分析工具对对校验矩阵的行列度分布进行优化，得到所述LDPC码基矩阵的扩展矩阵；
构建所述LDPC码基矩阵的双对角矩阵、单位矩阵和零矩阵；
按照所述结构框架将所述核心矩阵、所述扩展矩阵、所述双对角矩阵、所述单位矩阵和所述零矩阵进行拼接，得到所述LDPC码基矩阵；
基矩阵遵循公式(4)防四环原则，防四环原则需要基矩阵中的扩展矩阵部分遵循，同样需要核心矩阵与扩展矩阵整体部分要遵循，整体基矩阵的结构也遵循此原则；
h(i，j)表示在扩展矩阵部分的第i行第j列的元素，a、b代表矩阵中元素所在的行数，c、d代表矩阵中元素所在的列数。
2.根据权利要求1所述的校验矩阵构造方法，其特征在于，根据所述LDPC码基矩阵和所述待传输数据的信息比特长度确定扩展因子和待传输数据的待扩展矩阵，具体包括：
根据所述LDPC码基矩阵的核心矩阵和所述待传输数据的信息比特长度确定扩展因子；
根据所述扩展因子对循环移位系数集合中的各个元素进行取余处理，得到待传输数据的待扩展矩阵。
3.一种校验矩阵构造系统，其特征在于，包括：
获取模块，用于获取LDPC码基矩阵和待传输数据；所述LDPC码基矩阵是利用帕多瓦数列和密度演进分析工具构建的；
扩展因子和待传输数据的待扩展矩阵确定模块，用于根据所述LDPC码基矩阵和所述待传输数据的信息比特长度确定扩展因子和待传输数据的待扩展矩阵；
截取模块，用于根据所述待传输数据的信息比特长度和码率对所述LDPC码基矩阵进行截取，得到基矩阵行列数；
扩展模块，用于根据所述基矩阵行列数和所述扩展因子对所述待扩展矩阵进行扩展，得到待传输数据的校验矩阵；
所述LDPC码基矩阵的构建过程包括：
构建所述LDPC码基矩阵的结构框架；
利用所述帕多瓦数列构建所述LDPC码基矩阵的核心矩阵；
利用密度演进分析工具对对校验矩阵的行列度分布进行优化，得到所述LDPC码基矩阵的扩展矩阵；
构建所述LDPC码基矩阵的双对角矩阵、单位矩阵和零矩阵；
按照所述结构框架将所述核心矩阵、所述扩展矩阵、所述双对角矩阵、所述单位矩阵和所述零矩阵进行拼接，得到所述LDPC码基矩阵；
基矩阵遵循公式(4)防四环原则，防四环原则需要基矩阵中的扩展矩阵部分遵循，同样需要核心矩阵与扩展矩阵整体部分要遵循，整体基矩阵的结构也遵循此原则；
h(i，j)表示在扩展矩阵部分的第i行第j列的元素，a、b代表矩阵中元素所在的行数，c、d代表矩阵中元素所在的列数。
4.根据权利要求3所述的校验矩阵构造系统，其特征在于，所述扩展因子和待传输数据的待扩展矩阵确定模块，具体包括：
扩展因子确定单元，用于根据所述LDPC码基矩阵的核心矩阵和所述待传输数据的信息比特长度确定扩展因子；
取余处理单元，用于根据所述扩展因子对循环移位系数集合中的各个元素进行取余处理，得到待传输数据的待扩展矩阵。
5.一种电子设备，其特征在于，包括：
一个或多个处理器；
存储装置，其上存储有一个或多个程序；
当所述一个或多个程序被所述一个或多个处理器执行时，使得所述一个或多个处理器实现如权利要求1至2中任意一项所述的方法。
6.一种计算机存储介质，其特征在于，其上存储有计算机程序，其中，所述计算机程序被处理器执行时实现如权利要求1至2中任意一项所述的方法。
CN202310045630.XA 2023-01-30 2023-01-30 校验矩阵构造方法、系统、电子设备及计算机存储介质 Active CN116054844B (zh)

Priority Applications (1)

Application Number Priority Date Filing Date Title
CN202310045630.XA CN116054844B (zh) 2023-01-30 2023-01-30 校验矩阵构造方法、系统、电子设备及计算机存储介质

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
CN202310045630.XA CN116054844B (zh) 2023-01-30 2023-01-30 校验矩阵构造方法、系统、电子设备及计算机存储介质

Publications (2)

Publication Number Publication Date
CN116054844A CN116054844A (zh) 2023-05-02
CN116054844B true CN116054844B (zh) 2023-11-03

Family

ID=86121548

Family Applications (1)

Application Number Title Priority Date Filing Date
CN202310045630.XA Active CN116054844B (zh) 2023-01-30 2023-01-30 校验矩阵构造方法、系统、电子设备及计算机存储介质

Country Status (1)

Country Link
CN (1) CN116054844B (zh)

Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN108631790A (zh) * 2017-03-24 2018-10-09 电信科学技术研究院 一种ldpc码构造方法及装置
CN108832936A (zh) * 2018-05-30 2018-11-16 东南大学 一种ldpc码的构造方法及系统
CN108988870A (zh) * 2017-05-31 2018-12-11 电信科学技术研究院 Ldpc码校验矩阵的构造方法
CN111464191A (zh) * 2020-05-25 2020-07-28 重庆邮电大学 一种基于矩阵扩展和斐波那契数列的rc-ldpc码构造方法

Family Cites Families (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN100596029C (zh) * 2006-10-20 2010-03-24 北京泰美世纪科技有限公司 Ldpc码校验矩阵构造方法及利用该方法的编码解码装置

Patent Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN108631790A (zh) * 2017-03-24 2018-10-09 电信科学技术研究院 一种ldpc码构造方法及装置
CN108988870A (zh) * 2017-05-31 2018-12-11 电信科学技术研究院 Ldpc码校验矩阵的构造方法
CN108832936A (zh) * 2018-05-30 2018-11-16 东南大学 一种ldpc码的构造方法及系统
CN111464191A (zh) * 2020-05-25 2020-07-28 重庆邮电大学 一种基于矩阵扩展和斐波那契数列的rc-ldpc码构造方法

Also Published As

Publication number Publication date
CN116054844A (zh) 2023-05-02

Similar Documents

Publication Publication Date Title
CN102412842B (zh) 一种低密度奇偶校验码的编码方法及装置
US8631299B2 (en) Error correction encoding method and device, and communication system using the same
US7992066B2 (en) Method of encoding and decoding using low density parity check matrix
CN107370490B (zh) 结构化ldpc的编码、译码方法及装置
KR100809619B1 (ko) 이동 통신 시스템에서 블록 저밀도 패러티 검사 부호부호화/복호 장치 및 방법
CN101141133A (zh) 一种结构化低密度校验码的编码方法
JP2008514106A (ja) Ｌｄｐｃコードを用いた符号化及び復号化方法
CN107786306B (zh) 用于多点协同通信系统的低码率ldpc码字结构和编码方法
WO2013026291A1 (zh) 分组交织的准循环扩展并行编码ldpc码的编码方法和编码器
CN109802687B (zh) 一种基于fpga的qc-ldpc码的高速码率兼容ldpc编码器
US7814403B2 (en) Method of encoding and decoding using low density parity check code
KR102303379B1 (ko) 준-순환 저밀도 패리티 체크를 위한 설계 방법 및 장치
CN101373976A (zh) 生成ldpc校验矩阵的方法和设备
CN104779961A (zh) 一种ldpc结构、码字及对应的编码器、解码器和编码方法
EP2951925A1 (en) Ldpc code design and encoding apparatus enabling the adjustment of code rate and codelength
CN107786210B (zh) 用于多点协同通信系统的中高码率ldpc码字结构和编码方法
CN107707261B (zh) 一种基于原模图的ldpc码校验矩阵的构造方法
CN116054844B (zh) 校验矩阵构造方法、系统、电子设备及计算机存储介质
CN105871385B (zh) 一种ldpc卷积码构造方法
CN106685432A (zh) 一种基于完备循环差集的大围长Type‑II QC‑LDPC码构造方法
CN105024703A (zh) 基于准循环的中短码长ldpc及编解码器和编码方法
CN116192157A (zh) 降低qc-ldpc码生成矩阵密度的实现方法
CN112583420B (zh) 一种数据处理方法和译码器
CN109150192B (zh) 一种ldpc码字结构及码字编码方法
CN111464191A (zh) 一种基于矩阵扩展和斐波那契数列的rc-ldpc码构造方法

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination
GR01 Patent grant
GR01 Patent grant