CN116192157A - 降低qc-ldpc码生成矩阵密度的实现方法 - Google Patents
降低qc-ldpc码生成矩阵密度的实现方法 Download PDFInfo
- Publication number
- CN116192157A CN116192157A CN202310075106.7A CN202310075106A CN116192157A CN 116192157 A CN116192157 A CN 116192157A CN 202310075106 A CN202310075106 A CN 202310075106A CN 116192157 A CN116192157 A CN 116192157A
- Authority
- CN
- China
- Prior art keywords
- matrix
- equal
- ldpc code
- rank
- row
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Images
Landscapes
- Error Detection And Correction (AREA)
- Semiconductor Lasers (AREA)
Abstract
本发明公开了一种降低QC‑LDPC码生成矩阵密度的实现方法,包括QC_LDPC码校验矩阵满秩情况生成矩阵求解;QC‑LDPC码校验矩阵非满秩情况下生成矩阵的求解及密度优化以及QC_LDPC码的编码过程。本发明解决了现有的一些QC‑LDPC的生成矩阵的密度高,存在优化空间的问题。
Description
技术领域
本发明属于信道编码技术领域,具体涉及一种降低QC-LDPC码生成矩阵密度的实现方法。
背景技术
低密度校验(low-density parity-check,LDPC)码是一类具有逼近信道容量限性能的线性分组码。LDPC码的研究和实现是继turbo码之后在纠错编码领域的又一重大进展。鉴于其优异的纠错性能,LDPC码已引起各国学术界和IT业界的高度重视,成为当今信道编码领域最瞩目的研究热点之一,在信息存储和传输中有良好的应用前景。
准循环低密度奇偶校验码(quasi-cyclic LDPC,QC-LDPC)码作为LDPC码的一个子类,因其低复杂度的编译码实现特点成为LDPC码的热门研究方向。QC-LDPC码的校验矩阵由多个全零矩阵和循环方阵组成,循环方阵有着行与行之间循环移位的特性,使得存储矩阵使用的资源量大大减少,从而降低编译码器的实现复杂度。因此,QC-LDPC码作为一种信道编码方案,己被广泛应用于国内外多个通信标准中。但在基于QC-LDPC码生成矩阵的编码器设计中,现有一些QC-LDPC码的生成矩阵的密度不是最低,存在优化空间。
发明内容
本发明的目的是提供一种降低QC-LDPC码生成矩阵密度的实现方法,解决了现有一些QC-LDPC生成矩阵的密度高,存在优化空间的问题。
本发明所采用的技术方案是,降低QC-LDPC码生成矩阵密度的实现方法,具体按照以下步骤实施:
a)、QC_LDPC码校验矩阵满秩情况生成矩阵求解;
b)、QC-LDPC码校验矩阵非满秩情况生成矩阵求解及密度优化;
c)、QC_LDPC码的编码过程。
本发明的特点还在于,
QC_LDPC码校验矩阵满秩情况生成矩阵求解具体按照以下步骤实施:
给定一个QC-LDPC码的校验矩阵Hqc如下,Hqc满秩且Hqc右侧存在与Hqc秩相同的方阵。
其中Aij为b×b的循环矩阵或全零矩阵,1≤i≤c,1≤j≤t。
当检验矩阵是上述所示准循环形式时,由校验关系:
Gqc·Hqc T=0 (2)
可将准循环形式的生成矩阵Gqc表示为如下系统形式:
其中I为b×b的单位阵,0为b×b的全零矩阵,Gi,j为b×b的循环矩阵,1≤i≤t-c,1≤j≤c。t表示生成矩阵的列块总数,c表示生成矩阵校验位的列块总数。
校验矩阵Hqc满秩,即Hqc的秩为c×b,从Hqc右端选取c列循环矩阵组成矩阵D:
其中Ai,j为b×b的循环矩阵或全零矩阵,1≤i≤c,t-c+1≤j≤t。
令
其中Mj表示矩阵Hqc的第j列,1≤j≤t-c。
则Hqc可表示为:
Hqc=[M1 M2 … Mt-c|D] (6)
令gi为Gqc的第i行子矩阵Gi的首行,令e=(100...0)表示长度为b的首1向量(首位置为1,其余为0),定义:
zi=(gi,1gi,2…gi,j…gi,c) (7)
其中zi为Gqc的第i行子矩阵Gi校验位部分的首行,gi,j表示子矩阵Gi,j的首行,1≤j≤c,则
gi=(0…0 e 0…0 zi) (8)
其中e=(100…0)为gi的第i位置;
由校验关系Hqc·Gqc T=0得到:
推出:
MieT+Dzi T=0 (10)
且D满秩(可逆),则zi可表示为:
zi T=D-1MieT (11)
对zi中的每个子向量(gi,1gi,2…gi,j…gi,c)分别进行循环移位b次得到(Gi,1Gi,2…Gi,j…Gi,c),从而得到Gqc的第i行块,反复运算t-c次得到Gqc的全部行块即得到生成矩阵Gqc。
QC-LDPC码校验矩阵非满秩情况下生成矩阵的求解及密度优化具体按照以下步骤实施:
给定一个QC-LDPC码的校验矩阵Hqc,由c×t个大小为b×b的循环方阵组成(c<t),见公式1。
假设此Hqc不满秩或Hqc不存在与Hqc秩相同的方阵。此情况下Hqc对应的生成矩阵G* qc可写成如下形式:
G是大小为((t-l)b×tb)的矩阵,具有如下形式:
其中I为b×b的单位阵,0为b×b的全零矩阵,Gi,j为b×b的循环矩阵,1≤i≤t-l,1≤j≤l;
Q是大小为(lb-r)×tb的矩阵,具有如下形式:
其中Oi,k为零矩阵,1≤i≤l,1≤k≤t-l,Qi,j为部分循环矩阵(每一行都是由上一行循环移位得到的,但不是循环方阵,即不同行位置上的子矩阵Qi,j的行数可能都不相同),1≤i,j≤l。
Q中第i个行块的行数由D*(D*在下述求解过程中做详细介绍)中第i个列块中线性无关列的数目决定,具体的说,设D*中第i列块中线性无关列的数目为b-di,1≤i≤l,则对应Q中第i行块的行数为di,1≤i≤l。
QC-LDPC码校验矩阵非满秩情况下生成矩阵的求解及密度优化中生成矩阵G* qc的G部分求解过程如下:
步骤a、将校验矩阵Hqc重组;
对于Hqc,找到Hqc中l个列块,其中c≤l≤t,将这些列块组成矩阵D*,使得D*的秩与Hqc的秩相同,将这些列块从Hqc中抽出放于Hqc的最右侧,形成重组后的校验矩阵H* qc,其中H* qc最右边的l列组成矩阵D*。
其中Ai,j为b×b的循环矩阵或全零矩阵,1≤i≤c,t-l+1≤j≤t。
将H* qc表示成如下形式:
Hqc *=[M1 M2 … Mt-l|D*] (16)
步骤b、用G的第i行块的首行的转置与校验矩阵做乘积;
令gi为G的第i行块Gi的首行,定义:
zi=(gi,1gi,2…gi,j…gi,l) (17)
其中zi表示gi的右侧部分,gi,j为Gi,j的首行,则
gi=(0 … 0 e 0 … 0 zi) (18)
其中e=(100…0)在gi的第i个位置上。
由校验关系H* qc·Gqc T=0得到:
[M1 M2 … Mt-l|D*]·gi T=0 (19)
推出:
MieT+D*zi T=0 (20)
步骤c、求解有限域上的非齐次方程组:
D*zi T=MieT (21)
由于D*不满秩,则D*的秩R(D*)=R([D*MieT])<lb,即zi T有多个解。
对增广矩阵[D* MieT]做初等行变换得到行最简形式[D** (MieT)*],确定自由未知量并取所有自由未知量的值为0,得到该方程组的特解n。
将(MieT)*置为0后得到齐次方程组D**zi T=0,确定自由未知量,令其中一自由未知量取1,其余自由未知量取0,得到该齐次方程组基础解系中的一个解向量ηi。
对自由未知量反复进行m次取值(其中一自由未知量取1,其余自由未知量0,且每个自由变量只取一次1)得到方程组的基础解系η1,η2,…,ηm,其中m=bl-r(即自由未知量的个数)。
则zi T的解集为zi T=k1η1+k2η2+…+kmηm+n,其中k1,k2,...,km∈{0,1},遍历k1,k2,...,km所有的取值得到集合Zi,在Zi中选取汉明重量最小的解作为zi的结果,从而得到最优(重量最小)的zi T。
对zi中的每个子向量(gi,1gi,2…gi,j…gi,l)分别进行循环移位b次得到(Gi,1Gi,2…Gi,j…Gi,l),从而得到G的第i行块,反复运算t-l次得到生成矩阵G部分。
QC-LDPC码校验矩阵非满秩情况下生成矩阵的求解及密度优化中G* qc的Q部分求解过程如下:
Q是大小为(lb-r)×tb的矩阵,见公式14。
步骤1)、确定Q中每个行块的行数
通过对D*行高斯消去得到D*中第i列块中线性无关列的个数b-di,0<i≤l,则Q中第i行块的行数为di,0<i≤l。
步骤2)、用Q的第i行块的首行的转置与校验矩阵做乘积;
设qi=(0,0,…,0,qi,1,qi,2,…,qi,l)为Q的第i行块(Oi,1,…,Oi,t-l,Qi,1,Qi,2,…,Qi,l)的首行,其中wi=(qi,1,qi,2,…,qi,l)为qi的右侧部分。
对D*做初等行变换得到行最简形式D**,确定自由未知量,令其中一自由未知量取1,其余自由未知量取0,得到该齐次方程组基础解系中的一个解向量ηi。
对自由未知量反复进行m次取值(其中一个自由未知量取1,其余自由未知量0,且每个自由未知量只能取一次1)得到方程组的基础解系η1,η2,…,ηm,其中m=bl-r(即自由未知量的个数)。
由wi=(qi,1,qi,2,…,qi,l)得到qi=(0,0,…,0,qi,1,qi,2,…,qi,l),对qi中每个长度为b的子向量分别进行循环移位di次得到Q的第i行块(Oi,1,…,Oi,t-l,Qi,1,Qi,2,…,Qi,l),同理进行l次上述操作得到Q,从而得到非满秩情况下最优重量的生成矩阵G* qc。
QC_LDPC码的编码过程具体按照以下步骤实施:
步骤1:将信息序列a中长度为b的子序列分别输入到b*b循环阵的乘法电路的移位寄存器中。
步骤2:将得到校验位编码结果p与信息序列整合得到码字v=(a,p)。
本发明的有益效果是,在QC-LDPC码校验矩阵非满秩的情况下,能够降低生成矩阵的密度,从而降低编码电路的实现复杂度。运用该方案,将(155,64)码的生成矩阵密度降低约为35.185%;在移位寄存器数目保持不变的条件下,编码电路实现中,与门使用数量降低100%(即省去所有与门),异或门使用数量降低约为63.374%。运用该方案,将CCSDS标准中的(8176,7154)码的生成矩阵密度降低约为3.408%;在移位寄存器数目保持不变的条件下,编码电路实现中,与门使用数量降低100%(即省去所有与门),异或门使用数量降低约为52.761%。运用该方案,将(18480,16801)码的生成矩阵密度降低约为1.040%;在移位寄存器数目保持不变的条件下,编码电路实现中,与门使用数量降低100%(即省去所有与门),异或门使用数量降低约为54.657%。在对应的有效编码方案中,实现编码的资源使用个数与QC-LDPC码的生成矩阵的密度相关。从而通过降低生成矩阵密度来降低编码电路的实现复杂度。
附图说明
图1是本发明降低QC-LDPC码生成矩阵密度的实现方法中单个b*b循环阵的乘法电路图;
图2是本发明降低QC-LDPC码生成矩阵密度的实现方法中循环阵编码级联电路图;
图3为本发明降低QC-LDPC码生成矩阵密度的实现方法的总框架图。
具体实施方式
下面结合附图和具体实施方式对本发明进行详细说明。
本发明降低QC-LDPC码生成矩阵密度的实现方法,结合图3,具体按照以下步骤实施:
a)、QC_LDPC码校验矩阵满秩情况生成矩阵求解;
其中,QC_LDPC码校验矩阵满秩情况生成矩阵求解具体按照以下步骤实施:
给定一个QC-LDPC码的校验矩阵Hqc由c×t个大小为b×b的循环方阵构成(c<t),其中Hqc满秩且Hqc右侧存在与Hqc秩相同的方阵,Hqc见公式1。
当检验矩阵是上述所示准循环形式时,由校验关系:
Gqc·Hqc T=0 (2)
可将准循环形式的生成矩阵Gqc表示为系统形式,见公式3。
校验矩阵Hqc满秩,即Hqc的秩为c×b,从Hqc右端选取c列循环矩阵组成矩阵D:
其中Ai,j为b×b的循环矩阵或全零矩阵,1≤i≤c,t-c+1≤j≤t。
令
其中Mj表示矩阵Hqc的第j列,1≤j≤t-c。
则Hqc可表示为:
Hqc=[M1 M2 … Mt-c|D] (6)
令gi为Gqc的第i行子矩阵Gi的首行,令e=(100…0)表示长度为b的首1向量(首位置为1,其余为0),定义:
zi=(gi,1gi,2…gi,j…gi,c) (7)
其中zi为Gqc的第i行子矩阵Gi校验位部分的首行,gi,j表示子矩阵Gi,j的首行,1≤j≤c,则
gi=(0…0 e 0…0 zi) (8)
其中e=(100…0)为gi的第i位置,gi即为生成矩阵Gqc的第i行块的首行;
由校验关系Hqc·Gqc T=0得到:
[M1 M2 … Mt-c|D]·gi T=0 (9)
推出:
MieT+Dzi T=0 (10)
且D满秩(可逆),则zi可表示为:
zi T=D-1MieT (11)
对zi中的每个子向量(gi,1gi,2…gi,j…gi,c)分别进行循环移位b次得到(Gi,1Gi,2…Gi,j…Gi,c),从而得到Gqc的第i行块,反复运算t-c次得到Gqc的所有行块即得到生成矩阵Gqc。
QC-LDPC码校验矩阵非满秩情况下生成矩阵的求解及密度优化具体按照以下步骤实施:
给定一个QC-LDPC码的校验矩阵Hqc,由c×t个大小为b×b的循环方阵组成(c<t),见公式1。
假设此Hqc不满秩或Hqc不存在与其秩相同的方阵。此情况下Hqc对应的生成矩阵G* qc可写成如下形式:
G是大小为((t-l)b×tb)的矩阵,具有如下形式:
其中I为b×b的单位阵,0为b×b的全零矩阵,Gi,j为b×b的循环矩阵,1≤i≤t-l,1≤j≤l;
Q是大小为(lb-r)×tb的矩阵,具有如下形式:
其中Oi,k为零矩阵,1≤i≤l,1≤k≤t-l,Qi,j为部分循环矩阵(每一行都是由上一行循环移位得到的,但不是循环方阵,即不同行位置上的子矩阵Qi,j的行数可能都不相同),1≤i,j≤l。
Q中第i个行块的行数由D*(D*在下述求解过程中做详细介绍)中第i个列块中线性无关列的数目决定,具体的说,设D*中第i个列块中线性无关列的数目为b-di,1≤i≤l,则对应Q中第i行块的行数为di,1≤i≤l。
QC-LDPC码校验矩阵非满秩情况下生成矩阵的求解及密度优化中生成矩阵G* qc的G部分求解过程如下:
步骤a、将校验矩阵Hqc重组
对于Hqc,找到Hqc中l个列块,其中c≤l≤t,将这些列块组成矩阵D*,使得D*的秩与Hqc的秩相同,将这些列块从Hqc中抽出放于Hqc的最右侧,形成重组后的校验矩阵H* qc,其中H* qc最右边的l列组成矩阵D*。
其中Ai,j为b×b的循环矩阵或全零矩阵,1≤i≤c,t-l+1≤j≤t。
将H* qc表示成如下形式:
Hqc *=[M1 M2 … Mt-l|D*] (16)
步骤b、用G的第i行块的首行的转置与校验矩阵做乘积;
令gi为G的第i行块Gi的首行,定义:
zi=(gi,1gi,2…gi,j…gi,l) (17)
其中zi表示gi的右侧部分,gi,j为Gi,j的首行,则
gi=(0 … 0 e 0 … 0 zi) (18)
其中e=(100…0)在gi的第i个位置上。
由校验关系H* qc·Gqc T=0得到:
[M1 M2 … Mt-l|D*]·gi T=0 (19)
推出:
MieT+D*zi T=0 (20)
步骤c、求解有限域上的非齐次方程组:
D*zi T=MieT (21)
由于D*不满秩,则D*的秩R(D*)=R([D*MieT])<lb,即zi T有多个解。
对增广矩阵[D* MieT]做初等行变换得到行最简形式[D** (MieT)*],确定自由未知量并取所有自由未知量的值为0,得到该方程组的特解n。
将(MieT)*置为0后得到齐次方程组D**zi T=0,确定自由未知量,令其中一个自由未知量取1,其余自由未知量取0,得到该齐次方程组基础解系中的一个解向量ηi。
对自由未知量反复进行m次取值(其中一个自由未知量取1,其余自由未知量0,且每个自由变量只取一次1)得到方程组的基础解系η1,η2,…,ηm,其中m=bl-r(即自由未知量的个数)。
则zi T的解集为zi T=k1η1+k2η2+…+kmηm+n,其中k1,k2,…,km∈{0,1},遍历k1,k2,…,km所有的取值得到集合Zi,在Zi中选取汉明重量最小的解作为zi的结果,从而得到最优(重量最小)的zi T。
对zi中的每个子向量(gi,1gi,2…gi,j…gi,c)分别进行循环移位b次得到(Gi,1Gi,2…Gi,j…Gi,c),从而得到G的第i行块,反复运算t-l次得到生成矩阵G部分。
QC-LDPC码校验矩阵非满秩情况下生成矩阵的求解及密度优化中G* qc的Q部分求解过程如下:
Q是大小为(lb-r)×tb的矩阵,见公式14。
步骤1)、确定Q中每个行块的行数
通过对D*行高斯消去得到D*中第i个列块中线性无关列的个数b-di,0<i≤l,则Q中第i个行块的行数为di,0<i≤l。
步骤2)、用Q的第i行块的首行的转置与校验矩阵做乘积;
设qi=(0,0,…,0,qi,1,qi,2,…,qi,l)为Q的第i行块(Oi,1,…,Oi,t-l,Qi,1,Qi,2,…,Qi,l)的首行,其中wi=(qi,1,qi,2,…,qi,l)为qi的右侧部分。
对D*做初等行变换得到行最简形式D**,确定自由未知量,令其中一个自由未知量取1,其余自由未知量取0,得到该齐次方程组基础解系中的一个解向量ηi。
对自由未知量反复进行m次取值(其中一个自由未知量取1,其余自由未知量0,且每个自由未知量只能取一次1)得到方程组的基础解系η1,η2,…,ηm,其中m=bl-r(即自由未知量的个数)。
由wi=(qi,1,qi,2,…,qi,l)得到qi=(0,0,…,0,qi,1,qi,2,…,qi,l),对qi中每个长度为b的子向量分别进行循环移位di次得到Q的第i行块(Oi,1,…,Oi,t-l,Qi,1,Qi,2,…,Qi,l),同理进行l次上述操作得到Q,从而得到非满秩情况下最优重量的生成矩阵G* qc。
QC_LDPC码的编码过程具体按照以下步骤实施:
步骤1:将信息序列a中长度为b的子序列分别输入到b*b循环阵的乘法电路的移位寄存器中。
步骤2:将得到校验位编码结果p与信息序列整合得到码字v=(a,p)。
基于降低QC-LDPC码生成矩阵密度的实现方法的编码电路,由多个图2所示的循环阵编码级联电路级联组成,循环阵编码级联电路又由多个图1中的b*b循环阵乘法电路级联而成,输出码字v=(a,p1,p2,…,pj,…pc),其中1≤j≤c,a=(a1,a2,…,ai,…,at-c)表示信息序列,其中1≤i≤t-c。
b*b循环阵乘法电路具体结构为:由一个b-bit的移位寄存器和多个异或门XOR组成,其中b-bit移位寄存器存储ai,信息序列a表示为a=(a1,a2,…,ai,…,at-c),其中1≤i≤t-c。电路中与异或门相连的位置为生成矩阵中第i行块(即与ai对应行块)中子矩阵首列为1的位置。
循环阵编码级联电路中b*b循环阵乘法电路级联个数与生成矩阵行块数相同。
本发明中的QC-LDPC码的编码电路的实现复杂度与QC-LDPC码的生成矩阵的密度相关,通过降低QC-LDPC码生成矩阵的密度,来降低编码电路的实现复杂度。
文献[1]中编码电路是将生成矩阵中每一列块首列与二输入与门连接,再将每个与门的输出与异或门相连,从而完成编码。而本专利的编码电路是将生成矩阵每一列块首列中的1的位置连接二输入异或门(首列中0的位置不做处理),从而在移位寄存器数目保持不变的条件下,节约了所有的与门开销,并且使得异或门的资源使用数与生成矩阵校验位部分的密度相关。
该编码电路与文献[1]中的编码电路相比,资源使用情况:
1)与门:不需要与门资源;
2)异或门:异或门资源的节约比例与生成矩阵校验位部分的密度相关(若生成矩阵校验位部分的密度为70%,则异或门资源节约30%);
3)移位寄存器:移位寄存器消耗数目相同。
不同编码电路的资源使用情况如下:
表1不同编码电路所需资源数
其中λi,j表示生成矩阵G的子矩阵Gi.j(i为行块位置,j为列块位置)的首列的汉明重量。
[1]Zongwang Li,Lei Chen,Lingqi Zeng,S.Lin and W.H.Fong,"Efficientencoding of quasi-cyclic low-density parity-check codes,"in IEEE Transactionson Communications,vol.54,no.1,pp.71-81,Jan.2006,doi:10.1109/TCOMM.2005.861667。
Claims (6)
1.降低QC-LDPC码生成矩阵密度的实现方法,其特征在于,具体按照以下步骤实施:
a)、QC_LDPC码校验矩阵满秩情况生成矩阵求解;
b)、QC-LDPC码校验矩阵非满秩情况下生成矩阵的求解及密度优化;
c)、QC_LDPC码的编码过程。
2.根据权利要求1所述的降低QC-LDPC码生成矩阵密度的实现方法,其特征在于,所述QC_LDPC码校验矩阵满秩情况生成矩阵求解具体按照以下步骤实施:
给定一个QC-LDPC码的校验矩阵Hqc由c×t个大小为b×b的循环方阵构成,c<t,其中Hqc满秩且Hqc右侧存在与Hqc秩相同的方阵,
当检验矩阵是上述所示准循环形式时,由校验关系:
Gqc·Hqc T=0 (2)
将准循环形式的生成矩阵Gqc表示为系统形式;
校验矩阵Hqc满秩,即Hqc的秩为c×b,从Hqc右端选取c列循环矩阵组成矩阵D:
其中Ai,j为b×b的循环矩阵或全零矩阵,1≤i≤c,t-c+1≤j≤t;
令
其中Mj表示矩阵Hqc的第j列,1≤j≤t-c;
则Hqc表示为:
Hqc=[M1 M2…Mt-c|D] (6)
令gi为Gqc的第i行子矩阵Gi的首行,e=(100...0)表示长度为b的首1向量,首位置为1,其余为0定义:
zi=(gi,1gi,2…gi,j…gi,c) (7)
其中zi为Gqc的第i行子矩阵Gi校验位部分的首行,gi,j为表示子矩阵Gi,j的首行,1≤j≤c,则
gi=(0…0 e 0…0 zi) (8)
其中e=(100...0)为gi的第i位置;
由校验关系Hqc·Gqc T=0得到:
[M1 M2…Mt-c|D]·gi T=0 (9)
推出:
MieT+Dzi T=0 (10)
且D满秩可逆,则zi表示为:
zi T=D-1MieT (11)
对zi中的每个子向量(gi,1gi,2…gi,j…gi,c)分别进行循环移位b次得到(Gi,1Gi,2…Gi,j…Gi,c),从而得到Gqc的第i行块,反复运算t-c次得到Gqc的所有行块即得到生成矩阵Gqc。
3.根据权利要求2所述的降低QC-LDPC码生成矩阵密度的实现方法,其特征在于,所述QC-LDPC码校验矩阵非满秩情况下生成矩阵的求解及密度优化具体按照以下步骤实施:
给定一个QC-LDPC码的校验矩阵Hqc,由c×t个大小为b×b的循环方阵组成,
假设此Hqc不满秩或Hqc不存在与其秩相同的方阵;此情况下Hqc对应的生成矩阵G* qc可写成如下形式:
G是大小为((t-l)b×tb)的矩阵,具有如下形式:
其中I为b×b的单位阵,0为b×b的全零矩阵,Gi,j为b×b的循环矩阵,1≤i≤t-l,1≤j≤l;
Q是大小为(lb-r)×tb的矩阵,具有如下形式:
其中Oi,k为全零矩阵,1≤i≤l,1≤k≤t-l,Qi,j为部分循环矩阵,1≤i,j≤l;
Q中第i个行块的行数由D*中第i个列块中线性无关列的数目决定,具体的说,设D*中第i个列块中线性无关列的数目为b-di,1≤i≤l,则对应Q中第i行块的行数为di,1≤i≤l。
4.根据权利要求3所述的降低QC-LDPC码生成矩阵密度的实现方法,其特征在于,所述QC-LDPC码校验矩阵非满秩情况下生成矩阵的求解及密度优化中生成矩阵G* qc的G部分求解过程如下:
步骤a、将校验矩阵Hqc重组
对于Hqc,找到Hqc中l个列块,其中c≤l≤t,将这些列块组成矩阵D*,使得D*的秩与Hqc的秩相同,将这些列块从Hqc中抽出放于Hqc的最右侧,形成重组后的校验矩阵H* qc,其中H* qc最右边的l列组成矩阵D*;
其中Ai,j为b×b的循环矩阵或全零矩阵,1≤i≤c,t-l+1≤j≤t;
将H* qc表示成如下形式:
Hqc *=[M1 M2…Mt-l|D*] (16)
步骤b、用G的第i行块的首行的转置与校验矩阵做乘积;
令gi为G的第i行块Gi的首行,定义:
zi=(gi,1gi,2…gi,j…gi,l) (17)
其中zi表示gi的右侧部分,gi,j为Gi,j的首行,则
gi=(0…0 e 0…0 zi) (18)
其中e=(100…0)在gi的第i个位置上;
由校验关系H* qc·Gqc T=0得到:
[M1 M2…Mt-l|D*]·gi T=0 (19)
推出:
MieT+D*zi T=0 (20)
步骤c、求解有限域上的非齐次方程组:
D*zi T=MieT (21)
由于D*不满秩,则D*的秩R(D*)=R([D*MieT])<lb,即zi T有多个解;
对增广矩阵[D* MieT]做初等行变换得到行最简形式[D** (MieT)*],确定自由未知量并取所有自由未知量的值为0,得到该方程组的特解n;
将(MieT)*置为0后得到齐次方程组D**zi T=0,确定自由未知量,令其中一个自由未知量取1,其余自由未知量取0,得到该齐次方程组基础解系中的一个解向量ηi;
对自由未知量反复进行m次取值得到方程组的基础解系η1,η2,…,ηm,其中自由未知量的个数m=bl-r;
则zi T的解集为zi T=k1η1+k2η2+…+kmηm+n,其中k1,k2,...,km∈{0,1},遍历k1,k2,...,km所有的取值得到集合Zi,在Zi中选取汉明重量最小的解作为zi的结果,从而得到最优即重量最小的zi T;
对zi中的每个子向量(gi,1gi,2…gi,j…gi,c)分别进行循环移位b次得到(Gi,1Gi,2…Gi,j…Gi,c),从而得到G的第i行块,反复运算t-l次得到生成矩阵G部分。
5.根据权利要求4所述的降低QC-LDPC码生成矩阵密度的实现方法,其特征在于,所述QC-LDPC码校验矩阵非满秩情况下生成矩阵的求解及密度优化中G* qc的Q部分求解过程如下:
Q是大小为(lb-r)×tb的矩阵,见公式14;
步骤1)、确定Q中每个行块的行数
通过对D*行高斯消去得到D*中第i个列块中线性无关列的个数b-di,0<i≤l,则Q中第i个行块的行数为di,0<i≤l;
步骤2)、用Q的第i行块的首行的转置与校验矩阵做乘积;
设qi=(0,0,…,0,qi,1,qi,2,…,qi,l)为Q的第i行块[Oi,1,…,Oi,t-l,Qi,1,…,Qi,l]的首行,其中wi=(qi,1,qi,2,…,qi,l)为qi的右侧部分;
对D*做初等行变换得到行最简形式D**,确定自由未知量,令其中一个自由未知量取1,其余自由未知量取0,得到该齐次方程组基础解系中的一个解向量ηi;
对自由未知量反复进行m次取值得到方程组的基础解系η1,η2,…,ηm,其中自由未知量的个数m=bl-r;
6.根据权利要求5所述的降低QC-LDPC码生成矩阵密度的实现方法,其特征在于,所述QC_LDPC码的编码过程具体按照以下步骤实施:
步骤1:将信息序列a中长度为b的子序列分别输入到b*b循环阵的乘法电路的移位寄存器中;
步骤2:将得到校验位编码结果p与信息序列整合得到码字v=(a,p)。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
CN202310075106.7A CN116192157A (zh) | 2023-01-19 | 2023-01-19 | 降低qc-ldpc码生成矩阵密度的实现方法 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
CN202310075106.7A CN116192157A (zh) | 2023-01-19 | 2023-01-19 | 降低qc-ldpc码生成矩阵密度的实现方法 |
Publications (1)
Publication Number | Publication Date |
---|---|
CN116192157A true CN116192157A (zh) | 2023-05-30 |
Family
ID=86439717
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
CN202310075106.7A Pending CN116192157A (zh) | 2023-01-19 | 2023-01-19 | 降低qc-ldpc码生成矩阵密度的实现方法 |
Country Status (1)
Country | Link |
---|---|
CN (1) | CN116192157A (zh) |
Cited By (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
CN116938454A (zh) * | 2023-09-15 | 2023-10-24 | 浪潮(北京)电子信息产业有限公司 | 一种密钥处理方法、设备、介质及系统 |
-
2023
- 2023-01-19 CN CN202310075106.7A patent/CN116192157A/zh active Pending
Cited By (2)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
CN116938454A (zh) * | 2023-09-15 | 2023-10-24 | 浪潮(北京)电子信息产业有限公司 | 一种密钥处理方法、设备、介质及系统 |
CN116938454B (zh) * | 2023-09-15 | 2024-01-23 | 浪潮(北京)电子信息产业有限公司 | 一种密钥处理方法、设备、介质及系统 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
CN111162797B (zh) | 一种速率兼容的5g ldpc码的编码装置及编码方法 | |
CN101032082B (zh) | 编码和解码数据的方法和设备 | |
TWI415396B (zh) | 適用於根據里德-索羅門碼建立之低密度同位檢查碼的解碼器及解碼方法 | |
CN101141133B (zh) | 一种结构化低密度校验码的编码方法 | |
CN101796488A (zh) | 奇偶校验矩阵的产生 | |
CN106998208B (zh) | 一种可变长Polar码的码字构造方法 | |
CN107786211B (zh) | 一种ira-qc-ldpc码的代数结构获取方法、编码方法和编码器 | |
CN109802687B (zh) | 一种基于fpga的qc-ldpc码的高速码率兼容ldpc编码器 | |
CN101499804B (zh) | 准循环低密度校验码的多码率译码器 | |
CN105515590A (zh) | 一种基于随机二进制数据流的有效低复杂度串行抵消列表极化码译码算法及其译码构架 | |
CN116192157A (zh) | 降低qc-ldpc码生成矩阵密度的实现方法 | |
Xiao et al. | Reed-Solomon based quasi-cyclic LDPC codes: Designs, girth, cycle structure, and reduction of short cycles | |
CN115664899A (zh) | 一种基于图神经网络的信道解码方法及系统 | |
CN114285417A (zh) | 一种全局耦合低密度奇偶校验码的编码方法 | |
Ren et al. | The design and implementation of high-speed codec based on FPGA | |
CN105871385B (zh) | 一种ldpc卷积码构造方法 | |
CN100557983C (zh) | 一种准循环低密度奇偶校验码编码器和校验位生成方法 | |
CN113055023B (zh) | 一种高能效高速并行ldpc编码方法及编码器 | |
CN110730003B (zh) | 一种ldpc编码方法及ldpc编码器 | |
CN113285725A (zh) | 一种qc-ldpc编码方法及编码器 | |
CN113422611A (zh) | 一种qc-ldpc编码器的高度并行编码方法 | |
CN111181570A (zh) | 基于fpga的编译码方法和装置 | |
Khan et al. | A real time programmable encoder for low density parity check code as specified in the IEEE P802. 16E/D7 standard and its efficient implementation on a DSP processor | |
CN113285724B (zh) | 一种基于码率自适应的小型化ldpc编码器电路 | |
CN116054844B (zh) | 校验矩阵构造方法、系统、电子设备及计算机存储介质 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
PB01 | Publication | ||
PB01 | Publication | ||
SE01 | Entry into force of request for substantive examination | ||
SE01 | Entry into force of request for substantive examination |