JP4143147B2 - 波形等化器 - Google Patents
波形等化器 Download PDFInfo
- Publication number
- JP4143147B2 JP4143147B2 JP30755197A JP30755197A JP4143147B2 JP 4143147 B2 JP4143147 B2 JP 4143147B2 JP 30755197 A JP30755197 A JP 30755197A JP 30755197 A JP30755197 A JP 30755197A JP 4143147 B2 JP4143147 B2 JP 4143147B2
- Authority
- JP
- Japan
- Prior art keywords
- signal
- coefficient
- value
- tap coefficient
- information signal
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
Images
Classifications
-
- H—ELECTRICITY
- H04—ELECTRIC COMMUNICATION TECHNIQUE
- H04L—TRANSMISSION OF DIGITAL INFORMATION, e.g. TELEGRAPHIC COMMUNICATION
- H04L25/00—Baseband systems
- H04L25/02—Details ; arrangements for supplying electrical power along data transmission lines
- H04L25/03—Shaping networks in transmitter or receiver, e.g. adaptive shaping networks
- H04L25/03006—Arrangements for removing intersymbol interference
- H04L25/03012—Arrangements for removing intersymbol interference operating in the time domain
- H04L25/03019—Arrangements for removing intersymbol interference operating in the time domain adaptive, i.e. capable of adjustment during data reception
- H04L25/03038—Arrangements for removing intersymbol interference operating in the time domain adaptive, i.e. capable of adjustment during data reception with a non-recursive structure
-
- G—PHYSICS
- G11—INFORMATION STORAGE
- G11B—INFORMATION STORAGE BASED ON RELATIVE MOVEMENT BETWEEN RECORD CARRIER AND TRANSDUCER
- G11B20/00—Signal processing not specific to the method of recording or reproducing; Circuits therefor
- G11B20/10—Digital recording or reproducing
- G11B20/10009—Improvement or modification of read or write signals
Description
【０００１】
【発明の属する技術分野】
本発明は、波形等化器に関し、特に、再生情報信号の等化に用いられるトランスバーサルフィルタ（遅延線フィルタ）のタップ係数値が発散せず最適の値に収束し得る、改善された波形等化器に関する。
【０００２】
【従来の技術】
波形等化器として用いられる従来のトランスバーサルフィルタは、所定の信号期間（signal period）に等しいタップ間遅延を有する遅延素子のタップ係数を自動的に制御する。そのようなフィルタは、非周期型であるという点において、基本的には安定である。
【０００３】
ディジタル情報信号の記録及び再生に用いられる磁気記録及び再生装置には、トランスバーサルフィルタを含む波形等化器を備えたものがある。そのようなフィルタは、再生ディジタル情報信号をフィルタの出力とその推定値との間の偏差に基づいて適応的に調節し、再生ディジタル情報信号におけるシンボル間干渉を抑制する。ここで推定値は、出力信号を予め定められた３つの値のうちの一つにマッピングすることにより得ることができる。フィルタの出力は、シンボル復号化器（例えば、ビタビ復号化器）及び誤り訂正装置（例えば、リードソロモン（ＲＳ）復号化器）に供給される。
【０００４】
図１に、前述した従来の磁気記録及び再生装置の再生回路100を示す。詳述すると、回転ドラム（図示せず）に取着された磁気ヘッドＨによって磁気テープＴを走査することによって得られた再生情報信号は、前置増幅器（ＰＡ）10で増幅された後フィルタ20を通され、増幅された情報信号に含まれるノイズ成分が除去される。その後、フィルタリングされた情報信号は、Ａ／Ｄ変換器（ＡＤＣ）30にてディジタル情報信号に変換される。このディジタル情報信号は、直流（ＤＣ）制御器40において所定のＤＣレベルに調節された後、再生されたディジタル情報信号として波形等化器50に供給される。図１に示したように、波形等化器50は、４つの遅延回路51〜54、５つの乗算器55〜59、加算回路60、係数更新回路70、レベル検出器80及び減算器90を備える。
【０００５】
遅延回路51〜54は、供給された再生ディジタル情報信号を予め定められた期間だけ順に遅延する。ＤＣ制御器40からの再生ディジタル情報信号及び遅延回路51〜54からの遅延ディジタル情報信号は、それぞれ対応する乗算器55〜59に供給される。各乗算器は、供給された各信号を後述する係数更新回路70からの対応するタップ係数と乗算することによってタップ係数だけ重み付けされた出力を生成する。加算回路60は、乗算器55〜59から出力される信号をすべて加算し、等化された出力信号（等化出力信号）としてシンボル復号化器、誤り訂正回路（図示せず）、レベル検出器80及び減算器90に供給する。レベル検出器80は、等化出力信号と予め定められた閾値とを比較して、等化出力信号のレベルを検出した後減算器90に供給する。
【０００６】
減算器90は、レベル検出器80からの等化出力信号の検出レベル（即ち、予測値）と加算回路60からの等化出力信号との間の差分を計算して、等化出力信号の予測値の等化出力信号に対する振幅誤差を求める。ここで予測値は、−１、０、１の３値の中の一つである。求められた振幅誤差は係数更新回路70に供給される。係数更新回路70は、振幅誤差値を再生ディジタル情報信号及び遅延情報信号に乗算して、タップ係数を出力する。このように、振幅誤差値を再生ディジタル情報信号及び遅延情報信号に乗算することによって、波形等化を行い、再生ディジタル情報信号に含まれるシンボル間干渉を抑制することができる。
【０００７】
しかし、従来の波形等化器においては、再生ディジタル情報信号がテープの損傷などによって著しく歪んでいるような場合、係数値が発散し得る。そのため、従来の波形等化器では、いったん係数値が発散すると、正常な再生ディジタル情報が供給されてるようになっても、もはや係数更新処理を行うことはできないという不都合があった。従って、タップ係数の最適値への更新のためには、タップ係数が発散したとき速やかに対処することが望まれる。
【０００８】
【発明が解決しようとする課題】
従って、本発明の主な目的は、効果的なデータ及び係数値分析技法を用いることによって再生情報信号の等化に用いられるタップ係数値を発散させることなく最適値に収束させ得る、改善された波形等化器を提供することにある。
【０００９】
【課題を解決するための手段】
上記の目的を達成するために、本発明の一側面によれば、複数のトラックを有する記録媒体から再生された、複数のシンボルデータを有するディジタル情報信号及びその遅延信号にタップ係数を乗算することによって得られる重み付き値の和をとることによって、前記再生ディジタル情報信号のシンボル間干渉を抑制するためのトランスバーサルフィルタを用いた波形等化器であって、目標トラックから再生されたディジタル情報信号に含まれる複数のシンボルデータの各々に対する前記トランスバーサルフィルタからの出力信号と予め定められた閾値とを比較して、確からしいディジタル情報信号を求める比較手段と、前記出力信号と前記確からしいディジタル情報信号との間の振幅の差分を計算する振幅差分計算手段と、各シンボルデータの前記タップ係数及び前記複数のシンボルデータの出力信号を分析して、前記タップ係数全体が予め定められた最大閾値と最小閾値の間にあるか否かを表す係数値状態信号と、前記出力信号のアイパターンが“開”であるか“閉”であるかを表すデータ分析結果信号とを生成する分析手段と、前記係数値状態信号及び前記データ分析結果信号に基づいて、第１または第２ロジック値のデバイス制御信号を発生するデバイス制御信号発生手段と、タップ係数を更新するための係数更新手段と、前記係数更新手段で求められたタップ係数を受信し、前記デバイス制御信号に基づいて、予め定められた初期タップ係数または前記係数更新手段で求められたタップ係数のいずれかを前記係数更新手段へと出力する選択的タップ係数出力手段とを含み、前記係数更新手段が、前記デバイス制御信号に基づいて選択的に、前記初期タップ係数、前記振幅差分、前記再生ディジタル情報信号及び前記遅延信号を用いて新たなタップ係数を求めることを特徴とする波形等化器が提供される。
【００１０】
また、本発明の別の側面によれば、記録媒体に記録された情報信号を再生するための情報信号再生装置であって、ドラム上に取り付けられたヘッドによって複数のトラックを有する記録媒体を走査することにより再生された情報信号をフィルタリングして、前記再生情報信号に含まれたノイズ成分を除去し、さらにフィルタリングされた情報をディジタル情報信号に変換するフィルタリング手段と、複数のシンボルデータを有する前記再生情報信号とその遅延情報信号にタップ係数を乗算して求めた重み付き値の和をとることによって、前記再生ディジタル情報信号のシンボル間干渉を抑止するトランスバーサルフィルタを含む波形等化器とを有し、前記波形等化器が、目標トラックから再生されたディジタル情報信号に含まれる複数のシンボルデータの各々に対する前記トランスバーサルフィルタからの出力信号と予め定められた閾値とを比較して、確からしいディジタル情報信号を求める比較手段と、前記出力信号と前記確からしいディジタル情報信号との間の振幅の差分を計算する振幅差分計算手段と、各シンボルデータの前記タップ係数及び前記複数のシンボルデータの出力信号を分析して、前記タップ係数全体が予め定められた最大閾値と最小閾値の間にあるか否かを表す係数値状態信号と、前記出力信号のアイパターンが“開”であるか“閉”であるかを表すデータ分析結果信号とを生成する分析手段と、前記係数値状態信号及び前記データ分析結果信号に基づいて、第１または第２ロジック値のデバイス制御信号を発生するデバイス制御信号発生手段と、タップ係数を更新するための係数更新手段と、前記係数更新手段で求められたタップ係数を受信し、前記デバイス制御信号に基づいて、予め定められた初期タップ係数または前記係数更新手段で求められたタップ係数のいずれかを前記係数更新手段へと出力する選択的タップ係数出力手段とを含み、前記係数更新手段が、前記デバイス制御信号に基づいて選択的に、前記初期タップ係数、前記振幅差分、前記再生ディジタル情報信号及び前記遅延信号を用いて新たなタップ係数を求めることを特徴とする情報信号再生装置が提供される。
【００１１】
【発明の実施の形態】
以下、本発明の好適実施例について図面を参照しながらより詳しく説明する。
【００１２】
図２には、本発明による新規な等化器250を有する再生回路200のブロック図が示されている。図２に示すように、本発明の再生回路200は、ＰＡ210、フィルタ220、ＡＤＣ230、ＤＣ制御器240及び波形等化器250を備える。また、波形等化器250は、４つの遅延回路251〜254、５つの乗算器255〜259、加算回路260、係数更新回路270、レベル検出器280、減算器290、データ及び係数値分析デバイス300を備える。説明の便宜上、本明細書では４つの遅延回路及び５つの乗算回路が示されているが、これらの数は波形等化器として用いられるトランスバーサルフィルタのタップ数に応じて変更可能である。
【００１３】
テープＴ上に書込まれた複数のシンボルデータを有する情報信号は、回転ドラム（図示せず）上に取着された磁気ヘッドＨによってテープＴを走査することによって再生される。再生された情報信号はシンボルデータ単位で図１に示した回路と同じ機能を有するＰＡ210、フィルタ220、ＤＣ制御器240を通じて遅延回路251〜254、乗算器255及び係数更新回路270に供給される。遅延回路251〜254は印加された再生ディジタル情報信号を順に遅延して得た遅延ディジタル情報信号を対応する乗算器255〜259に供給する。乗算器255〜259はＤＣ制御器240から供給された再生ディジタル情報信号及び遅延回路251〜254からの遅延されたディジタル情報信号を係数更新回路270から供給された対応するタップ係数に乗算することによってタップ係数だけ重み付けされた信号を出力する。乗算器255〜259における乗算結果は加算回路260に印加され加算される。このように係数更新回路270から供給されるタップ係数に基づいて得られる重み付けされた乗算結果を加算して波形等化を行うことによって、元のディジタル情報信号波形がシンボル間の干渉によって阻害されている場合でも、シンボル間の干渉成分を抑圧することができる。
【００１４】
加算回路260から出力される信号は等化出力信号として、シンボルデコーダ、誤り訂正回路（図示せず）、レベル検出器280、減算器290、データ及び係数値分析デバイス300に供給される。レベル検出器280は等化出力信号と予め定められた信号レベルとを比較することによって、加えられた等化出力信号の予測値を決定する。予測値は３値、即ち、‐1、0、1の内の一つである。決定結果は減算器290に送られ、決定結果と等化出力値との間の振幅の差分またはエラー値が計算された後、データ及び係数値分析デバイス300と係数更新回路270に供給される。
【００１５】
データ及び係数値分析デバイス300においては、以下、図３〜６を参照して詳細に説明される本発明のデータ及び係数値分析技法を用いて加算回路260から供給される等化出力信号及び係数更新回路270から発生されるタップ係数値の分析がなされる。
【００１６】
図３を参照すると、図２に示したデータ及び係数値分析デバイス300のブロック図が示されている。図３に示すように、データ及び係数値分析デバイス300は係数値分析器310、データ分析器320、デバイス制御器330、格納部340及び選択回路350を備える。係数値分析器310は、図２中の係数更新回路270からの各タップ係数を分析して全てのタップ係数値が予め定められた最大及び最小閾値によって定められる範囲内にあるか否かを判定する。係数値分析器310について図４を参照して以下に詳細に説明する。
【００１７】
図４において、係数値分析器310は５つの比較器311〜315、メモリ316及びＡＮＤゲート317を備える。各々の比較器は係数更新回路270から印加されるタップ係数をメモリ316に格納された予め定められた最大閾値及び最小閾値と比較してタップ係数値が最大及び最小閾値の範囲内に属するか否かを決定する。
【００１８】
例えば、タップ係数値が予め定められた最大閾値と最小閾値との間にある場合、各比較器はローレベルの出力を発生し、閾値の範囲外に属すると、ハイレベルの出力を発生する。比較器311〜315から発生されたハイレベルまたはローレベルの出力はＡＮＤゲート317に印加され論理的に組合され、タップ係数の状態を表す係数値状態信号を発生する。即ち、本発明によると、ＡＮＤゲート317に印加された全ての入力が、係数値が発散したことを意味するハイレベルである場合、ＡＮＤゲート317はハイレベルの係数値状態信号を発生し、また、ＡＮＤゲート317に印加されるある入力が、係数値が収束されることを意味するローレベルであれば、ＡＮＤゲート317はローレベルの係数値状態信号を発生する。ハイレベルまたはローレベルの係数値状態信号は、図３に示されているデータ分析器320及びデバイス制御器330に供給される。
【００１９】
再度図３を参照されたい。デバイス制御器330はＡＮＤゲート317からのハイレベルの係数値状態信号に応答して、データ分析器320から供給される信号に関係なくハイレベル値を有するデバイス制御信号を発生する。しかしながら、ＡＮＤゲート317からローレベルの係数値状態信号が入力される場合は、図５及び図６を参照して以下に詳細に説明するデータ分析器320から供給されるデータ分析結果信号を考慮してハイレベルまたはローレベルのデバイス制御信号を発生する。後に詳述するように、データ分析信号は、図２に示した加算回路２６０からの等化出力信号のアイパターン（eye pattern）が“開（open）”であるかまたは“閉（close）”であるかを表す。
【００２０】
図５及び図６を参照されたい。データ分析器320は３つの比較器322、323、332、３つのカウンタ327〜329、減算器331、メモリ333及び加算器335を備える。比較器322は、図２に示されている加算回路260からの等化出力信号を、２つの予め定められた閾値、例えば、図６に示されているａ及びdの各々と比較する。また、比較器323は、別の２つの予め定められた閾値ｂ及びｃと比較する。これらの４つの閾値は入力情報信号に含まれる各シンボルデータのビット数に基づいて予め決定され、メモリ333に格納される。例えば、各シンボルデータのビット数が８ビットであり、従ってシンボルデータが−128から＋128のレベル範囲を有する場合、図６に示したように、前者の2個の予め定められた閾値a及びdのうちａは−128に所定の値を加算することによって、ｄは＋128から同一の所定値を減算することによって求められ、後者の2個の予め定められた閾値b及びcのうちｂは０から所定値を減算することによって、またｃは同一の所定値を０に加算することによって求められる。これらの４つの閾値にはａ＜ｂ＜ｃ＜ｄの関係があり、ａとｄ、ｂとｃは大きさが等しく符号が逆となっている。
【００２１】
例えば、等化出力値が−128より大きく前者の第1閾値a以下の図６の領域Aに属するか、または＋128より小さく前者の第2閾値d以上の図６の領域Eに属する場合、比較器322はハイレベルの第1比較信号を発生し、そのような条件を満たさない場合ローレベルの第1比較信号を発生する。同様な方法で、等化出力値が後者の2個の予め定められた閾値ｂとｃの間の領域、即ち、図６の領域Cに属する場合、比較器323はハイレベルの第2比較信号を発生し、そうでない場合はローレベルの第2比較信号を発生する。本明細書では詳細には説明しないが、当業者であれば４つの予め定められた閾値と５つの領域は部分応答クラス（partial response Class）−IVによって決定されることが分かるだろう。
【００２２】
第1比較信号は、カウンタ327、インバータ324及びＡＮＤゲート326に供給される。また、第2比較信号は2個のＡＮＤゲート325、326に印加される。詳述すると、インバータ324は第1比較信号を反転して第1反転比較信号を第1ＡＮＤゲート325に供給する。第1ＡＮＤゲート325はインバータ324と比較器323とから供給された2個の入力を論理的に組合せて第1ＡＮＤ組合せ信号をカウンタ328に供給する。また、第2ＡＮＤゲート326は比較器322、323から供給された信号を反転した後、論理的に組合せて第2のＡＮＤ組合せ信号を出力してカウンタ329に供給する。本発明の好適な実施例において、インバータ324及び第1ＡＮＤゲート325は図６の領域ＢまたはＤに位置する各シンボルデータの入力情報信号の数を計数するために用いられる第1のＡＮＤ組み合せ信号を発生するために設けられ、第２ＡＮＤゲート326は図６の領域Ｃに位置する各シンボルデータの入力情報信号の数を計数するために用いられる第２ＡＮＤ組み合せ信号を発生するために設けられている。
【００２３】
図５に示したように、カウンタ327に入力される信号は、比較器322からの第1比較信号、カウンタ328に入力される信号は第1ＡＮＤゲート325からの第1ＡＮＤ組合せ信号であり、カウンタ329に入力される信号は第2ＡＮＤゲート326からの第2ＡＮＤ組合せ信号である。カウンタ327への入力がハイレベルの第1比較信号である場合、カウンタ327は入力された信号の数をカウントする。カウンタ328への入力がハイレベルの第1ＡＮＤ組合せ信号である場合、カウンタ327はその信号の数をカウントする。また、カウンタ329への入力がハイレベルの第2ＡＮＤ組合せ信号である場合、カウンタ327はその信号の数をカウントする。このような比較及び計数動作は、磁気テープの目標トラックから読取られた全てのシンボルデータが処理されるまで、次のシンボルデータに対して反復的に行われる。
【００２４】
カウンタ327〜329のカウント数は全て加算器335に供給される。また、領域ＢまたはＤに属するシンボルデータの数を示すカウンタ328からのカウント数は減算器331にも供給される。加算器335は、カウンタ327〜329から出力されたカウント値をすべて加算して総カウント値を減算器331に供給する。
【００２５】
減算器331は、加算器330からの総カウント値からカウンタ328からのカウント値を減算して差分値を得た後、比較器332に供給する。比較器332は、減算器331からの差分値とメモリ333に格納された予め定められた閾値とを比較して比較結果信号を発生する。詳述すると、減算器331からの差分値が予め定められた閾値より大きい、即ち目標トラックから読取られた複数のシンボルデータの等化出力信号のアイパターンが“開”である場合、比較器332はローレベル値の比較結果信号を発生し、差分値が予め定められた閾値以下である、即ち等化出力信号のアイパターンが“閉”である場合、比較器332はハイレベルの比較結果信号を発生する。ローレベルまたはハイレベルの比較結果信号はデータ分析結果信号として図３に示したデバイス制御器330に供給される。
【００２６】
図３を再び参照されたい。係数分析器310からの係数値状態信号及びデータ分析器320からのデータ分析結果信号に基づいて、デバイス制御器330はデバイス制御信号を発生する。即ち、デバイス制御器330は、ハイレベルの係数値状態信号またはハイレベルのデータ分析結果信号に応じてハイレベルのデバイス制御信号を発生し、係数値状態信号がローレベルで且つデータ分析結果信号もローレベルの場合は、ローレベルのデバイス制御信号を発生する。ハイレベルまたはローレベルのデバイス制御信号は、格納部340及び選択回路350及び図２に示した係数更新回路270に供給される。
【００２７】
デバイス制御器330からのデバイス制御信号に応じて、選択回路350は、係数更新回路270からのタップ係数、あるいは格納装置340から読出される予め定められた初期タップ係数を選択的に出力する。即ち、ローレベルのデバイス制御信号に応じて図２に示した係数更新回路270にタップ係数が戻され、ハイレベルのデバイス制御信号に応じて格納装置340から初期タップ係数が係数更新回路270に供給される。
【００２８】
図２を再度参照されたい。図１に示した従来の係数更新回路に比べて向上された係数更新回路270は、対応する乗算器255〜259に伝送するタップ係数値を効果的に求める。即ち、図３に示したデバイス制御器330からのローレベルのデバイス制御信号に応じて、係数更新回路270は選択回路350からのタップ係数を何ら変更することなく対応する乗算器255〜259に伝達する。しかし、デバイス制御器330からのデバイス制御信号がハイレベルの場合、デバイス制御器330は新たなタップ係数を求めて対応する乗算器255〜259に供給する。新たなタップ係数は選択回路350からの予め定められた初期タップ係数、減算器290からの振幅差分及び遅延回路251〜254からの遅延信号を適切に用いることによって求められる。
【００２９】
詳述すると、ハイレベルのデバイス制御信号に応じて、予め定められたタップ係数が、係数更新回路270から出力される。その後、ハイレベルのデバイス制御信号に応じて、遅延回路（図示せず）で予め定められた期間だけ遅延された予め定められた初期タップ係数に、振幅差分を遅延信号に乗算して求めたタップ係数を加算することによって新たなタップ係数が求められる。また、新たなタップ係数を、前に係数更新回路270で求めたタップ係数に、前記したように乗算によって求めたタップ係数を加算することによって求めることも考えられる。係数更新回路270から出力されたタップ係数は対応する乗算器255〜259に供給され、それによってシンボル間干渉を受けない等化出力信号を得ることができる。
【００３０】
上記において、本発明の好適な実施の形態について説明したが、本発明の請求範囲を逸脱することなく、当業者は種々の改変をなし得るであろう。
【００３１】
【発明の効果】
従って、本発明によれば、データ及び係数値分析技法を用いることにより、再生ディジタル情報信号の等化に用いられるべきタップ係数値を発散させることなく最適値に収束させることができる。
【図面の簡単な説明】
【図１】通常の波形等化器を備える再生回路のブロック図である。
【図２】本発明による波形等化器を備える再生回路のブロック図である。
【図３】図２中の波形等化器に含まれるデータ及び係数値分析装置のブロック図である。
【図４】図３に示した係数値分析器の詳細なブロック図である。
【図５】図３に示したデータ分析器の詳細なブロック図である。
【図６】本発明に基づくデータ分析器にて用いたデータ分析技法を説明するための模式図である。
【符号の説明】
10 前置増幅器（ＰＡ）
20 フィルタ
30 Ａ／Ｄ変換器（ＡＤＣ）
40 直流（ＤＣ）制御器
50 波形等化器
51〜54 遅延回路
55〜59 乗算器
60 加算回路
70 係数更新回路
80 レベル検出器
90 減算器
100 従来の再生回路
200 再生回路
210 前置増幅器（ＰＡ）
220 フィルタ
230 ＡＤＣ（Ａ／Ｄ変換器）
240 ＤＣ制御器
250 波形等化器
251〜254 遅延回路
255〜259 乗算器
260 加算回路
270 係数更新回路
280 レベル検出器
290 減算器
300 データ及び係数値分析デバイス
310 係数値分析器
320 データ分析器
330 デバイス制御器
311〜315 比較器
316 メモリ
317 ＡＮＤゲート
322、323、332 比較器
324 インバータ
325 ＡＮＤゲート
326 ＡＮＤゲート
327〜329 カウンタ
331 減算器
333 メモリ
335 加算器
340 格納部
350 選択回路
【発明の属する技術分野】
本発明は、波形等化器に関し、特に、再生情報信号の等化に用いられるトランスバーサルフィルタ（遅延線フィルタ）のタップ係数値が発散せず最適の値に収束し得る、改善された波形等化器に関する。
【０００２】
【従来の技術】
波形等化器として用いられる従来のトランスバーサルフィルタは、所定の信号期間（signal period）に等しいタップ間遅延を有する遅延素子のタップ係数を自動的に制御する。そのようなフィルタは、非周期型であるという点において、基本的には安定である。
【０００３】
ディジタル情報信号の記録及び再生に用いられる磁気記録及び再生装置には、トランスバーサルフィルタを含む波形等化器を備えたものがある。そのようなフィルタは、再生ディジタル情報信号をフィルタの出力とその推定値との間の偏差に基づいて適応的に調節し、再生ディジタル情報信号におけるシンボル間干渉を抑制する。ここで推定値は、出力信号を予め定められた３つの値のうちの一つにマッピングすることにより得ることができる。フィルタの出力は、シンボル復号化器（例えば、ビタビ復号化器）及び誤り訂正装置（例えば、リードソロモン（ＲＳ）復号化器）に供給される。
【０００４】
図１に、前述した従来の磁気記録及び再生装置の再生回路100を示す。詳述すると、回転ドラム（図示せず）に取着された磁気ヘッドＨによって磁気テープＴを走査することによって得られた再生情報信号は、前置増幅器（ＰＡ）10で増幅された後フィルタ20を通され、増幅された情報信号に含まれるノイズ成分が除去される。その後、フィルタリングされた情報信号は、Ａ／Ｄ変換器（ＡＤＣ）30にてディジタル情報信号に変換される。このディジタル情報信号は、直流（ＤＣ）制御器40において所定のＤＣレベルに調節された後、再生されたディジタル情報信号として波形等化器50に供給される。図１に示したように、波形等化器50は、４つの遅延回路51〜54、５つの乗算器55〜59、加算回路60、係数更新回路70、レベル検出器80及び減算器90を備える。
【０００５】
遅延回路51〜54は、供給された再生ディジタル情報信号を予め定められた期間だけ順に遅延する。ＤＣ制御器40からの再生ディジタル情報信号及び遅延回路51〜54からの遅延ディジタル情報信号は、それぞれ対応する乗算器55〜59に供給される。各乗算器は、供給された各信号を後述する係数更新回路70からの対応するタップ係数と乗算することによってタップ係数だけ重み付けされた出力を生成する。加算回路60は、乗算器55〜59から出力される信号をすべて加算し、等化された出力信号（等化出力信号）としてシンボル復号化器、誤り訂正回路（図示せず）、レベル検出器80及び減算器90に供給する。レベル検出器80は、等化出力信号と予め定められた閾値とを比較して、等化出力信号のレベルを検出した後減算器90に供給する。
【０００６】
減算器90は、レベル検出器80からの等化出力信号の検出レベル（即ち、予測値）と加算回路60からの等化出力信号との間の差分を計算して、等化出力信号の予測値の等化出力信号に対する振幅誤差を求める。ここで予測値は、−１、０、１の３値の中の一つである。求められた振幅誤差は係数更新回路70に供給される。係数更新回路70は、振幅誤差値を再生ディジタル情報信号及び遅延情報信号に乗算して、タップ係数を出力する。このように、振幅誤差値を再生ディジタル情報信号及び遅延情報信号に乗算することによって、波形等化を行い、再生ディジタル情報信号に含まれるシンボル間干渉を抑制することができる。
【０００７】
しかし、従来の波形等化器においては、再生ディジタル情報信号がテープの損傷などによって著しく歪んでいるような場合、係数値が発散し得る。そのため、従来の波形等化器では、いったん係数値が発散すると、正常な再生ディジタル情報が供給されてるようになっても、もはや係数更新処理を行うことはできないという不都合があった。従って、タップ係数の最適値への更新のためには、タップ係数が発散したとき速やかに対処することが望まれる。
【０００８】
【発明が解決しようとする課題】
従って、本発明の主な目的は、効果的なデータ及び係数値分析技法を用いることによって再生情報信号の等化に用いられるタップ係数値を発散させることなく最適値に収束させ得る、改善された波形等化器を提供することにある。
【０００９】
【課題を解決するための手段】
上記の目的を達成するために、本発明の一側面によれば、複数のトラックを有する記録媒体から再生された、複数のシンボルデータを有するディジタル情報信号及びその遅延信号にタップ係数を乗算することによって得られる重み付き値の和をとることによって、前記再生ディジタル情報信号のシンボル間干渉を抑制するためのトランスバーサルフィルタを用いた波形等化器であって、目標トラックから再生されたディジタル情報信号に含まれる複数のシンボルデータの各々に対する前記トランスバーサルフィルタからの出力信号と予め定められた閾値とを比較して、確からしいディジタル情報信号を求める比較手段と、前記出力信号と前記確からしいディジタル情報信号との間の振幅の差分を計算する振幅差分計算手段と、各シンボルデータの前記タップ係数及び前記複数のシンボルデータの出力信号を分析して、前記タップ係数全体が予め定められた最大閾値と最小閾値の間にあるか否かを表す係数値状態信号と、前記出力信号のアイパターンが“開”であるか“閉”であるかを表すデータ分析結果信号とを生成する分析手段と、前記係数値状態信号及び前記データ分析結果信号に基づいて、第１または第２ロジック値のデバイス制御信号を発生するデバイス制御信号発生手段と、タップ係数を更新するための係数更新手段と、前記係数更新手段で求められたタップ係数を受信し、前記デバイス制御信号に基づいて、予め定められた初期タップ係数または前記係数更新手段で求められたタップ係数のいずれかを前記係数更新手段へと出力する選択的タップ係数出力手段とを含み、前記係数更新手段が、前記デバイス制御信号に基づいて選択的に、前記初期タップ係数、前記振幅差分、前記再生ディジタル情報信号及び前記遅延信号を用いて新たなタップ係数を求めることを特徴とする波形等化器が提供される。
【００１０】
また、本発明の別の側面によれば、記録媒体に記録された情報信号を再生するための情報信号再生装置であって、ドラム上に取り付けられたヘッドによって複数のトラックを有する記録媒体を走査することにより再生された情報信号をフィルタリングして、前記再生情報信号に含まれたノイズ成分を除去し、さらにフィルタリングされた情報をディジタル情報信号に変換するフィルタリング手段と、複数のシンボルデータを有する前記再生情報信号とその遅延情報信号にタップ係数を乗算して求めた重み付き値の和をとることによって、前記再生ディジタル情報信号のシンボル間干渉を抑止するトランスバーサルフィルタを含む波形等化器とを有し、前記波形等化器が、目標トラックから再生されたディジタル情報信号に含まれる複数のシンボルデータの各々に対する前記トランスバーサルフィルタからの出力信号と予め定められた閾値とを比較して、確からしいディジタル情報信号を求める比較手段と、前記出力信号と前記確からしいディジタル情報信号との間の振幅の差分を計算する振幅差分計算手段と、各シンボルデータの前記タップ係数及び前記複数のシンボルデータの出力信号を分析して、前記タップ係数全体が予め定められた最大閾値と最小閾値の間にあるか否かを表す係数値状態信号と、前記出力信号のアイパターンが“開”であるか“閉”であるかを表すデータ分析結果信号とを生成する分析手段と、前記係数値状態信号及び前記データ分析結果信号に基づいて、第１または第２ロジック値のデバイス制御信号を発生するデバイス制御信号発生手段と、タップ係数を更新するための係数更新手段と、前記係数更新手段で求められたタップ係数を受信し、前記デバイス制御信号に基づいて、予め定められた初期タップ係数または前記係数更新手段で求められたタップ係数のいずれかを前記係数更新手段へと出力する選択的タップ係数出力手段とを含み、前記係数更新手段が、前記デバイス制御信号に基づいて選択的に、前記初期タップ係数、前記振幅差分、前記再生ディジタル情報信号及び前記遅延信号を用いて新たなタップ係数を求めることを特徴とする情報信号再生装置が提供される。
【００１１】
【発明の実施の形態】
以下、本発明の好適実施例について図面を参照しながらより詳しく説明する。
【００１２】
図２には、本発明による新規な等化器250を有する再生回路200のブロック図が示されている。図２に示すように、本発明の再生回路200は、ＰＡ210、フィルタ220、ＡＤＣ230、ＤＣ制御器240及び波形等化器250を備える。また、波形等化器250は、４つの遅延回路251〜254、５つの乗算器255〜259、加算回路260、係数更新回路270、レベル検出器280、減算器290、データ及び係数値分析デバイス300を備える。説明の便宜上、本明細書では４つの遅延回路及び５つの乗算回路が示されているが、これらの数は波形等化器として用いられるトランスバーサルフィルタのタップ数に応じて変更可能である。
【００１３】
テープＴ上に書込まれた複数のシンボルデータを有する情報信号は、回転ドラム（図示せず）上に取着された磁気ヘッドＨによってテープＴを走査することによって再生される。再生された情報信号はシンボルデータ単位で図１に示した回路と同じ機能を有するＰＡ210、フィルタ220、ＤＣ制御器240を通じて遅延回路251〜254、乗算器255及び係数更新回路270に供給される。遅延回路251〜254は印加された再生ディジタル情報信号を順に遅延して得た遅延ディジタル情報信号を対応する乗算器255〜259に供給する。乗算器255〜259はＤＣ制御器240から供給された再生ディジタル情報信号及び遅延回路251〜254からの遅延されたディジタル情報信号を係数更新回路270から供給された対応するタップ係数に乗算することによってタップ係数だけ重み付けされた信号を出力する。乗算器255〜259における乗算結果は加算回路260に印加され加算される。このように係数更新回路270から供給されるタップ係数に基づいて得られる重み付けされた乗算結果を加算して波形等化を行うことによって、元のディジタル情報信号波形がシンボル間の干渉によって阻害されている場合でも、シンボル間の干渉成分を抑圧することができる。
【００１４】
加算回路260から出力される信号は等化出力信号として、シンボルデコーダ、誤り訂正回路（図示せず）、レベル検出器280、減算器290、データ及び係数値分析デバイス300に供給される。レベル検出器280は等化出力信号と予め定められた信号レベルとを比較することによって、加えられた等化出力信号の予測値を決定する。予測値は３値、即ち、‐1、0、1の内の一つである。決定結果は減算器290に送られ、決定結果と等化出力値との間の振幅の差分またはエラー値が計算された後、データ及び係数値分析デバイス300と係数更新回路270に供給される。
【００１５】
データ及び係数値分析デバイス300においては、以下、図３〜６を参照して詳細に説明される本発明のデータ及び係数値分析技法を用いて加算回路260から供給される等化出力信号及び係数更新回路270から発生されるタップ係数値の分析がなされる。
【００１６】
図３を参照すると、図２に示したデータ及び係数値分析デバイス300のブロック図が示されている。図３に示すように、データ及び係数値分析デバイス300は係数値分析器310、データ分析器320、デバイス制御器330、格納部340及び選択回路350を備える。係数値分析器310は、図２中の係数更新回路270からの各タップ係数を分析して全てのタップ係数値が予め定められた最大及び最小閾値によって定められる範囲内にあるか否かを判定する。係数値分析器310について図４を参照して以下に詳細に説明する。
【００１７】
図４において、係数値分析器310は５つの比較器311〜315、メモリ316及びＡＮＤゲート317を備える。各々の比較器は係数更新回路270から印加されるタップ係数をメモリ316に格納された予め定められた最大閾値及び最小閾値と比較してタップ係数値が最大及び最小閾値の範囲内に属するか否かを決定する。
【００１８】
例えば、タップ係数値が予め定められた最大閾値と最小閾値との間にある場合、各比較器はローレベルの出力を発生し、閾値の範囲外に属すると、ハイレベルの出力を発生する。比較器311〜315から発生されたハイレベルまたはローレベルの出力はＡＮＤゲート317に印加され論理的に組合され、タップ係数の状態を表す係数値状態信号を発生する。即ち、本発明によると、ＡＮＤゲート317に印加された全ての入力が、係数値が発散したことを意味するハイレベルである場合、ＡＮＤゲート317はハイレベルの係数値状態信号を発生し、また、ＡＮＤゲート317に印加されるある入力が、係数値が収束されることを意味するローレベルであれば、ＡＮＤゲート317はローレベルの係数値状態信号を発生する。ハイレベルまたはローレベルの係数値状態信号は、図３に示されているデータ分析器320及びデバイス制御器330に供給される。
【００１９】
再度図３を参照されたい。デバイス制御器330はＡＮＤゲート317からのハイレベルの係数値状態信号に応答して、データ分析器320から供給される信号に関係なくハイレベル値を有するデバイス制御信号を発生する。しかしながら、ＡＮＤゲート317からローレベルの係数値状態信号が入力される場合は、図５及び図６を参照して以下に詳細に説明するデータ分析器320から供給されるデータ分析結果信号を考慮してハイレベルまたはローレベルのデバイス制御信号を発生する。後に詳述するように、データ分析信号は、図２に示した加算回路２６０からの等化出力信号のアイパターン（eye pattern）が“開（open）”であるかまたは“閉（close）”であるかを表す。
【００２０】
図５及び図６を参照されたい。データ分析器320は３つの比較器322、323、332、３つのカウンタ327〜329、減算器331、メモリ333及び加算器335を備える。比較器322は、図２に示されている加算回路260からの等化出力信号を、２つの予め定められた閾値、例えば、図６に示されているａ及びdの各々と比較する。また、比較器323は、別の２つの予め定められた閾値ｂ及びｃと比較する。これらの４つの閾値は入力情報信号に含まれる各シンボルデータのビット数に基づいて予め決定され、メモリ333に格納される。例えば、各シンボルデータのビット数が８ビットであり、従ってシンボルデータが−128から＋128のレベル範囲を有する場合、図６に示したように、前者の2個の予め定められた閾値a及びdのうちａは−128に所定の値を加算することによって、ｄは＋128から同一の所定値を減算することによって求められ、後者の2個の予め定められた閾値b及びcのうちｂは０から所定値を減算することによって、またｃは同一の所定値を０に加算することによって求められる。これらの４つの閾値にはａ＜ｂ＜ｃ＜ｄの関係があり、ａとｄ、ｂとｃは大きさが等しく符号が逆となっている。
【００２１】
例えば、等化出力値が−128より大きく前者の第1閾値a以下の図６の領域Aに属するか、または＋128より小さく前者の第2閾値d以上の図６の領域Eに属する場合、比較器322はハイレベルの第1比較信号を発生し、そのような条件を満たさない場合ローレベルの第1比較信号を発生する。同様な方法で、等化出力値が後者の2個の予め定められた閾値ｂとｃの間の領域、即ち、図６の領域Cに属する場合、比較器323はハイレベルの第2比較信号を発生し、そうでない場合はローレベルの第2比較信号を発生する。本明細書では詳細には説明しないが、当業者であれば４つの予め定められた閾値と５つの領域は部分応答クラス（partial response Class）−IVによって決定されることが分かるだろう。
【００２２】
第1比較信号は、カウンタ327、インバータ324及びＡＮＤゲート326に供給される。また、第2比較信号は2個のＡＮＤゲート325、326に印加される。詳述すると、インバータ324は第1比較信号を反転して第1反転比較信号を第1ＡＮＤゲート325に供給する。第1ＡＮＤゲート325はインバータ324と比較器323とから供給された2個の入力を論理的に組合せて第1ＡＮＤ組合せ信号をカウンタ328に供給する。また、第2ＡＮＤゲート326は比較器322、323から供給された信号を反転した後、論理的に組合せて第2のＡＮＤ組合せ信号を出力してカウンタ329に供給する。本発明の好適な実施例において、インバータ324及び第1ＡＮＤゲート325は図６の領域ＢまたはＤに位置する各シンボルデータの入力情報信号の数を計数するために用いられる第1のＡＮＤ組み合せ信号を発生するために設けられ、第２ＡＮＤゲート326は図６の領域Ｃに位置する各シンボルデータの入力情報信号の数を計数するために用いられる第２ＡＮＤ組み合せ信号を発生するために設けられている。
【００２３】
図５に示したように、カウンタ327に入力される信号は、比較器322からの第1比較信号、カウンタ328に入力される信号は第1ＡＮＤゲート325からの第1ＡＮＤ組合せ信号であり、カウンタ329に入力される信号は第2ＡＮＤゲート326からの第2ＡＮＤ組合せ信号である。カウンタ327への入力がハイレベルの第1比較信号である場合、カウンタ327は入力された信号の数をカウントする。カウンタ328への入力がハイレベルの第1ＡＮＤ組合せ信号である場合、カウンタ327はその信号の数をカウントする。また、カウンタ329への入力がハイレベルの第2ＡＮＤ組合せ信号である場合、カウンタ327はその信号の数をカウントする。このような比較及び計数動作は、磁気テープの目標トラックから読取られた全てのシンボルデータが処理されるまで、次のシンボルデータに対して反復的に行われる。
【００２４】
カウンタ327〜329のカウント数は全て加算器335に供給される。また、領域ＢまたはＤに属するシンボルデータの数を示すカウンタ328からのカウント数は減算器331にも供給される。加算器335は、カウンタ327〜329から出力されたカウント値をすべて加算して総カウント値を減算器331に供給する。
【００２５】
減算器331は、加算器330からの総カウント値からカウンタ328からのカウント値を減算して差分値を得た後、比較器332に供給する。比較器332は、減算器331からの差分値とメモリ333に格納された予め定められた閾値とを比較して比較結果信号を発生する。詳述すると、減算器331からの差分値が予め定められた閾値より大きい、即ち目標トラックから読取られた複数のシンボルデータの等化出力信号のアイパターンが“開”である場合、比較器332はローレベル値の比較結果信号を発生し、差分値が予め定められた閾値以下である、即ち等化出力信号のアイパターンが“閉”である場合、比較器332はハイレベルの比較結果信号を発生する。ローレベルまたはハイレベルの比較結果信号はデータ分析結果信号として図３に示したデバイス制御器330に供給される。
【００２６】
図３を再び参照されたい。係数分析器310からの係数値状態信号及びデータ分析器320からのデータ分析結果信号に基づいて、デバイス制御器330はデバイス制御信号を発生する。即ち、デバイス制御器330は、ハイレベルの係数値状態信号またはハイレベルのデータ分析結果信号に応じてハイレベルのデバイス制御信号を発生し、係数値状態信号がローレベルで且つデータ分析結果信号もローレベルの場合は、ローレベルのデバイス制御信号を発生する。ハイレベルまたはローレベルのデバイス制御信号は、格納部340及び選択回路350及び図２に示した係数更新回路270に供給される。
【００２７】
デバイス制御器330からのデバイス制御信号に応じて、選択回路350は、係数更新回路270からのタップ係数、あるいは格納装置340から読出される予め定められた初期タップ係数を選択的に出力する。即ち、ローレベルのデバイス制御信号に応じて図２に示した係数更新回路270にタップ係数が戻され、ハイレベルのデバイス制御信号に応じて格納装置340から初期タップ係数が係数更新回路270に供給される。
【００２８】
図２を再度参照されたい。図１に示した従来の係数更新回路に比べて向上された係数更新回路270は、対応する乗算器255〜259に伝送するタップ係数値を効果的に求める。即ち、図３に示したデバイス制御器330からのローレベルのデバイス制御信号に応じて、係数更新回路270は選択回路350からのタップ係数を何ら変更することなく対応する乗算器255〜259に伝達する。しかし、デバイス制御器330からのデバイス制御信号がハイレベルの場合、デバイス制御器330は新たなタップ係数を求めて対応する乗算器255〜259に供給する。新たなタップ係数は選択回路350からの予め定められた初期タップ係数、減算器290からの振幅差分及び遅延回路251〜254からの遅延信号を適切に用いることによって求められる。
【００２９】
詳述すると、ハイレベルのデバイス制御信号に応じて、予め定められたタップ係数が、係数更新回路270から出力される。その後、ハイレベルのデバイス制御信号に応じて、遅延回路（図示せず）で予め定められた期間だけ遅延された予め定められた初期タップ係数に、振幅差分を遅延信号に乗算して求めたタップ係数を加算することによって新たなタップ係数が求められる。また、新たなタップ係数を、前に係数更新回路270で求めたタップ係数に、前記したように乗算によって求めたタップ係数を加算することによって求めることも考えられる。係数更新回路270から出力されたタップ係数は対応する乗算器255〜259に供給され、それによってシンボル間干渉を受けない等化出力信号を得ることができる。
【００３０】
上記において、本発明の好適な実施の形態について説明したが、本発明の請求範囲を逸脱することなく、当業者は種々の改変をなし得るであろう。
【００３１】
【発明の効果】
従って、本発明によれば、データ及び係数値分析技法を用いることにより、再生ディジタル情報信号の等化に用いられるべきタップ係数値を発散させることなく最適値に収束させることができる。
【図面の簡単な説明】
【図１】通常の波形等化器を備える再生回路のブロック図である。
【図２】本発明による波形等化器を備える再生回路のブロック図である。
【図３】図２中の波形等化器に含まれるデータ及び係数値分析装置のブロック図である。
【図４】図３に示した係数値分析器の詳細なブロック図である。
【図５】図３に示したデータ分析器の詳細なブロック図である。
【図６】本発明に基づくデータ分析器にて用いたデータ分析技法を説明するための模式図である。
【符号の説明】
10 前置増幅器（ＰＡ）
20 フィルタ
30 Ａ／Ｄ変換器（ＡＤＣ）
40 直流（ＤＣ）制御器
50 波形等化器
51〜54 遅延回路
55〜59 乗算器
60 加算回路
70 係数更新回路
80 レベル検出器
90 減算器
100 従来の再生回路
200 再生回路
210 前置増幅器（ＰＡ）
220 フィルタ
230 ＡＤＣ（Ａ／Ｄ変換器）
240 ＤＣ制御器
250 波形等化器
251〜254 遅延回路
255〜259 乗算器
260 加算回路
270 係数更新回路
280 レベル検出器
290 減算器
300 データ及び係数値分析デバイス
310 係数値分析器
320 データ分析器
330 デバイス制御器
311〜315 比較器
316 メモリ
317 ＡＮＤゲート
322、323、332 比較器
324 インバータ
325 ＡＮＤゲート
326 ＡＮＤゲート
327〜329 カウンタ
331 減算器
333 メモリ
335 加算器
340 格納部
350 選択回路
Claims (10)
- 複数のトラックを有する記録媒体から再生された、複数のシンボルデータを有するディジタル情報信号及びその遅延信号にタップ係数を乗算することによって得られる重み付き値の和をとることによって、前記再生ディジタル情報信号のシンボル間干渉を抑制するためのトランスバーサルフィルタを用いた波形等化器であって、
目標トラックから再生されたディジタル情報信号に含まれる複数のシンボルデータの各々に対する前記トランスバーサルフィルタからの出力信号と予め定められた閾値とを比較して、確からしいディジタル情報信号を求める比較手段と、
前記出力信号と前記確からしいディジタル情報信号との間の振幅の差分を計算する振幅差分計算手段と、
前記タップ係数及び前記複数のシンボルデータの出力信号を分析して、前記タップ係数全体が予め定められた最大閾値から最小閾値までの範囲の外にあるか否かを表す係数値状態信号と、前記出力信号のアイパターンが”開”であるか”閉”であるかを表すデータ分析結果信号とを生成する分析手段と、
前記係数値状態信号及び前記データ分析結果信号に基づいて、第１または第２ロジック値のデバイス制御信号を発生するデバイス制御信号発生手段と、
前記タップ係数を更新するための係数更新手段と、
前記係数更新手段で求められたタップ係数を受信し、前記デバイス制御信号に基づいて、予め定められた初期タップ係数または前記係数更新手段で求められたタップ係数のいずれかを前記係数更新手段へと出力する選択的タップ係数出力手段とを含み、
前記係数更新手段が、前記デバイス制御信号に基づいて選択的に、前記初期タップ係数、前記振幅差分、前記再生ディジタル情報信号及び前記遅延信号を用いて新たなタップ係数を求めることを特徴とする波形等化器。 - 前記分析手段が、
前記タップ係数の各々を前記予め定められた最大及び最小閾値と比較して、前記各タップ係数が前記最大閾値から前記最小閾値までの範囲内にあることを表す第１ロジック値または範囲外にあることを表す第２ロジック値の比較結果信号を出力する第１比較手段と、
前記比較結果信号を論理的に組合せて、第１または第２ロジック値の組合せ信号を前記係数値状態信号として出力する組合せ手段と、
前記複数のシンボルデータに対して、前記トランスバーサルフィルタから出力された前記出力信号と予め定められた閾値とを比較し、前記比較結果に基づいて前記出力信号のアイパターンが”開”であるか”閉”であるかを決定して、第１または第２ロジック値の前記データ分析結果信号を発生する第２比較手段と
を備えることを特徴とする請求項１に記載の波形等化器。 - 前記アイパターンが”開”で且つ前記各タップ係数のうちのいずれかが全て前記最大閾値と前記最小閾値との間にある場合、前記デバイス制御信号が第１ロジック値を有し、そうでない場合は第２ロジック値を有し、前記選択的タップ係数出力手段が、前記第２ロジック値の前記デバイス制御信号に応じて前記初期タップ係数を出力し、前記第１ロジック値の前記デバイス制御信号に応じて、前記係数更新手段からのタップ係数を出力し、
前記係数更新手段が、前記第２ロジック値の前記デバイス制御信号に応じて、前記初期タップ係数に、前記振幅差分を前記再生ディジタル情報信号及び遅延情報信号に乗算して求めたタップ係数値を加えて得られる新たなタップ係数値を発生し、前記デバイス制御信号が前記第１ロジック値の場合は前記選択的タップ係数出力手段から供給されるタップ係数値をそのまま出力することを特徴とする請求項２に記載の波形等化器。 - 前記係数値状態信号が、前記比較結果信号の全てのレベルが前記第２ロジック値である場合は前記第２ロジック値を有し、そうでない場合には、前記第１ロジック値を有することを特徴とする請求項２に記載の波形等化器。
- 前記第２比較手段において用いられる前記予め定められた閾値が、前記再生ディジタル情報信号の各シンボルデータを表わすビット数に基づいて決定され、該閾値の数が部分応答クラスの種類によって決定されることを特徴とする請求項２に記載の波形等化器。
- 前記部分応答クラスの種類がＩＶであることを特徴とする請求項５に記載の波形等化器。
- 前記各シンボルデータを表わすビット数が８であり、各シンボルデータを表わす振幅値が−１２８〜＋１２８の範囲にあることを特徴とする請求項６に記載の波形等化器。
- 前記予め定められた閾値の数が、ａ＜ｂ＜ｃ＜ｄの関係にあるａ、ｂ、ｃ、ｄの４つであり、ａとｄは大きさが等しく符号が異なり、ｂとｃは大きさが等しく符号が異なることを特徴とする請求項７に記載の波形等化器。
- 前記４つの予め定められた閾値に基づいて、５つの領域が存在し、上側領域は＋１２８と前記予め定められた閾値ｄとの間に存在し、下側領域は−１２８と前記予め定められた閾値ａとの間に存在し、中間領域は前記予め定められた閾値ｂとｃとの間に存在することを特徴とする請求項８に記載の波形等化器。
- 記録媒体に記録された情報信号を再生するための情報信号再生装置であって、ドラム上に取り付けられたヘッドによって複数のトラックを有する記録媒体を走査することにより再生された情報信号をフィルタリングして、前記再生情報信号に含まれたノイズ成分を除去し、さらにフィルタリングされた情報をディジタル情報信号に変換するフィルタリング手段と、
複数のシンボルデータを有する前記再生情報信号とその遅延情報信号にタップ係数を乗算して求めた重み付き値の和をとることによって、前記再生ディジタル情報信号のシンボル間干渉を抑止するトランスバーサルフィルタを含む波形等化器とを有し、
前記波形等化器が、
目標トラックから再生されたディジタル情報信号に含まれる複数のシンボルデータの各々に対する前記トランスバーサルフィルタからの出力信号と予め定められた閾値とを比較して、確からしいディジタル情報信号を求める比較手段と、
前記出力信号と前記確からしいディジタル情報信号との間の振幅の差分を計算する振幅差分計算手段と、
前記タップ係数及び前記複数のシンボルデータの出力信号を分析して、前記タップ係数全体が予め定められた最大閾値から最小閾値までの範囲の外にあるか否かを表す係数値状態信号と、前記出力信号のアイパターンが”開”であるか”閉”であるかを表すデータ分析結果信号とを生成する分析手段と、
前記係数値状態信号及び前記データ分析結果信号に基づいて、第１または第２ロジック値のデバイス制御信号を発生するデバイス制御信号発生手段と、
前記タップ係数を更新するための係数更新手段と、前記係数更新手段で求められたタップ係数を受信し、前記デバイス制御信号に基づいて、予め定められた初期タップ係数または前記係数更新手段で求められたタップ係数のいずれかを前記係数更新手段へと出力する選択的タップ係数出力手段とを含み、
前記係数更新手段が、前記デバイス制御信号に基づいて選択的に、前記初期タップ係数、前記振幅差分、前記再生ディジタル情報信号及び前記遅延信号を用いて新たなタップ係数を求めることを特徴とする情報信号再生装置。
Applications Claiming Priority (4)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| KR1019960076493A KR0184401B1 (ko) | 1996-12-30 | 1996-12-30 | 적응형 등화기 |
| KR1019960076494A KR0184398B1 (ko) | 1996-12-30 | 1996-12-30 | 적응형 등화기 |
| KR1996-76494 | 1996-12-30 | ||
| KR1996-76493 | 1996-12-30 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPH10199148A JPH10199148A (ja) | 1998-07-31 |
| JP4143147B2 true JP4143147B2 (ja) | 2008-09-03 |
Family
ID=26632413
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP30755197A Expired - Fee Related JP4143147B2 (ja) | 1996-12-30 | 1997-11-10 | 波形等化器 |
Country Status (3)
| Country | Link |
|---|---|
| US (1) | US5999349A (ja) |
| JP (1) | JP4143147B2 (ja) |
| GB (1) | GB2320865B (ja) |
Families Citing this family (27)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP3781911B2 (ja) * | 1999-01-07 | 2006-06-07 | 株式会社日立製作所 | 情報再生方法及び装置 |
| US6304400B1 (en) * | 1999-03-08 | 2001-10-16 | Storage Technology Corporation | Signal dropout compensation |
| US6487243B1 (en) | 1999-03-08 | 2002-11-26 | International Business Machines Corporation | Modems, methods, and computer program products for recovering from errors in a tone reversal sequence between two modems |
| US6341360B1 (en) * | 1999-03-08 | 2002-01-22 | International Business Machines Corporation | Decision feedback equalizers, methods, and computer program products for detecting severe error events and preserving equalizer filter characteristics in response thereto |
| US6381267B1 (en) | 1999-03-08 | 2002-04-30 | International Business Machines Corporation | Modems, methods, and computer program products for falling back to a lower data rate protocol upon detecting abnormal line conditions during startup |
| US6553518B1 (en) | 1999-03-08 | 2003-04-22 | International Business Machines Corporation | Severe error detectors, methods and computer program products that use constellation specific error event thresholds to detect severe error events during demodulation of a signal comprising symbols from a plurality of symbol constellations |
| US6661837B1 (en) | 1999-03-08 | 2003-12-09 | International Business Machines Corporation | Modems, methods, and computer program products for selecting an optimum data rate using error signals representing the difference between the output of an equalizer and the output of a slicer or detector |
| US6389064B1 (en) * | 1999-03-08 | 2002-05-14 | International Business Machines Corporation | Modems, methods, and computer program products for identifying a signaling alphabet in variance with an ideal alphabet due to digital impairments |
| US7003030B2 (en) | 1999-03-08 | 2006-02-21 | Lenovo (Singapore) Pte. Ltd. | Receivers, methods, and computer program products for an analog modem that receives data signals from a digital modem |
| US6661847B1 (en) | 1999-05-20 | 2003-12-09 | International Business Machines Corporation | Systems methods and computer program products for generating and optimizing signal constellations |
| KR100580166B1 (ko) * | 1999-11-04 | 2006-05-15 | 삼성전자주식회사 | 등화기의 필터 계수를 조절하여 재생 성능을 높이는 장치및 방법 |
| JP3560138B2 (ja) * | 1999-12-06 | 2004-09-02 | 松下電器産業株式会社 | 波形等化器とこれを用いた移動局無線装置、基地局無線装置及び移動通信システム |
| US20020021750A1 (en) * | 2000-05-12 | 2002-02-21 | Belotserkovsky Maxim B. | Method and apparatus for selective equalizer tap initialization in an OFDM system |
| US6400518B1 (en) | 2000-11-01 | 2002-06-04 | International Business Machines Corporation | Magneto-resistive asymmetry correction circuit |
| JP2002230902A (ja) * | 2001-01-29 | 2002-08-16 | Sony Corp | 適応型等化回路及びそれを用いた再生装置 |
| DE10141597B4 (de) * | 2001-08-24 | 2017-11-09 | Lantiq Deutschland Gmbh | Verfahren zum Rekonstruieren von über eine Übertragungsstrecke übertragenen Daten in einem Empfänger und entsprechende Vorrichtung |
| KR100416265B1 (ko) * | 2001-12-11 | 2004-01-24 | 삼성전자주식회사 | 출력신호의 부호와 절대값을 이용하여 그 동작을 제어하는적응형 등화기 |
| JP2004040305A (ja) * | 2002-07-01 | 2004-02-05 | Fujitsu Ltd | Ｃｄｍａ受信装置及びその方法 |
| US7450636B2 (en) * | 2002-09-05 | 2008-11-11 | Avago Technologies General Ip (Singapore) Pte. Ltd. | Adaptive transmit equalizer |
| JP2005039687A (ja) * | 2003-07-18 | 2005-02-10 | Matsushita Electric Ind Co Ltd | 波形等化装置 |
| GB2406758B (en) * | 2003-09-30 | 2006-04-19 | Ubinetics Ltd | Equalisation techniques |
| GB2422991B (en) * | 2005-02-03 | 2009-06-17 | Agilent Technologies Inc | Method of equalising a channel and apparatus therefor |
| US7787533B2 (en) * | 2007-01-03 | 2010-08-31 | Lockheed Martin Corporation | Alternative method for equalizing DDS generated waveforms |
| JP2009044211A (ja) * | 2007-08-06 | 2009-02-26 | Sony Corp | 波形等化器およびその制御方法、並びに受信装置およびその制御方法 |
| JP5707999B2 (ja) * | 2011-02-09 | 2015-04-30 | 富士通株式会社 | 歪補償装置、送信機及び歪補償方法 |
| US8913653B2 (en) * | 2012-09-19 | 2014-12-16 | Nvidia Corporation | Efficient equalizer coefficient computation |
| CN107493247B (zh) * | 2016-06-13 | 2021-10-22 | 中兴通讯股份有限公司 | 一种自适应均衡方法、装置及均衡器 |
Family Cites Families (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| EP0252500B1 (en) * | 1986-07-09 | 1993-09-29 | Nec Corporation | 8-phase phase-shift keying demodulator |
| US4789994A (en) * | 1987-08-12 | 1988-12-06 | American Telephone And Telegraph Company, At&T Bell Laboratories | Adaptive equalizer using precursor error signal for convergence control |
| US5157690A (en) * | 1990-10-30 | 1992-10-20 | Level One Communications, Inc. | Adaptive convergent decision feedback equalizer |
-
1997
- 1997-10-27 US US08/958,653 patent/US5999349A/en not_active Expired - Lifetime
- 1997-10-29 GB GB9722852A patent/GB2320865B/en not_active Expired - Fee Related
- 1997-11-10 JP JP30755197A patent/JP4143147B2/ja not_active Expired - Fee Related
Also Published As
| Publication number | Publication date |
|---|---|
| JPH10199148A (ja) | 1998-07-31 |
| US5999349A (en) | 1999-12-07 |
| GB2320865B (en) | 2001-07-11 |
| GB2320865A (en) | 1998-07-01 |
| GB9722852D0 (en) | 1997-12-24 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JP4143147B2 (ja) | 波形等化器 | |
| JP3611472B2 (ja) | 適応等化回路 | |
| US5343335A (en) | Signal processing system having intersymbol-interference cancelling means and method of same | |
| JP4593959B2 (ja) | 適応等化装置及び方法 | |
| JP3540329B2 (ja) | ノイズ予測最尤検出の装置および方法 | |
| EP0940811B1 (en) | Waveform equalizer for use in a recorded information reproducing apparatus | |
| JP3428329B2 (ja) | 波形等化回路 | |
| JPWO2005024822A1 (ja) | 再生信号処理装置、及び再生信号処理方法 | |
| JP3428360B2 (ja) | 波形等化回路 | |
| JP4189747B2 (ja) | 信号処理装置 | |
| JP3428355B2 (ja) | 波形等化回路 | |
| JP3060884B2 (ja) | 自動等化回路 | |
| JP3428359B2 (ja) | 波形等化回路 | |
| JP3638801B2 (ja) | デジタル信号再生装置 | |
| KR100474821B1 (ko) | 비선형특성을갖는재생신호처리장치및방법 | |
| JP2003308655A (ja) | デジタル信号再生装置及びデジタル信号再生方法 | |
| JP3994987B2 (ja) | 再生装置 | |
| JP4318028B2 (ja) | 信号処理装置 | |
| JPH11167772A (ja) | 非同期データ検出装置 | |
| JPH06124405A (ja) | 等化装置 | |
| JP2002304817A (ja) | 振幅制限を狭くした振幅制限型の波形等化器 | |
| JPH05109010A (ja) | 磁気記録媒体の再生信号の処理装置 | |
| JP2001209902A (ja) | 再生装置、再生方法及び信号処理装置 | |
| JPH07169008A (ja) | ディジタル磁気再生装置およびディジタル磁気記録再生装置 | |
| JPH08321783A (ja) | ビタビ復号装置 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20040913 |
|
| A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20070807 |
|
| A601 | Written request for extension of time |
Free format text: JAPANESE INTERMEDIATE CODE: A601 Effective date: 20071107 |
|
| A602 | Written permission of extension of time |
Free format text: JAPANESE INTERMEDIATE CODE: A602 Effective date: 20071112 |
|
| A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20071203 |
|
| A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20080122 |
|
| A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20080421 |
|
| TRDD | Decision of grant or rejection written | ||
| A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20080520 |
|
| A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 |
|
| A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20080616 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20110620 Year of fee payment: 3 |
|
| R150 | Certificate of patent or registration of utility model |
Free format text: JAPANESE INTERMEDIATE CODE: R150 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20110620 Year of fee payment: 3 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20120620 Year of fee payment: 4 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20130620 Year of fee payment: 5 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| LAPS | Cancellation because of no payment of annual fees |