CN101968968B - 数据处理电路中用于双层采样校正的系统和方法 - Google Patents

数据处理电路中用于双层采样校正的系统和方法 Download PDF

Info

Publication number
CN101968968B
CN101968968B CN200910205181.0A CN200910205181A CN101968968B CN 101968968 B CN101968968 B CN 101968968B CN 200910205181 A CN200910205181 A CN 200910205181A CN 101968968 B CN101968968 B CN 101968968B
Authority
CN
China
Prior art keywords
coarse adjustment
phase
circuit
phase error
data
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
CN200910205181.0A
Other languages
English (en)
Other versions
CN101968968A (zh
Inventor
N·R·阿拉温德
J·A·贝雷
R·H·莱奥诺维克
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Avago Technologies International Sales Pte Ltd
Original Assignee
Avago Technologies Fiber IP Singapore Pte Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Avago Technologies Fiber IP Singapore Pte Ltd filed Critical Avago Technologies Fiber IP Singapore Pte Ltd
Publication of CN101968968A publication Critical patent/CN101968968A/zh
Application granted granted Critical
Publication of CN101968968B publication Critical patent/CN101968968B/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Classifications

    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11B—INFORMATION STORAGE BASED ON RELATIVE MOVEMENT BETWEEN RECORD CARRIER AND TRANSDUCER
    • G11B20/00—Signal processing not specific to the method of recording or reproducing; Circuits therefor
    • G11B20/10—Digital recording or reproducing
    • G11B20/10009—Improvement or modification of read or write signals
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11B—INFORMATION STORAGE BASED ON RELATIVE MOVEMENT BETWEEN RECORD CARRIER AND TRANSDUCER
    • G11B20/00—Signal processing not specific to the method of recording or reproducing; Circuits therefor
    • G11B20/10—Digital recording or reproducing
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11B—INFORMATION STORAGE BASED ON RELATIVE MOVEMENT BETWEEN RECORD CARRIER AND TRANSDUCER
    • G11B20/00—Signal processing not specific to the method of recording or reproducing; Circuits therefor
    • G11B20/10—Digital recording or reproducing
    • G11B20/10009—Improvement or modification of read or write signals
    • G11B20/10037—A/D conversion, D/A conversion, sampling, slicing and digital quantisation or adjusting parameters thereof
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11B—INFORMATION STORAGE BASED ON RELATIVE MOVEMENT BETWEEN RECORD CARRIER AND TRANSDUCER
    • G11B20/00—Signal processing not specific to the method of recording or reproducing; Circuits therefor
    • G11B20/10—Digital recording or reproducing
    • G11B20/10009—Improvement or modification of read or write signals
    • G11B20/10222—Improvement or modification of read or write signals clock-related aspects, e.g. phase or frequency adjustment or bit synchronisation
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11B—INFORMATION STORAGE BASED ON RELATIVE MOVEMENT BETWEEN RECORD CARRIER AND TRANSDUCER
    • G11B20/00—Signal processing not specific to the method of recording or reproducing; Circuits therefor
    • G11B20/10—Digital recording or reproducing
    • G11B20/10009—Improvement or modification of read or write signals
    • G11B20/10268—Improvement or modification of read or write signals bit detection or demodulation methods
    • G11B20/10287—Improvement or modification of read or write signals bit detection or demodulation methods using probabilistic methods, e.g. maximum likelihood detectors
    • G11B20/10296—Improvement or modification of read or write signals bit detection or demodulation methods using probabilistic methods, e.g. maximum likelihood detectors using the Viterbi algorithm
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11B—INFORMATION STORAGE BASED ON RELATIVE MOVEMENT BETWEEN RECORD CARRIER AND TRANSDUCER
    • G11B20/00—Signal processing not specific to the method of recording or reproducing; Circuits therefor
    • G11B20/10—Digital recording or reproducing
    • G11B20/10009—Improvement or modification of read or write signals
    • G11B20/10481—Improvement or modification of read or write signals optimisation methods
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11B—INFORMATION STORAGE BASED ON RELATIVE MOVEMENT BETWEEN RECORD CARRIER AND TRANSDUCER
    • G11B20/00—Signal processing not specific to the method of recording or reproducing; Circuits therefor
    • G11B20/10—Digital recording or reproducing
    • G11B20/14—Digital recording or reproducing using self-clocking codes
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11B—INFORMATION STORAGE BASED ON RELATIVE MOVEMENT BETWEEN RECORD CARRIER AND TRANSDUCER
    • G11B20/00—Signal processing not specific to the method of recording or reproducing; Circuits therefor
    • G11B20/10—Digital recording or reproducing
    • G11B20/14—Digital recording or reproducing using self-clocking codes
    • G11B20/1403—Digital recording or reproducing using self-clocking codes characterised by the use of two levels
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11B—INFORMATION STORAGE BASED ON RELATIVE MOVEMENT BETWEEN RECORD CARRIER AND TRANSDUCER
    • G11B20/00—Signal processing not specific to the method of recording or reproducing; Circuits therefor
    • G11B20/10—Digital recording or reproducing
    • G11B20/18—Error detection or correction; Testing, e.g. of drop-outs
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03L—AUTOMATIC CONTROL, STARTING, SYNCHRONISATION OR STABILISATION OF GENERATORS OF ELECTRONIC OSCILLATIONS OR PULSES
    • H03L7/00—Automatic control of frequency or phase; Synchronisation
    • H03L7/06—Automatic control of frequency or phase; Synchronisation using a reference signal applied to a frequency- or phase-locked loop
    • H03L7/08—Details of the phase-locked loop
    • H03L7/0807—Details of the phase-locked loop concerning mainly a recovery circuit for the reference signal
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03L—AUTOMATIC CONTROL, STARTING, SYNCHRONISATION OR STABILISATION OF GENERATORS OF ELECTRONIC OSCILLATIONS OR PULSES
    • H03L7/00—Automatic control of frequency or phase; Synchronisation
    • H03L7/06—Automatic control of frequency or phase; Synchronisation using a reference signal applied to a frequency- or phase-locked loop
    • H03L7/08—Details of the phase-locked loop
    • H03L7/085—Details of the phase-locked loop concerning mainly the frequency- or phase-detection arrangement including the filtering or amplification of its output signal
    • H03L7/091—Details of the phase-locked loop concerning mainly the frequency- or phase-detection arrangement including the filtering or amplification of its output signal the phase or frequency detector using a sampling device
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04J—MULTIPLEX COMMUNICATION
    • H04J3/00—Time-division multiplex systems
    • H04J3/16—Time-division multiplex systems in which the time allocation to individual channels within a transmission cycle is variable, e.g. to accommodate varying complexity of signals, to vary number of channels transmitted
    • H04J3/1694—Allocation of channels in TDM/TDMA networks, e.g. distributed multiplexers
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11B—INFORMATION STORAGE BASED ON RELATIVE MOVEMENT BETWEEN RECORD CARRIER AND TRANSDUCER
    • G11B2220/00—Record carriers by type
    • G11B2220/20—Disc-shaped record carriers
    • G11B2220/25—Disc-shaped record carriers characterised in that the disc is based on a specific recording technology
    • G11B2220/2508—Magnetic discs
    • G11B2220/2516—Hard disks
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04L—TRANSMISSION OF DIGITAL INFORMATION, e.g. TELEGRAPHIC COMMUNICATION
    • H04L7/00—Arrangements for synchronising receiver with transmitter
    • H04L7/0016—Arrangements for synchronising receiver with transmitter correction of synchronization errors
    • H04L7/002—Arrangements for synchronising receiver with transmitter correction of synchronization errors correction by interpolation
    • H04L7/0029—Arrangements for synchronising receiver with transmitter correction of synchronization errors correction by interpolation interpolation of received data signal
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04L—TRANSMISSION OF DIGITAL INFORMATION, e.g. TELEGRAPHIC COMMUNICATION
    • H04L7/00—Arrangements for synchronising receiver with transmitter
    • H04L7/0054—Detection of the synchronisation error by features other than the received signal transition
    • H04L7/0062—Detection of the synchronisation error by features other than the received signal transition detection of error based on data decision error, e.g. Mueller type detection

Landscapes

  • Engineering & Computer Science (AREA)
  • Signal Processing (AREA)
  • Physics & Mathematics (AREA)
  • Probability & Statistics with Applications (AREA)
  • Computer Networks & Wireless Communication (AREA)
  • Signal Processing For Digital Recording And Reproducing (AREA)
  • Analogue/Digital Conversion (AREA)
  • Synchronisation In Digital Transmission Systems (AREA)
  • Stabilization Of Oscillater, Synchronisation, Frequency Synthesizers (AREA)

Abstract

本发明的各种实施例提供用于进行数据处理的系统和方法。例如，说明了一种数据处理电路，包括模拟-数字转换器、数字内插电路、相位误差电路，以及相位调节控制电路。模拟-数字转换器以至少部分地被粗调控制支配的采样相位对模拟数据进行采样，并提供数字样本系列。数字内插电路至少部分地基于微调控制在数字样本系列的子集之间进行内插。相位误差电路计算相位误差值。相位调节控制电路用于至少部分地基于相位误差值，确定粗调控制和微调控制。

Description

数据处理电路中用于双层采样校正的系统和方法
技术领域
本发明涉及用于传输信息的系统和方法，具体来说，涉及用于更新关于数据传输的采样频率的系统和方法。
背景技术
包括硬盘驱动器的各种产品通常利用读取通道设备，这种读取通道设备提供以一种格式从介质检索信息，并将信息以数字数据格式提供给接收者的能力。这样的读取通道设备包括模拟-数字转换器以及数据检测器电路，以便可以使用数据相关性来处理接收到的信息。例如，可以使用从数据检测器提供的信息来确定模拟-数字转换器的采样点。建立接收到的数据的准确的样本的能力对准确的数据传输十分重要。
追求低成本、高性能的数据传输系统会导致紧约束和读取通道电路的功率耗散。同时，也存在对应的向传输高密度数据模式的推动。这常常需要在低的信噪比的环境下检测传输的数据。在这种环境中，当前采样校正频率电路可能不会提供充分的准确性。
因此，至少由于如前所述的原因，所属技术领域需要先进的用于执行更新采样频率的系统和方法。
发明内容
本发明涉及用于传输信息的系统和方法，具体来说，涉及用于更新关于数据传输的采样频率的系统和方法。
本发明的各种实施例提供了数据处理电路，包括模拟-数字转换器、数字内插电路、相位误差电路，以及相位调节控制电路。模拟-数字转换器以至少部分地被粗调控制支配的采样相位对模拟数据输入进行采样，并提供数字样本系列。数字内插电路至少部分地基于微调控制在数字样本系列的子集之间进行内插。相位误差电路计算相位误差值。相位调节控制电路用于至少部分地基于相位误差值，确定粗调控制和微调控制。
在如前所述的实施例的某些实例中，电路进一步包括数据处理电路，用于接收来源于数字内插电路的数字数据输入，并提供经过处理的输出。在这样的实例中，相位误差电路接收来源于数字内插电路的数字数据输入和经过处理的输出，相位误差电路至少部分地基于来源于数字内插电路的数字数据输入和经过处理的输出之间的差异，计算相位误差值。在某些这样的实例中，数据处理电路包括数据检测电路，可以是，但不仅限于，维特比算法检测器或MAP检测器。
在如前所述的实施例的特定实例中，相位调节控制电路包括粗调误差反馈电路和微调误差反馈电路。粗调误差反馈电路至少部分地基于相位误差值产生粗调控制，而微调误差反馈电路至少部分地基于从粗调反馈信号提供的余值，产生微调控制。在某些这样的实例中，相位调节控制电路包括延迟调节电路，所述延迟调节电路用于缩小应用所述粗调控制和应用所述微调控制之间的延迟差异的影响。在某些情况下，延迟调节电路包括低通滤波器和累加电路。低通滤波器向累加元件提供所述微调控制的平均值，在该累加元件将所述平均值与所述相位误差值相加，产生修改过的误差值，粗调反馈电路至少部分地基于所述修改过的误差值，产生所述粗调控制。在其它情况下，所述延迟调节电路包括延迟电路，延迟电路延迟向所述数字内插电路应用所述微调控制，以匹配向提供给所述数字内插滤波器的数据样本系列传播所述粗调控制时的任何延迟。
在如前所述的实施例的各种实例中，数字内插电路用于补偿由所述粗调控制中的变化所引起的两个数字样本系列子集之间的不连续性。在某些情况下，数字内插电路包括带有可以基于所述微调控制和所述粗调控制中的变化进行选择的预先计算出的微调选择值的查询表。在如前所述的实施例的一个或多个实例中，电路进一步包括转换速率(slewrate)限制电路，用于限制可以通过相位调节控制电路对所述粗调控制进行的增量更改。
本发明的其他实施例提供了用于在数据处理系统中进行样本相位调节的方法。这样的方法包括以至少部分地被粗调控制支配的采样相位执行模拟数据的模拟到数字的转换，以及产生数字样本系列；执行数字样本系列的数字内插，所述数字内插至少部分地基于微调控制，在数字样本系列子集之间内插，并产生一系列内插值；对一系列内插值的衍生结果进行数据检测，以产生理想的输出；至少部分地基于所述理想的输出和一系列内插值的衍生结果，计算相位误差；至少部分地基于所述相位误差，更新所述粗调控制；至少部分地基于所述相位误差，计算余值；以及至少部分地基于所述余值，更新所述微调控制。
本发明内容部分只提供了本发明的一些实施例的概述。通过下面的详细描述，所附的权利要求和附图，本发明的许多其他目的、特征、优点及其他实施例将变得更加显而易见。
附图说明
通过参考在说明书的其余部分所描述的附图，可以对本发明的各种实施例进行进一步的理解。在附图中，相同的附图标记在多个附图中表示类似的组件。在某些情况下，包括小写字母的子标记与附图标记关联，以表示多个类似的组件中的一个。当对附图标记进行参考而不指定现有的子标记时，是引用所有这样的多个类似的组件。
图1a描述了根据本发明的一个或多个实施例的双层采样相位更新电路；
图1b描述了可以用于本发明的不同实施例中的示范性数字内插器电路；
图2是显示了根据本发明的某些实施例的用于更新根据本发明的各种实施例的两个采样相位的方法的流程图；
图3显示了根据本发明的某些实施例的包括双层采样相位更新电路的数据处理系统；
图4显示了根据本发明的某些实施例的包括双层采样相位更新电路的另一个数据处理系统；
图5显示了根据本发明的某些实施例的包括双层采样相位更新电路的再一个数据处理系统；
图6a显示了用于数字内插的许多均匀分布的样本；
根据本发明的某些实施例，图6b显示了许多样本，一般均匀地分布，但是，由于粗调的变化，表现了不连续性。
根据本发明的各种实施例，图6c描述了被设计为补偿由粗调相位调节中的变化所产生的不连续性的数字内插器电路。
根据本发明的各种实施例，图6c描述了被设计为补偿由粗调相位调节中的变化所产生的不连续性的数字内插器电路。
图7描述了根据本发明的各种实施例的包括延迟缩小的数据检索系统的存储系统；以及
图8描述了根据本发明的一个或多个实施例的包括延迟缩小的数据检索系统的通信系统。
具体实施方式
本发明涉及用于传输信息的系统和方法，具体来说，涉及用于更新关于数据传输的采样频率的系统和方法。
本发明的各种实施例提供双层采样相位调节电路。在电路中，通过修改模拟-数字转换器的采样相位，在模拟域中，进行粗调相位调节，通过修改数字内插电路的内插相位，在数字域中进行微调相位调节。作为某些优点，如前所述的方法可以减轻在某些情况下不能满足的对由模拟-数字转换器进行采样提出的要求，而同时缩小了进行数字内插的范围。这种范围的缩小提高了数字内插的准确性。在某些情况下，使用各种电路确保，与在模拟域中实现采样相位变化大致同时地实现数字域中的采样相位变化。
请参看图1a，根据本发明的一个或多个实施例，显示了包括双层采样相位更新电路的数据处理系统100。数据处理系统100包括接收数据输入105的模拟-数字转换器110。数据输入105是向模拟-数字转换器110提供串行信息的模拟数据输入。数据输入105可以，例如，来源于磁存储介质或传输设备。基于这里所提供的说明，所属技术领域的技术人员将认识到可以提供数据输入105的各种来源。
模拟-数字转换器110以被粗调相位反馈信号175支配的采样相位对数据输入105进行采样。模拟-数字转换器110可以是所属技术领域已知的任何模拟-数字转换器类型。从模拟-数字转换器110向数字内插滤波器120提供数字样本系列125。内插滤波器120根据微调相位反馈信号165，选择对应于不同的相位的许多不同的样本中的一个。内插滤波器120产生内插的输出125。在图1b中描述了可以代替内插滤波器120使用的内插器电路的示例。
请参看图1b，显示了可以用于本发明不同实施例中的示范性数字内插器电路101。数字内插器电路101包括许多乘法器电路106，其中，乘法器电路106的数量对应于可能的样本103的数量和微调相位反馈信号165的数量。乘法器电路106将相应的微调相位反馈信号165乘以样本103。使用累加电路107，将相应的乘法的乘积相加在一起，产生内插输出125。作为示例，在声明微调相位反馈信号165以便微调相位反馈信号165d和微调相位反馈信号165e两者的值都被设置为0.5，而微调相位反馈信号165的其他实例的值被设置为“0”的情况下，内插输出125是样本103d和样本103e的平均值。应该指出的是，根据本发明的不同实施例，可以使用其他内插电路代替内插滤波器。
返回到图1a，向对输入执行各种处理步骤的数字数据处理电路130提供内插输出125。数字数据处理电路130可以包括，但不仅限于，如所属技术领域已知的数字数据检测和/或数字数据解码。例如，数字数据处理电路130可以包括如所属技术领域已知的MAP数据检测器和低密度奇偶校验解码器。基于这里所提供的说明，所属技术领域的技术人员将认识到可以用于本发明的不同实施例的各种数据处理电路。数字数据处理电路130提供数据输出135。
此外，数字数据处理电路130向相位误差电路150提供预处理的信息和后处理的信息140的组合。相位误差电路150将预处理的信息与后处理的信息进行比较，以提供相位偏移值155。相位偏移值155代表在数字内插滤波器120的输出处产生理想的信号所期待的总的相位调节。对应于相位偏移值155的相位变化部分地通过粗调误差反馈电路170以及部分地通过微调误差反馈电路160来实现。粗调反馈电路170用于以“粗调步长”的增量调节模拟-数字转换器110的采样相位，而微调反馈电路160用于以“微调步长”的增量调节数字内插滤波器120处的采样相位。每一个采样周期(T)都可以分为四个粗调采样周期，而每一个粗调采样周期都可以分为八个微调采样周期，当将它们组合起来时，产生可以实现的总的采样精度。基于这里所提供的说明，所属技术领域的技术人员将认识到可以根据本发明的不同实施例完成的相移的各种其他组合。粗调误差反馈电路170和微调误差反馈电路160之间的通信信号190可以平衡粗调相位反馈信号175和微调相位反馈信号165之间的任何相位偏移。
下面的伪代码代表组合粗调误差反馈电路170和微调误差反馈电路160以产生所需的相位偏移校正的操作：/*PreliminaryCoarseAdjustment*/If(PhaseOffsetValue155＞0){If(|PhaseOffsetValue155|＞1/2CoarseStep){CoarsePhaseFeedbackSignal175＝CoarsePhaseFeedbackSignal175+1；UpdatedPhaseOffsetValue＝PhaseOffsetValue155-CoarseStep}Else{CoarsePhaseFeedbackSignal175＝CoarsePhaseFeedbackSignal175；UpdatedPhaseOffsetValue＝PhaseOffsetValue155}Else{If(|PhaseOffsetValue155|＞1/2CoarseStep){CoarsePhaseFeedbackSignal175＝CoarsePhaseFeedbackSignal175-1；UpdatedPhaseOffsetValue＝PhaseOffsetValue155+CoarseStep}Else{CoarsePhaseFeedbackSignal175＝CoarsePhaseFeedbackSignal175；UpdatedPhaseOffsetValue＝PhaseOffsetValue155}/*SubsequentFineAdjustment*/If(PhaseOffsetValue155＞0){If(|UpdatedPhaseOffsetValue|＞CoarseStep){SetFineFeedbackSignal165toMaximum}Else{SetFineFeedbackSignal165tomatchUpdatedPhaseOffsetValue}Else{If(|UpdatedPhaseOffsetValue|＞CoarseStep){SetFineFeedbackSignal165toMinimum}Else{SetFineFeedbackSignal165tomatchUpdatedPhaseOffsetValue}值得注意的是，粗调相位反馈信号在给定时间只被允许移动一个或者为正或者为负的增量。这是为了维持循环稳定性。应该指出的是，根据本发明的不同实施例，可以实行较多或较少的转换速率限制。
请参看图2，流程图200显示了根据本发明的某些实施例的用于更新根据本发明的各种实施例的两个采样相位的方法。按照流程图200，接收数据输入(方框202)。数据输入是代表一系列信息的模拟数据输入。数据输入可以，例如，来源于磁存储介质或传输设备。基于这里所提供的说明，所属技术领域的技术人员将认识到可以提供数据输入105的各种来源。更新数字内插器的采样，以反映微调控制信号(方框204)，更新模拟-数字转换器的采样，以反映微调控制信号(方框206)。使用被调整为匹配粗调控制的采样速率，对接收到的数据进行模拟到数字的转换(方框208)。模拟到数字的转换产生对应于具有对应于粗调控制的相位的采样点的数字样本系列。
使用对应于微调控制的采样速率，对数字样本系列进行数字内插(方框210)。此内插将为相位进行调整的给定数字样本的值进行修改，以匹配更新的微调控制。然后，使用所属技术领域已知的一种或多种数据处理技术处理内插的数据(方框212)。这样的数据处理可以包括，但不仅限于，如所属技术领域已知的维特比算法数据检测处理或MAP数据检测处理。数据处理产生理想的输出(即，一个或多个误差被校正的输出)。可以将此理想的输出与内插的数据进行比较，以确定相位误差(方框214)。可以使用所属技术领域已知的任何技术来确定这样的相位误差。
判断相位误差是正的(即，需要向后移动)(方框220)还是负的(即，需要向前移动)(方框240)。在相位误差为正的情况下(方框220)，判断误差的幅度是否大于粗调步长的一半(方框222)。在相位误差的幅度大于粗调步长的一半的情况下(方框222)，将相位误差信号更新为原始相位误差减去粗调步长(方框224)。此外，将粗调控制增大1导致模拟-数字转换器采样向前移动一个全周期(方框226)。然后，调整微调控制，以补偿更新的相位误差(方框228)。作为示例，在相位误差是粗调步长的四分之三的情况下，将粗调控制增大1，相位误差变为粗调步长的负的四分之一。然后，通过修改微调控制使得数字内插向后移动四分之一周期来补偿负的四分之一。或者，在相位误差的幅度不大于粗调步长的一半的情况下(方框222)，粗调控制保持不变，使用微调控制来补偿相位误差(方框228)。作为示例，在相位误差是粗调步长的三分之一的情况下，微调控制被调整为将数字内插向前移动粗调步长的三分之一。
或者，在相位误差为负的情况下(方框240)，判断误差的幅度是否大于粗调步长的一半(方框242)。在相位误差的幅度大于粗调步长的一半的情况下(方框242)，将相位误差信号更新为原始相位误差加粗调步长(方框244)。此外，将粗调控制缩小1导致模拟-数字转换器采样向后移动一个全周期(方框246)。然后，调整微调控制，以补偿更新的相位误差(方框248)。作为示例，在相位误差是粗调步长的四分之三的情况下，将粗调控制缩小1，相位误差变为粗调步长的正的四分之一。然后，通过修改微调控制使得数字内插向前移动四分之一周期来补偿正的四分之一。或者，在相位误差的幅度不大于粗调步长的一半的情况下(方框242)，粗调控制保持不变，使用微调控制来补偿相位误差(方框248)。作为示例，在相位误差是粗调步长的三分之一的情况下，微调控制被调整为将数字内插向后移动粗调步长的三分之一。
值得注意的是，粗调相位反馈信号在给定时间只被允许移动一个或者为正或者为负的增量。这是为了维持循环稳定性。应该指出的是，根据本发明的不同实施例，可以实行较多或较少的转换速率限制。
请参看图3，根据本发明的某些实施例，显示了包括双层采样相位更新电路的数据处理系统300。数据处理系统300通过在计算粗调调节时包括平均的微调调节，补偿在模拟域中执行采样相位更新和在数字域中执行采样相位更新之间的延迟差异。这导致将微调调节的中心定为大致为零，而不是由延迟差异驱动的值。
数据处理系统300包括接收数据输入305的模拟-数字转换器310。数据输入305是向模拟-数字转换器310提供串行信息的模拟数据输入。数据输入305可以，例如，来源于磁存储介质或传输设备。基于这里所提供的说明，所属技术领域的技术人员将认识到可以提供数据输入305的各种来源。
模拟-数字转换器310以被粗调相位反馈信号375支配的采样相位对数据输入305进行采样。模拟-数字转换器310可以是所属技术领域已知的任何模拟-数字转换器类型。从模拟-数字转换器310向数字内插滤波器320提供数字样本系列325。数字内插滤波器320根据微调相位反馈信号365，选择对应于不同的相位的许多不同的样本中的一个。数字内插滤波器320产生内插的输出325。上文参考附图1b讨论了可以代替内插滤波器320使用的内插器电路的示例(或在下文参考图6的描述)。
向均衡器电路330提供内插输出325，均衡器电路330可以是能够执行均衡功能的所属技术领域已知的任何电路。均衡器电路330向数据检测器电路340提供原始数据输入335。此外，如所属技术领域已知的，向相位误差计算器电路350提供原始数据输入335。数据检测器电路340可以是所属技术领域已知的任何数据检测器，包括，但不仅限于，MAP检测器或维特比算法检测器。基于这里所提供的说明，所属技术领域的技术人员将认识到可以用于本发明的不同实施例的各种数据检测器电路。从数据检测器电路340提供数据检测处理的结果作为数据输出345。此外，还向相位误差计算器电路350提供数据输出345。相位误差计算器电路350可以是所属技术领域已知的能够基于检测器输入和检测器输出之间的差值来识别采样相位误差的任何电路。相位误差计算器电路350提供被二阶滤波器360滤波的相位偏移值355，以产生相位误差值362。相位误差值362代表在数字内插滤波器320的输出处产生理想的信号所期待的总的相位调节。
对应于相位误差值362的相位变化部分地由提供粗调相位反馈信号375的ADC相位选择电路390，以及部分地由提供微调相位反馈信号365的内插相位选择电路370来实现。ADC相位选择电路390用于以“粗调步长”的增量调节模拟-数字转换器310的采样相位，而内插相位选择电路370用于以“微调步长”的增量调节数字内插滤波器320的采样相位。每一个采样周期(T)都可以分为许多粗调采样周期，而每一个粗调采样周期又都可以分为许多微调采样周期。采样分辨率由微调采样周期和粗调采样周期的组合进行定义。基于这里所提供的说明，所属技术领域的技术人员将认识到可以根据本发明的不同实施例完成的微调采样周期和粗调采样周期的各种组合。
微调相位反馈信号365的幅值被作为输出372提供到低通滤波器电路380。低通滤波器电路380计算许多经过处理的样本的微调相位反馈信号365的平均值。作为示例，低通滤波器380维持了四十个连续的经过处理的样本的运行平均值。微调相位反馈信号365的平均值被作为平均输出386提供到累加电路382。累加电路382将平均输出372与相位误差值362相加，以产生修改过的相位误差值384。通过将平均输出386与相位误差值362合并，减去由于当与微调相位反馈信号365相比时在更新粗调相位反馈信号375时的延迟的差异而导致的微调相位反馈信号365的任何稳态值，产生修改过的相位误差值384。如此，微调相位反馈信号365的稳态值大致是零。这就最大化了微调相位反馈信号365的调整范围。
向与修改过的相位误差值384成比例地产生粗调相位反馈信号375的ADC相位选择电路390提供修改过的相位误差值384。具体来说，在修改过的相位误差值384的幅值大于粗调步长的一半的情况下，粗调相位反馈信号增大或缩小设计用于补偿的量。例如，在修改过的相位误差值384是粗调步长的0.8倍的情况下，粗调相位反馈信号375增大1，留下粗调步长的-0.2的残余调节。作为另一个示例，在修改过的相位误差值384是粗调步长的1.2倍的情况下，粗调相位反馈信号375增大1，留下粗调步长的0.2的残余调节。作为再一个示例，在修改过的相位误差值384是粗调步长的2.2倍的情况下，粗调相位反馈信号375增大2，同样留下粗调步长的0.2的残余调节。类似的模式对负相位调节来说也是正确的。例如，在修改过的相位误差值384是粗调步长的-0.8倍的情况下，粗调相位反馈信号375缩小1，留下粗调步长的0.2的残余调节。作为另一个示例，在修改过的相位误差值384是粗调步长的-1.2倍的情况下，粗调相位反馈信号375缩小1，留下粗调步长的-0.2的残余调节。作为再一个示例，在修改过的相位误差值384是粗调步长的2.2倍的情况下，粗调相位反馈信号375缩小2，同样留下粗调步长的0.2的残余调节。
作为余值392，向内插相位选择电路370提供残余调节。内插相位选择电路370根据余值392的值，修改微调相位反馈信号365，并提供输出作为微调相位反馈信号365。
请参看图4，根据本发明的某些实施例，显示了包括双层采样相位更新电路的另一个数据处理系统400。数据处理系统400通过延迟数字域中的任何采样相位更新的实现，以匹配模拟域中的采样相位更新，来补偿在模拟域中执行采样相位更新和在数字域中执行采样相位更新之间的延迟差异。
数据处理系统400包括接收数据输入405的模拟-数字转换器410。数据输入405是向模拟-数字转换器410提供串行信息的模拟数据输入。数据输入405可以，例如，来源于磁存储介质或传输设备。基于这里所提供的说明，所属技术领域的技术人员将认识到可以提供数据输入405的各种来源。
模拟-数字转换器410以被粗调相位反馈信号475支配的采样相位对数据输入405进行采样。模拟-数字转换器410可以是所属技术领域已知的任何模拟-数字转换器类型。从模拟-数字转换器410向数字内插滤波器420提供数字样本系列415。数字内插滤波器420根据微调相位反馈信号465，选择对应于不同的相位的许多不同的样本中的一个。数字内插滤波器420产生内插的输出425。上文参考附图1b讨论了可以代替内插滤波器420使用的内插器电路的示例(或下面参考图6的描述)。
向均衡器电路430提供内插输出425，均衡器电路430可以是能够执行均衡功能的所属技术领域已知的任何电路。均衡器电路430向数据检测器电路440提供原始数据输入435。此外，如所属技术领域已知的，向相位误差计算器电路450提供原始数据输入435。数据检测器电路440可以是所属技术领域已知的任何数据检测器，包括，但不仅限于，MAP检测器或维特比算法检测器。基于这里所提供的说明，所属技术领域的技术人员将认识到可以用于本发明的不同实施例的各种数据检测器电路。从数据检测器电路440提供数据检测处理的结果作为数据输出445。此外，还向相位误差计算器电路450提供数据输出445。相位误差计算器电路450可以是所属技术领域已知的能够基于检测器输入和检测器输出之间的差值来识别采样相位误差的任何电路。相位误差计算器电路450提供被二阶滤波器460滤波的相位偏移值455，以产生相位误差值462。相位误差值462代表在数字内插滤波器420的输出处产生理想的信号所期待的总的相位调节。
对应于相位误差值462的相位变化部分地由提供粗调相位反馈信号475的ADC相位选择电路490，以及部分地由提供微调相位反馈信号465的内插相位选择电路470来实现。ADC相位选择电路490用于以“粗调步长”的增量调节模拟-数字转换器410的采样相位，而内插相位选择电路470用于以“微调步长”的增量调节数字内插滤波器420的采样相位。每一个采样周期(T)都可以分为许多粗调采样周期，而每一个粗调采样周期又都可以分为许多微调采样周期。采样分辨率由微调采样周期和粗调采样周期的组合进行定义。基于这里所提供的说明，所属技术领域的技术人员将认识到可以根据本发明的不同实施例完成的微调采样周期和粗调采样周期的各种组合。
具体来说，向与相位误差值462成比例地产生粗调相位反馈信号375的ADC相位选择电路490提供相位误差值462。具体来说，在相位误差值462的幅值大于粗调步长的一半的情况下，粗调相位反馈信号增大或缩小设计用于补偿的量。例如，在相位误差值462是粗调步长的0.8倍的情况下，粗调相位反馈信号475增大1，留下粗调步长的-0.2的残余调节。作为另一个示例，在相位误差值462是粗调步长的1.2倍的情况下，粗调相位反馈信号475增大1，留下粗调步长的0.2的残余调节。作为再一个示例，在相位误差值462是粗调步长的2.2倍的情况下，粗调相位反馈信号475增大2，同样留下粗调步长的0.2的残余调节。类似的模式对负相位调节来说也是正确的。例如，在相位误差值462是粗调步长的-0.8倍的情况下，粗调相位反馈信号475缩小1，留下粗调步长的0.2的残余调节。作为另一个示例，在相位误差值462是粗调步长的-1.2倍的情况下，粗调相位反馈信号475缩小1，留下粗调步长的-0.2的残余调节。作为再一个示例，在相位误差值462是粗调步长的2.2倍的情况下，粗调相位反馈信号475缩小2，同样留下粗调步长的-0.2的残余调节。
作为余值492，向内插相位选择电路470提供残余调节。内插相位选择电路470根据余值492的值，修改临时的微调相位反馈信号474，并提供输出作为临时的微调相位反馈信号474。临时的微调相位反馈信号474被提供到延迟电路476。延迟电路476确保临时的微调相位反馈信号474不被提供作为微调相位反馈信号465，直到粗调相位反馈信号475有机会传播到数字样本415。如此，生成粗反馈信号475的回路的延迟与生成微调反馈信号465的回路的延迟相同。
请参看图5，根据本发明的其他实施例，显示了包括双层采样相位更新电路的再一个数据处理系统500。数据处理系统500通过在计算粗调调节时包括平均的微调调节，补偿在模拟域中执行采样相位更新和在数字域中执行采样相位更新之间的延迟差异。这导致将微调调节的中心定为大致为零，而不是由延迟差异驱动的值。此外，数据处理系统500还包括转换速率限制电路585，用于限制在任何给定时间可以通过粗调相位反馈信号575应用的变化的量。这样的转换速率限制电路避免了可能由于在任何给定的过程对粗调相位反馈信号575步进太多而产生的不稳定性。
数据处理系统500包括接收数据输入505的模拟-数字转换器510。数据输入505是向模拟-数字转换器510提供串行信息的模拟数据输入。数据输入505可以，例如，来源于磁存储介质或传输设备。基于这里所提供的说明，所属技术领域的技术人员将认识到可以提供数据输入505的各种来源。
模拟-数字转换器510以被粗调相位反馈信号575支配的采样相位对数据输入505进行采样。模拟-数字转换器510可以是所属技术领域已知的任何模拟-数字转换器类型。从模拟-数字转换器510向数字内插滤波器520提供数字样本系列525。数字内插滤波器520根据微调相位反馈信号565，选择对应于不同的相位的许多不同的样本中的一个。数字内插滤波器520产生内插的输出525。上文参考附图1b讨论了可以代替内插滤波器520使用的内插器电路的示例(或下面参考图6的描述)。
向均衡器电路530提供内插输出525，均衡器电路530可以是能够执行均衡功能的所属技术领域已知的任何电路。均衡器电路530向数据检测器电路540提供原始数据输入535。此外，如所属技术领域已知的，向相位误差计算器电路550提供原始数据输入335。数据检测器电路540可以是所属技术领域已知的任何数据检测器，包括，但不仅限于，MAP检测器或维特比算法检测器。基于这里所提供的说明，所属技术领域的技术人员将认识到可以用于本发明的不同实施例的各种数据检测器电路。从数据检测器电路540提供数据检测处理的结果作为数据输出545。此外，还向相位误差计算器电路550提供数据输出545。相位误差计算器电路550可以是所属技术领域已知的能够基于检测器输入和检测器输出之间的差值来识别采样相位误差的任何电路。相位误差计算器电路550提供被二阶滤波器560滤波的相位偏移值555，以产生相位误差值562。相位误差值562代表在数字内插滤波器520的输出处产生理想的信号所期待的总的相位调节。
对应于相位误差值562的相位变化部分地由提供粗调相位反馈信号575的ADC相位选择电路590，以及部分地由提供微调相位反馈信号565的内插相位选择电路570来实现。ADC相位选择电路590用于以“粗调步长”的增量调节模拟-数字转换器510的采样相位，而内插相位选择电路570用于以“微调步长”的增量调节数字内插滤波器520的采样相位。每一个采样周期(T)都可以分为许多粗调采样周期，而每一个粗调采样周期又都可以分为许多微调采样周期。采样分辨率由微调采样周期和粗调采样周期的组合进行定义。基于这里所提供的说明，所属技术领域的技术人员将认识到可以根据本发明的不同实施例完成的微调采样周期和粗调采样周期的各种组合。
微调相位反馈信号565的幅值被作为输出572提供到低通滤波器电路580。低通滤波器电路580计算许多经过处理的样本的微调相位反馈信号565的平均值。作为示例，低通滤波器580维持了四十个连续的经过处理的样本的运行平均值。微调相位反馈信号565的平均值被作为平均输出586提供到累加电路582。累加电路582将平均输出572与相位误差值562相加，以产生修改过的相位误差值584。通过将平均输出586与相位误差值562合并，减去由于当与微调相位反馈信号565相比时在更新粗调相位反馈信号575时的延迟的差异而导致的微调相位反馈信号565的任何稳态值，产生修改过的相位误差值583。如此，微调相位反馈信号565的稳态值大致是零。这就最大化了微调相位反馈信号565的调整范围。
向限制相位误差的幅度的转换速率限制电路585提供修改过的相位误差值583，以避免粗调相位反馈信号575上的步长太大。例如，在本发明的某些实施例中，粗调相位反馈信号575的允许的单一步长仅限于一个粗调步长。在这样的情况下，转换速率限制电路585将修改过的相位误差值583的幅度缩小到小于1.5粗调步长。然后，作为转换限制相位误差值584，向ADC相位选择电路590提供转换限制值。
向与转换限制相位误差值584成比例地产生粗调相位反馈信号575的ADC相位选择电路590提供转换限制相位误差值584。具体来说，在转换限制相位误差值584的幅值大于粗调步长的一半的情况下，粗调相位反馈信号增大或缩小设计用于补偿的量。例如，在转换限制相位误差值584是粗调步长的0.8倍的情况下，粗调相位反馈信号575增大1，留下粗调步长的-0.2的残余调节。作为另一个示例，在转换限制相位误差值584是粗调步长的1.2倍的情况下，粗调相位反馈信号575增大1，留下粗调步长的0.2的残余调节。类似的模式对负相位调节来说也是正确的。例如，在转换限制相位误差值584是粗调步长的-0.8倍的情况下，粗调相位反馈信号575缩小1，留下粗调步长的0.2的残余调节。作为另一个示例，在转换限制相位误差值584是粗调步长的-1.2倍的情况下，粗调相位反馈信号575缩小1，留下粗调步长的-0.2的残余调节。
作为残余信号592，向内插相位选择电路570提供残余调节。内插相位选择电路570根据余值562的值和相位误差值562的组合，修改微调相位反馈信号565，并作为微调相位反馈信号565，提供输出。下面的伪代码代表组合转换限制电路585、ADC相位选择电路590，以及内插相位选择滤波器570的操作：/*PreliminaryCoarseAdjustment*/If(ModifiedPhaseErrorValue583＞0){If(|ModifiedPhaseErrorValue583|＞0.5*CoarseStep){CoarsePhaseFeedbackSignal575＝CoarsePhaseFeedbackSignal575+1；ResidualValue592＝ModifiedPhaseErrorValue583-CoarseStep}Else{CoarsePhaseFeedbackSignal175＝CoarsePhaseFeedbackSignal175；ResidualValue592＝ModifiedPhaseErrorValue583}Else{If(|ModifiedPhaseErrorValue583|＞0.5*CoarseStep){CoarsePhaseFeedbackSignal175＝CoarsePhaseFeedbackSignal175-1；ResidualValue592＝ModifiedPhaseErrorValue583+CoarseStep}Else{CoarsePhaseFeedbackSignal175＝CoarsePhaseFeedbackSignal175；ResidualValue592＝ModifiedPhaseErrorValue583}/*SubsequentFineAdjustment*/If(ModifiedPhaseErrorValue583＞0){If(|ModifiedPhaseErrorValue583|＞1.5*CoarseStep){SetFineFeedbackSignal565toMaximum}Else{SetFineFeedbackSignal565tomatchResidualValue592}Else{If(|UpdatedPhaseOffsetValue|＞1.5*CoarseStep){SetFineFeedbackSignal165toMinimum}Else{SetFineFeedbackSignal165tomatchResidualValue592}应该指出的是，可以向图4的数据处理系统400施加转换限制。
请参看图6a，该图描述了可以用于数字内插的许多均匀分布的样本601。样本由微调相位分辨率603分隔。应该指出的是，尽管显示了七个样本，但是，在本发明的不同实施例中可以使用多一些或少一些样本。当粗调相位反馈信号中没有变化时，产生这样的均匀分布的样本。
根据本发明的某些实施例，图6b显示了许多样本605，一般均匀地分布，但是，由于粗调调节中的变化，两个连续的样本之间表现了不连续性611。样本一般由微调相位分辨率607分隔，除非样本横跨了粗调调节的变化。在产生粗调调节的情况下，样本被微调相位分辨率607加不连续性611分隔。还应该指出的是，尽管显示了七个样本，但是，在本发明的不同实施例中可以使用多一些或少一些样本。还应注意，尽管显示的不连续性611是正的，但是，也可以是负的，以便样本之间的间隔是相位分辨率607减去不连续性611的幅度。
请参看图6c，根据本发明的各种实施例，描述了被设计为补偿由粗调相位调节中的变化所产生的不连续性的数字内插器电路650。数字内插器电路650包括许多乘法器电路696，其中，乘法器电路696的数量对应于可能的样本693的数量和微调选择信号665的数量。乘法器电路696将相应的微调选择信号665乘以样本693。使用累加电路697，将相应的乘法的乘积相加在一起，产生内插输出698。作为示例，在声明微调选择信号665以便微调选择信号665d和微调选择信号665e两者都被设置为0.5，而微调相位反馈信号665的其他实例被设置为“0”的情况下，内插输出698是样本603d和样本603e的平均值。
从查询表655提供微调选择信号665，查询表655基于微调相位反馈信号656和粗调变化信号657提供值。粗调变化信号657表示粗调相位反馈信号的变化的幅度和方向。在粗调相位反馈信号没有变化的情况下(即，粗调调节变化信号657是零)，样本693没有不连续性。如此，作为微调选择信号665提供的值对应于类似于上面的图1b中的微调相位反馈信号656。
相比之下，在粗调相位反馈信号有变化的情况下(即，粗调调节变化信号657非零)，样本693可能有不连续性。要调整不连续性，作为微调选择信号665提供的值对应于为不连续性调整的微调相位反馈信号656。如此，例如，在微调相位反馈信号656被设置为正好在产生不连续性的两个样本之间的中途选择一个值的情况下，提供的值不是如以前那样只是一个样本的0.5倍和另一个样本的0.5倍，而是调整到解决不连续性。因为可以提前确定不连续性的场合和幅度，可以将查询表655编程为提供修正值。
请参看图7，根据本发明的各种实施例，显示了包括双层采样相位更新电路的存储系统700。存储系统700可以是，例如，硬盘驱动器。存储系统700包括带有包括的双层采样相位更新电路的读取通道710。包括的双层采样相位更新电路可以是能够修改内插相位和ADC采样相位两者的任何采样更新电路。如此，例如，包括的双层采样相位更新电路可以是，但不仅限于，参考上面的图1、图3、图4和图5所描述的那些系统中的任何一种。此外，存储系统700包括接口控制器720、前置放大器770、硬盘控制器766、电机控制器768、主轴马达772、磁盘母板778，以及读/写磁头776。接口控制器720控制进出磁盘母板778的寻址和时间。磁盘母板778上的数据包括当读/写磁头组件776正确地置于磁盘母板778上方时由该组件检测到的磁性信号组。在典型的读取操作中，读/写磁头组件776被电机控制器768准确地定位于磁盘母板778上的所希望的数据磁道上方。电机控制器768在硬盘控制器766的指示下，相对于磁盘母板678定位读/写磁头组件776，并通过将读/写磁头组件移动到磁盘母板778上的适当的数据磁道，驱动主轴马达772。主轴马达772以确定的自旋速率(RPM)旋转磁盘母板778。
一旦读/写磁头组件778被置于适当的数据磁道的附近，随着磁盘母板778被主轴马达772旋转，由读/写磁头组件776感应代表磁盘母板778上的数据的磁性信号。感应的磁性信号是作为代表磁盘母板778上的磁性数据的连续的、微小的模拟信号提供的。此微小的模拟信号通过前置放大器770从读/写磁头组件776传输到读取通道模块764。前置放大器770用于放大从磁盘母板778访问的微小的模拟信号。此外，前置放大器770还用于放大来自读取通道模块710的即将被写入到磁盘母板778中的数据。而读取通道模块710又对接收到的模拟信号进行解码并使其数字化，以重新创建最初被写入到磁盘母板778的信息。此数据被作为读取数据703提供到接收电路。写入操作基本上与前面的读取操作相反，写入数据701被提供到读取通道模块710。然后，此数据被编码，并被写入到磁盘母板778。
请参看图8，该图显示了根据本发明的一个或多个实施例的包括带有双层采样相位更新电路的接收器820的通信系统800。如所属技术领域已知的，通信系统800包括用于通过传输介质830发射编码的信息的发射器。由接收器820从传输介质830接收经过编码的数据。接收器820包括延迟缩短的数据检索系统。包括的双层采样相位更新电路可以是能够修改内插相位和ADC采样相位两者的任何采样更新电路。如此，例如，包括的延迟缩短的数据检索系统可以是，但不仅限于，参考上面的图1、图3、图4和图5所描述的那些系统中的任何一种。
总之，本发明提供了用于更新数据检测器反馈回路中的中的采样相位的新颖的系统、设备、方法和配置。尽管上文给出了本发明的一个或多个实施例的详细描述，但是，在不偏离本发明的精神的情况下，各种备选方案、修改，以及等效的做法，对所属领域的技术人员是显而易见的。因此，上面的描述不应该理解为限制由所附的权利要求进行定义的本发明的范围。

Claims (11)

1.一种数据处理电路，所述电路包括：
模拟-数字转换器，其中，所述模拟-数字转换器可操作为以至少部分地被粗调控制支配的采样相位对模拟数据输入进行采样，其中，模拟-数字转换器可操作为提供数字样本系列；
数字内插电路，其中，所述数字内插电路可操作为至少部分地基于微调控制在数字样本系列的子集之间进行内插；
相位误差电路，其中，所述相位误差电路可操作为计算相位误差值；以及
相位调节控制电路，其中，所述相位调节控制电路用于至少部分地基于所述相位误差值，确定所述粗调控制和所述微调控制；
其中，由所述粗调控制实施的步长大于由所述微调控制实施的步长，其特征在于所述数据处理电路进一步包含：
数据处理电路，其是可操作为接收来源于所述数字内插电路的数字数据输入，并提供经过处理的输出；
其中，所述相位误差电路可操作为接收来源于所述数字内插电路的所述数字数据输入和经过处理的输出，并且其中，所述相位误差电路可操作为至少部分地基于来源于所述数字内插电路的所述数字数据输入和所述经过处理的输出之间的差异，计算所述相位误差值；
其中，所述相位调节控制电路包括延迟调节电路，其中所述延迟调节电路包括延迟电路，其中，所述延迟电路可操作为延迟向所述数字内插电路应用所述微调控制，以匹配向提供给所述数字内插电路的数据样本系列传播所述粗调控制时的任何延迟。
2.根据权利要求1所述的电路，其中，所述相位调节控制电路包括粗调误差反馈电路和微调误差反馈电路，其中，所述粗调误差反馈电路可操作为至少部分地基于所述相位误差值产生所述粗调控制，并且其中，所述微调误差反馈电路可操作为至少部分地基于从粗调反馈信号提供的余值产生所述微调控制。
3.根据权利要求2所述的电路，其中，所述延迟调节电路包括低通滤波器和累加电路以降低实施所述粗调控制与实施所述述微调控制之间的延迟差的影响，其中，所述低通滤波器可操作为向累加元件提供所述微调控制的平均值，在该累加元件将所述平均值与所述相位误差值相加以产生修改过的误差值，并且其中，所述粗调误差反馈电路可操作为至少部分地基于所述修改过的误差值产生所述粗调控制。
4.一种用于在数据处理系统中进行样本相位调节的方法，所述方法包括：
以至少部分地被粗调控制支配的采样相位执行模拟数据输入的模拟到数字的转换，其中，所述模拟到数字的转换产生数字样本系列；
由数字内插电路执行数字样本系列的数字内插，其中，所述数字内插至少部分地基于微调控制在数字样本系列的子集之间进行内插，并且其中，所述数字内插提供一系列内插值；
计算相位误差；
至少部分地基于所述相位误差，更新所述粗调控制；
至少部分地基于所述相位误差，计算余值；以及
至少部分地基于所述余值，更新所述微调控制；
其中，由所述粗调控制实施的步长大于由所述微调控制实施的步长；
其特征在于所述方法进一步包括：
对衍生自一系列内插值的输出进行数据检测，以产生理想的输出；以及
延迟向所述数字内插电路应用所述微调控制，以匹配向提供给所述数字内插电路的数据样本系列传播所述粗调控制时的任何延迟；
其中所述计算相位误差的步骤至少部分地基于所述理想的输出和衍生自一系列内插值的输出。
5.根据权利要求4所述的方法，其中，所述数据检测是从包括维特比算法检测处理和最大后验概率MAP检测处理的组中选择的。
6.根据权利要求4所述的方法，其中，更新所述粗调控制的过程包括当所述相位误差大于粗调步长的一半时，缩小所述粗调控制。
7.根据权利要求6所述的方法，其中，计算所述余值的过程包括从所述相位误差减去从粗调步长乘以粗调控制缩小的值。
8.根据权利要求4所述的方法，其中，更新所述粗调控制的过程包括当所述相位误差是负的并且所述相位误差的幅值大于粗调步长的一半时，增大所述粗调控制。
9.根据权利要求4所述的方法，其中，所述方法进一步包括：
限制可以对所述粗调控制进行的增量更改。
10.一种数据处理系统，其包括根据权利要求1所述的数据处理电路。
11.根据权利要求10所述的数据处理系统，其中，所述数据处理系统集成在硬盘驱动器中，并且其中，所述模拟数据输入来源于磁存储介质。
CN200910205181.0A 2009-07-27 2009-10-16 数据处理电路中用于双层采样校正的系统和方法 Active CN101968968B (zh)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
US12/510,222 2009-07-27
US12/510,222 US7969337B2 (en) 2009-07-27 2009-07-27 Systems and methods for two tier sampling correction in a data processing circuit

Publications (2)

Publication Number Publication Date
CN101968968A CN101968968A (zh) 2011-02-09
CN101968968B true CN101968968B (zh) 2016-01-20

Family

ID=42987707

Family Applications (1)

Application Number Title Priority Date Filing Date
CN200910205181.0A Active CN101968968B (zh) 2009-07-27 2009-10-16 数据处理电路中用于双层采样校正的系统和方法

Country Status (6)

Country Link
US (1) US7969337B2 (zh)
EP (1) EP2282312B1 (zh)
JP (1) JP5646215B2 (zh)
KR (1) KR101584371B1 (zh)
CN (1) CN101968968B (zh)
TW (1) TWI471858B (zh)

Families Citing this family (14)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
EP2377124B1 (en) * 2009-01-09 2019-04-24 Avago Technologies International Sales Pte. Limited Systems for adaptive target search
CN103021470B (zh) * 2011-09-21 2016-08-03 瑞昱半导体股份有限公司 取样相位校正方法和使用此取样相位校正方法的储存系统
US9106400B2 (en) * 2012-10-23 2015-08-11 Futurewei Technologies, Inc. Hybrid timing recovery for burst mode receiver in passive optical networks
US9112538B2 (en) 2013-03-13 2015-08-18 Avago Technologies General Ip (Singapore) Pte. Ltd. Systems and methods for loop feedback
US8848776B1 (en) * 2013-03-25 2014-09-30 Lsi Corporation Systems and methods for multi-dimensional signal equalization
US8929010B1 (en) 2013-08-21 2015-01-06 Lsi Corporation Systems and methods for loop pulse estimation
US10394325B2 (en) 2013-12-10 2019-08-27 Apple Inc. Input friction mechanism for rotary inputs of electronic devices
US10145712B2 (en) 2014-09-09 2018-12-04 Apple Inc. Optical encoder including diffuser members
US9829350B2 (en) 2014-09-09 2017-11-28 Apple Inc. Magnetically coupled optical encoder
US9651405B1 (en) * 2015-03-06 2017-05-16 Apple Inc. Dynamic adjustment of a sampling rate for an optical encoder
US10503271B2 (en) 2015-09-30 2019-12-10 Apple Inc. Proximity detection for an input mechanism of an electronic device
CN109388155A (zh) * 2017-09-07 2019-02-26 天津市畅悦电子科技股份有限公司 一种太阳能自动跟踪系统信号处理器
US10203662B1 (en) 2017-09-25 2019-02-12 Apple Inc. Optical position sensor for a crown
KR20210007454A (ko) 2019-07-11 2021-01-20 삼성전자주식회사 위상 고정 회로, 이를 포함하는 동작 방법 및 트랜시버

Citations (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN1284229A (zh) * 1997-12-01 2001-02-14 艾利森公司 无线通信的相位数字转换器

Family Cites Families (76)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS6449459A (en) * 1987-08-20 1989-02-23 Sanyo Electric Co Timing synchronization circuit for modem
US5262904A (en) 1991-01-22 1993-11-16 International Business Machines Corporation Method and apparatus for measuring and compensating nonlinear bitshift
US5357520A (en) 1992-01-31 1994-10-18 International Business Machines Corporation Method and apparatus for precompensation value determination in a PRML data channel
US5504785A (en) * 1993-05-28 1996-04-02 Tv/Com Technologies, Inc. Digital receiver for variable symbol rate communications
US5517146A (en) 1994-04-18 1996-05-14 Silicon Systems, Inc. Write precompensation circuit for compensating nonlinear magnetic effects in a recording channel
US5493454A (en) 1994-10-04 1996-02-20 Quantum Corporation Write precompensation optimization in a PRML channel using a selected PRML signal level
JP3453002B2 (ja) 1995-04-21 2003-10-06 富士通株式会社 自動調整方法、再生装置及び記憶装置
JP2658994B2 (ja) 1995-07-31 1997-09-30 日本電気株式会社 磁気記録装置
US5999355A (en) 1996-04-30 1999-12-07 Cirrus Logic, Inc. Gain and phase constrained adaptive equalizing filter in a sampled amplitude read channel for magnetic recording
US6563655B1 (en) 1996-05-20 2003-05-13 Texas Instruments Incorporated Method and apparatus for failsafing and extending range for write precompensation
US5835295A (en) * 1996-11-18 1998-11-10 Cirrus Logice, Inc. Zero phase restart interpolated timing recovery in a sampled amplitude read channel
US6894854B1 (en) 1996-12-12 2005-05-17 Maxtor Corporation Disk drive which detects head flying height using first and second non-overlapping data patterns with different frequencies
TW344917B (en) * 1996-12-19 1998-11-11 Holtek Microelectronics Inc Digital filter device having phase adjustment functions
GB2320866A (en) 1996-12-30 1998-07-01 Daewoo Electronics Co Ltd An equalization arrangement in which initial values which determine tap coefficients are adaptively chosen
JP3677141B2 (ja) 1997-05-30 2005-07-27 株式会社日立グローバルストレージテクノロジーズ 記録等化器及びそれを用いた磁気記録再生装置
US5986830A (en) 1997-07-30 1999-11-16 Cirrus Logic, Inc. Read/write channel write precompensation system and method using one or more delay clocks
US6091560A (en) 1997-10-30 2000-07-18 Seagate Technology, Inc. Low frequency signal baseline shift compensation in a disc drive
US6043942A (en) 1997-10-09 2000-03-28 International Business Machines Corporation Selectable write precompensation in a direct access storage device (DASD)
JPH11250407A (ja) 1998-02-27 1999-09-17 Hewlett Packard Japan Ltd Ｎｌｔｓ補正回路
US6147828A (en) 1998-03-04 2000-11-14 Texas Instruments Incorporated Method and apparatus for reducing asymmetry in a signal from a magneto-resistive read head
US6246723B1 (en) 1998-05-04 2001-06-12 Cirrus Logic, Inc. Sampled amplitude read channel employing early-decisions from a trellis sequence detector for sampling value estimation
US6133861A (en) 1998-05-20 2000-10-17 Marvell Technology Group Selectable delay circuit having immunity to variations in fabrication and operating condition for write precompensation in a read/write channel
US6181505B1 (en) 1998-06-26 2001-01-30 Seagate Technology Llc Synchronous digital demodulator with integrated read and servo channels
US6130794A (en) 1998-06-30 2000-10-10 Lucent Technologies Inc. Statistical monitoring of data channels for enhanced data recovery performance
US7012772B1 (en) 1998-09-02 2006-03-14 Cirrus Logic, Inc. Sampled amplitude read channel employing an adaptive non-linear correction circuit for correcting non-linear distortions in a read signal
US6275345B1 (en) 1998-12-02 2001-08-14 International Business Machines Corporation System and method for estimating a frequency of slider airbearing resonance
US6404572B1 (en) 1999-05-05 2002-06-11 Texas Instruments Incorporated Circuit and method for generating a write precompensation signal
US6337778B1 (en) 1999-05-25 2002-01-08 Western Digital Technologies, Inc. Disk drive employing vector addition of primary phase write clock signals for generating secondary phase write clock signal
US6396651B1 (en) 1999-07-12 2002-05-28 Deanne S. Grover Gear-shifting compensation system and method for nonlinear input elements
JP3886300B2 (ja) 1999-07-21 2007-02-28 富士通株式会社 信号処理装置及びその信号処理方法
TW512320B (en) 1999-09-10 2002-12-01 Matsushita Electric Ind Co Ltd Signal processing device
JP2001184795A (ja) 1999-12-24 2001-07-06 Nec Corp 適応等化器を内蔵した情報検出回路およびこれを用いた光ディスク装置
US6662303B1 (en) 2000-01-10 2003-12-09 Infineon Technologies North America Corp. Write precompensation circuit and read channel with write precompensation circuit that generates output signals by interpolating between selected phases
JP3486145B2 (ja) 2000-01-17 2004-01-13 松下電器産業株式会社 デジタル記録データ再生装置
JP3668117B2 (ja) * 2000-09-22 2005-07-06 株式会社東芝 サンプリング処理装置及びサンプリング処理方法及びサンプリングクロックジッタ制御プログラム
US6678230B2 (en) 2000-10-31 2004-01-13 Matsushita Electric Industrial Co., Ltd. Waveform equalizer for a reproduction signal obtained by reproducing marks and non-marks recorded on a recording medium
JP3870333B2 (ja) 2000-11-30 2007-01-17 富士通株式会社 磁気記録再生装置および磁気記録再生用ｌｓｉ
US6621648B2 (en) 2001-04-30 2003-09-16 Agere Systems Inc. Look ahead write precompensation
US6721114B1 (en) 2001-05-09 2004-04-13 Marvell International, Ltd. Precompensation circuit for magnetic recording
DE10127447C1 (de) * 2001-06-07 2002-10-10 Infineon Technologies Ag Verfahren zum digitalen Verarbeiten eines analogen Datenstroms und Schaltungsanordnung
WO2003005348A1 (fr) 2001-07-06 2003-01-16 Fujitsu Limited Procede et dispositif de reglage de quantite de precompensation d'ecriture
TW516277B (en) 2001-08-01 2003-01-01 Via Tech Inc Receiver and compensation method of the same
US6831797B2 (en) 2001-09-14 2004-12-14 Quantum Corporation Programmable write equalization circuit
US6937415B2 (en) 2002-02-04 2005-08-30 Hitachi Global Storage Technologies Netherlands B.V. Method and apparatus for enhanced data channel performance using read sample buffering
US6788481B2 (en) 2002-03-21 2004-09-07 International Business Machines Corporation Process for measuring nonlinear transition shift (NLTS) at high recording densities with a giant magetoresistive (GMR) head
US7116504B1 (en) 2003-03-25 2006-10-03 Marvell International Ltd. DC-offset compensation loops for magnetic recording system
US7248424B2 (en) 2003-04-25 2007-07-24 Fujitsu Limited Nonlinearity measuring method, nonlinearity measuring unit, magnetic recording/regenerating unit and LSI for magnetic recording/regenerating
US7308057B1 (en) 2003-06-05 2007-12-11 Maxtor Corporation Baseline wander compensation for perpendicular recording
TWI265495B (en) 2003-07-18 2006-11-01 Mitsubishi Kagaku Media Co Ltd Optical recording method
WO2005031743A1 (ja) 2003-09-30 2005-04-07 Matsushita Electric Industrial Co., Ltd. 評価装置および評価方法
JP2005135563A (ja) 2003-10-31 2005-05-26 Sanyo Electric Co Ltd 適応等化器
US20050169415A1 (en) * 2004-01-30 2005-08-04 Agere Systems Inc. Timing error recovery system
US7123429B2 (en) 2004-02-26 2006-10-17 Hitachi Global Storage Technologies Netherlands B.V. Method and apparatus for providing write pre-compensation using a read timing path
US7193802B2 (en) 2004-03-25 2007-03-20 Hitachi Global Storage Technologies Netherlands, B.V. Apparatus for providing dynamic equalizer optimization
US7545870B1 (en) * 2004-04-14 2009-06-09 Panasonic Corporation Reception device
US7079342B1 (en) 2004-07-26 2006-07-18 Marvell International Ltd. Method and apparatus for asymmetry correction in magnetic recording channels
US7158324B2 (en) 2004-09-20 2007-01-02 Guzik Technical Enterprises Self-adjusting PRML receiver
KR100614241B1 (ko) 2005-02-07 2006-08-21 삼성전자주식회사 적응형 등화기의 초기값 설정 방법 및 장치
DE102005009002B4 (de) 2005-02-28 2018-10-31 Volkswagen Ag Verfahren zum Betrieb von aktiven Stabilisatoren an Kraftfahrzeugen
US7126773B1 (en) 2005-03-30 2006-10-24 Hitachi Global Storage Technologies Netherlands, B.V. Write precompensation method for perpendicular magnetic recording
US7460323B2 (en) 2005-07-29 2008-12-02 Hitachi Global Storage Technologies Netherlands B.V. Methods and systems for automatically characterizing non-linearities of a read-back signal of a recording system
US7643238B2 (en) 2005-08-29 2010-01-05 Broadcom Corporation Dibit extraction
US7529320B2 (en) * 2005-09-16 2009-05-05 Agere Systems Inc. Format efficient timing acquisition for magnetic recording read channels
US7715135B1 (en) 2005-09-20 2010-05-11 Marvell International Ltd. Methods, circuits, apparatus, and systems for read channel synchronization and/or fly height measurement
US7495854B2 (en) 2005-10-03 2009-02-24 International Business Machines Corporation Dynamic method for asymmetry compensation in a storage read channel
US7271753B1 (en) 2006-01-18 2007-09-18 Maxtor Corporation Calibration of analog front end for gain sensitive measurements
US7440224B2 (en) 2006-01-23 2008-10-21 Toshiba Corporation Disk drive servo
US8120623B2 (en) 2006-03-15 2012-02-21 Kt Tech, Inc. Apparatuses for overlaying images, portable devices having the same and methods of overlaying images
JP2007305174A (ja) 2006-05-08 2007-11-22 Fuji Electric Device Technology Co Ltd 磁気ディスク媒体の特性評価方法
KR100749752B1 (ko) 2006-08-01 2007-08-17 삼성전자주식회사 디스크 구동 회로의 리드 회로 및 리드 회로의 신호처리방법
KR20080012655A (ko) * 2006-08-04 2008-02-12 삼성전자주식회사 위상 검출 장치 및 방법, 위상 동기 루프 회로 및 그 제어방법과 신호 재생 장치 및 방법
US7598130B2 (en) 2006-09-28 2009-10-06 Taiwan Semiconductor Manufacturing Company, Ltd. Method for reducing layout-dependent variations in semiconductor devices
US7733591B2 (en) 2006-12-18 2010-06-08 Hitachi Global Storage Technologies Netherlands B.V. Data storage device with data recovery process using fixed phase clocking for analog-to-digital conversion
US8019022B2 (en) * 2007-03-22 2011-09-13 Mediatek Inc. Jitter-tolerance-enhanced CDR using a GDCO-based phase detector
US7542227B2 (en) 2007-06-29 2009-06-02 Samsung Electronics Co., Ltd. Flying height measurement and control with user data signal
US7924523B2 (en) 2007-12-21 2011-04-12 Lsi Corporation Frequency domain approach for efficient computation of fixed-point equalization targets

Patent Citations (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN1284229A (zh) * 1997-12-01 2001-02-14 艾利森公司 无线通信的相位数字转换器

Also Published As

Publication number Publication date
US20110018748A1 (en) 2011-01-27
KR101584371B1 (ko) 2016-01-13
KR20110011486A (ko) 2011-02-08
TWI471858B (zh) 2015-02-01
EP2282312A1 (en) 2011-02-09
EP2282312B1 (en) 2019-05-15
CN101968968A (zh) 2011-02-09
JP5646215B2 (ja) 2014-12-24
JP2011030204A (ja) 2011-02-10
TW201104677A (en) 2011-02-01
US7969337B2 (en) 2011-06-28

Similar Documents

Publication Publication Date Title
CN101968968B (zh) 数据处理电路中用于双层采样校正的系统和方法
US8325433B2 (en) Systems and methods for reduced format data processing
CN100353439C (zh) 二级失真补偿的方法和装置
US6721114B1 (en) Precompensation circuit for magnetic recording
EP2191569B1 (en) Systems and methods for mitigating latency in a data detector feedback loop
EP0096164B1 (en) Pulse-width modulation circuit
CN1941137B (zh) 信号处理装置、信号处理方法及存储系统
CN101930750B (zh) 用于硬盘驱动器数据存储的系统和方法
US6831884B2 (en) Clock adjusting device for use with data reproducing apparatus, offset detecting device, and data reproducing apparatus
CN101261863B (zh) 基线校正装置
US20120124454A1 (en) Systems and Methods for ADC Sample Based Timing Recovery
US5416806A (en) Timing loop method and apparatus for PRML data detection
US8149977B2 (en) Recovering data samples
US7907359B2 (en) Finite field based short error propagation modulation codes
CN101179341B (zh) 信道识别系统和方法及电子色散补偿的系统
US8610608B2 (en) Systems and methods for reduced latency loop correction
US8669891B2 (en) Systems and methods for ADC based timing and gain control
US20070176647A1 (en) Clock rate adjustment apparatus and method for adjusting clock rate
US6496126B2 (en) Digitization apparatus and method using a finite state machine in feedback loop
US20240097696A1 (en) Channel Circuit with Asynchronous Sampling from an Oversampled Analog-to-Digital Converter
US7184231B1 (en) Precompensation circuit for magnetic recording
US20080169951A1 (en) Direct digital synthesis of transmitter gain and bias control curves
US20230132872A1 (en) Circuitry comprising a loop filter
KR101101481B1 (ko) 스핀들 모터 및 이를 포함하는 광디스크 구동 장치
CN100394489C (zh) 盘式装置聚焦调整装置及方法

Legal Events

Date Code Title Description
C06 Publication
PB01 Publication
C10 Entry into substantive examination
SE01 Entry into force of request for substantive examination
ASS Succession or assignment of patent right

Owner name: AVAGO TECHNOLOGIES GENERAL IP (SINGAPORE) CORPORAT

Free format text: FORMER OWNER: INFINEON TECHNOLOGIES CORP.

Effective date: 20150813

C41 Transfer of patent application or patent right or utility model
TA01 Transfer of patent application right

Effective date of registration: 20150813

Address after: Singapore Singapore

Applicant after: Avago Technologies General IP (Singapore) Pte. Ltd.

Address before: California, USA

Applicant before: LSI Corp.

C14 Grant of patent or utility model
GR01 Patent grant
TR01 Transfer of patent right

Effective date of registration: 20181024

Address after: Singapore Singapore

Patentee after: Avago Technologies General IP (Singapore) Pte. Ltd.

Address before: Singapore Singapore

Patentee before: Avago Technologies General IP (Singapore) Pte. Ltd.

TR01 Transfer of patent right
TR01 Transfer of patent right

Effective date of registration: 20201023

Address after: Singapore Singapore

Patentee after: Broadcom International Pte. Ltd.

Address before: Singapore Singapore

Patentee before: Avago Technologies General IP (Singapore) Pte. Ltd.

TR01 Transfer of patent right
TR01 Transfer of patent right

Effective date of registration: 20230420

Address after: Singapore, Singapore

Patentee after: Avago Technologies General IP (Singapore) Pte. Ltd.

Address before: Singapore, Singapore

Patentee before: Broadcom International Pte. Ltd.

TR01 Transfer of patent right