CN100353439C

CN100353439C - 二级失真补偿的方法和装置

Info

Publication number: CN100353439C
Application number: CNB028106555A
Authority: CN
Inventors: S·J·弗兰克; T·布伦
Original assignee: Infineon Technologies AG
Current assignee: Kaiwei International Co; Marvell Asia Pte Ltd
Priority date: 2001-05-25
Filing date: 2002-05-22
Publication date: 2007-12-05
Anticipated expiration: 2022-05-22
Also published as: WO2002097968A2; US6633447B2; EP1393437B1; EP1393437A2; WO2002097968A3; US20020176197A1; CN1511320A; DE60233399D1

Abstract

本发明揭露一种移除二级失真的方法和装置，该方法在增益级两个源极跟随器之间耦合一个差动负载，而该装置则包含一个具有不等信道宽度/长度比值的两个MOS晶体管的差动负载，该差动型传输模式负载在一个单一电路中实施一种平方和求和功能，其可消除分开信号路径的要求。

Description

二级失真补偿的方法和装置

技术领域

本发明涉及一种对二级失真进行补偿的方法和装置。

背景技术

计算机硬盘机，如已知的固定磁盘驱动器或是硬盘机，已经成为事实上是最新计算机系统的标准数据储存组件，并且也进一步侵占现代消费的电子产品。而其激增也可直接地降低其价格、提高数据传输速率以及减少其实际大小。

这些磁盘驱动器典型地是由一个或是多个被装入在一个由环境控制的箱中的旋转磁盘组成，其进一步包含所有的电子装置以及机械，用以与其它装置一起来读取和写入数据以及接口，读/写头位于各盘的上方且典型地位于各面上，以记录和读取数据。硬盘机的电子产品与这些读/写头耦合并包含多个组件，以控制读/写头的位置并产生或感测电磁场所表示的数据。这些组件由主机装置接收数据，例如个人计算机，并且将数据转移至借由该读/写头写入在该磁盘盘上的磁性编码驱动器。另外，当主机装置要求来自驱动器的数据时，该电子产品定位想要的数据，感测表示该数据与往回转移这类编码至二进制信息磁性编码，其中该二进制信息为主机装置所能理解。再者，错误侦测和校正演算被用来确认准确的数据储存与检索。

其中已经达成重大进展的一个区域，其已在读/写头的区域和说明借由这些读/写头所感测的磁性变动的方法中。典型的硬盘具有多个此读/写头，而此读/写头是在磁盘与磁盘驱动器电子产品之间的接口，此读/写头实际地读取和写入以作为在该盘上的磁通量的区域。数据，由二进制1’s与0’s所构成，其借由该读/写头所记录或是检测的通量逆转的存在或是不存在的序列而被编码。一通量逆转为在该磁盘两个邻接区域中磁通量的改变。常用的硬盘机当该磁盘转动时，一通量逆转由该读/写头下方通过，并借由检测在该读/写头中所被透露的电压峰值而由该磁盘读出数据，此是为已知的“峰值检测”。然而，增加的储存密度是需要降低的峰振幅、较佳的信号判别和较高的盘转动速度，其可促使该峰值彼此更接近，因而使峰值检测更加难以完成。

磁阻(“MR”)读/写头是以增加的灵敏度来感测较小振幅的磁性信号以及用增加的信号判别以寻址具有增加的储存密度的某些问题而被发展。另外，其它的技术，如已知的部分响应最大相似(PartialResponse Maximum Likelihood，PRML)，已被发展来进一步寻址那些具有当密度与转动速度增加时峰值检测的问题。采用自通信技术，PRML为一种在磁盘驱动器电子产品中实施的算法，以说明由该读/写头所感测的磁性信号，并运用PRML的驱动器以数字地采样此模拟波形(“部分响应”)，且利用先进的信号处理技术来决定由该波形所表示的位模式(“最大相似”)。此种技术，结合磁阻头，已可允许制造者进一步增加数据储存密度，而PRML技术也容许在该感测的磁性信号中更多的噪声从而允许使产量增加与较低成本的较低品质磁盘与读/写头的使用。

由于多样的制造商而有许多不等的驱动器可兹使用，硬盘机典型地可借由许多因素而来区分，例如价格/储存的兆字节(MB)、数据传输率、功率需求和大多是基于价格竞争的格式因素(实际尺寸)。因为在硬盘机制造者之间大部分的竞争来自价格方面，因而需要有增大的硬盘机组件，只要增加储存容量、操作速率、可信度和功率最高使用率，则可以参与增加供应而降低价格和制造成本。

发明内容

本案借由随后的专利申请范围而被定义，这些权利要求并不受限于此章节中所述。经由序言，以下所述的较佳实施例涉及一种增益级，其包含第一源极跟随器，而该第一源极跟随器包含一个有第一源极、第一栅极和第一漏极的第一晶体管，该第一漏极与第一电流源以及第一差动输出耦合，该第一栅极与第一差动输入耦合，且该第一源极与第二电流源耦合；该增益级也包含第二源极跟随器，该第二源极跟随器包含有第二源极、第二栅极和第二漏极的一个第二晶体管，该第二漏极与第三电流源以及第二差动输出耦合，该第二栅极与第二差动输入耦合，且该第二源极与第四电流源耦合；该增益级更包含一个失真补偿器，失真补偿器耦合于该第一源极跟随器与第二源极跟随器之间，该失真补偿器包含一个差动负载，其中该失真补偿器可由一差动模拟信号输入至该第一和第二差动输入而有效地移除二级失真。

本案较佳实施例中进一步涉及一种从差动模拟输入信号移除二级失真的方法。在一个较佳实施例中，该方法包含在第一与第二源极跟随器接收差动模拟输入信号、借由一个差动负载处理该差动模拟输入信号以及从该差动模拟输入信号移除二级失真。

本案另外的方面和优点将由以下的较佳实施例来详述。

附图说明

图1A是描述与主机装置耦合的一示范性硬盘机的方块图。

图1B是描述与图1A的硬盘机一起使用的读/写信道的方块图。

图2描述了一种理想的输入脉冲波形。

图3描述了一种具有二级失真的非理想的输入脉冲波形。

图4描述了一种用以移除二级失真的理想混合器电路模型。

图5描述了一种用以移除二级失真的示范性混合器电路模型。

图6是描述一示范性增益级的概要图。

图7是描述根据第一个较佳实施例的增益级的概要图。

图8描述了由图7的增益级所完成的传输功能。

图9是描述与图1B的读/写头一起使用的第二较佳实施例的概要图。

具体实施方式

以下所述的较佳实施例涉及一种针对硬盘机控制器的运用PRML读/写信道装置，此读/写信道为一种与硬盘机的读/写头耦合的装置。此类“耦合”的说法被定义为直接连接至或是借由一个或是多个中间组件而非直接地连接，这些中间组件可包含运用硬件和软件的组件两者。此读/写信道从主机装置将二进制/数字数据转换为电脉冲，其可驱动该读/写头以将该数据磁性地记录至磁盘驱动器的磁盘。另外，该读/写信道接收借由该读/写头所磁性地感测的模拟波形，并将此波形转换回储存在该驱动器中的二进制/数字数据。

参考图1A，其显示一种与主机装置112耦合的示范性硬盘机100的方块图。为了清楚起见，部分的组件，例如伺服/驱动器马达控制，并未显示。驱动器100包含磁盘和转轴马达102、读/写头和驱动器组合104、预放大器106、读/写通道108和控制器110。该预放大器106借由接口114、116与读/写通道108耦合，而控制器110则借由接口118、120与该读/写通道108接合。

为了从硬盘机100读取，主机装置112提供了一个可辨识在磁盘驱动器数据位置的位置辨识符，例如磁柱(cylinder)或是扇区地址。控制器110接收此地址并决定该数据在磁盘102上的实际位置，控制器110然后将该读/写头移至在读/写头104下方旋转的该数据的适当位置。当数据在读/写头104下方旋转时，读/写头104感测通量逆转的存在或是不存在，而产生一个模拟信号数据的串流(stream)，此数据被传至预放大器106，该预放大器106放大信号并将其借由接口114传至读/写信道108。如以下将详述的，该读/写信道从预放大器106接收此放大的模拟波形并且译码此波形为其所表示的数字二进制数据，此数字二进制数据然后经由接口118而被传至控制器110。此控制器110接合硬盘机100与主机装置112，其并可包含附加的功能，例如快取技术(caching)或是错误检测/校正功能，用以增加该硬盘机100的操作速度和/或可信度。

为了写入操作，主机装置112提供了具有将被写入的二进制数字数据和位置的控制器110，例如磁柱(cylinder)或是扇区地址，亦即被写入之处。控制器110将该读/写头与驱动器组合104移至适当的位置，并将被写入的该二进制数字数据借由接口120发送至读/写信道108，此读/写信道108接收该二进制数字数据、编码此二进制数字数据并产生模拟信号，此模拟信号被用来驱动读/写头104，从而将适当的磁通量逆转传至表示二进制数字数据的磁盘102上。产生的信号则经由接口116而被传至预放大器106，其用以驱动该读/写头104。

参考图1B，其显示一种用以支持与图1A的硬盘机100一起使用的部分响应最大相似(“PRML”)编码技术的示范性读/写信道108。为了清楚起见，某些组件已被省略。读/写信道108以一种利用0.18微米(micron)的互补金属氧化物半导体(“CMOS”)制程的集成电路来完成，其将被察知也就是CMOS制程不但包含使用金属栅极的方法也包含使用多晶硅栅极的方法，并可进一步领会其它的制程技术和特征大小是可利用的，而于此所揭露的电路系统更可与包含硬盘电子产品的其它电路系统，例如硬盘控制器逻辑操作，集成(integrated)在一起。如所描述的，读/写信道108在二进制数字信息和表示在磁盘102上的磁通量的模拟信号之间进行转换，读/写信道108被驱动而进入两个主要区段(section)，即读取路径156和写入路径158。

此写入路径158包含并行-串行(parallel-to-serial)转换器144、执行-长度-限制(“RLL”)编码器146、奇偶(parity)编码器148、写入预先-补偿电路(write pre-compensation circuit)150以及驱动器电路152。并行-串行转换器144经由接口120以每次8位的方式，从主机装置112接收数据；转换器144序列化输入的数据与发送此序列的位串流至该RLL编码器146；此RLL编码器146根据一种已知的执行-长度-限制算法，将该序列的位串流编码为符号二进制顺序(sequence)以记录在磁盘102上。示范性的RLL编码器使用一种32/33位符号码，以确保通量逆转可被适当地隔开，而无通量逆转的长行程(long runs)数据则未被记录。该RLL编码的数据然后被传至奇偶编码器148，其将一奇偶校验位(parity bit)加到该数据上。在此示范的奇偶编码器148中，奇位被用来确保长行程(long runs)的0’s与1’s，是由于这些记录数据的磁特性。奇偶编码的数据接着被处理以作为一模拟信号而不是一数字信号。而此模拟信号被传至一写入预先-补偿电路150，其动态地调整该位串流的脉冲宽度以对在记录过程中的磁性失真负责。该调整的模拟信号接着被传至驱动器电路152，此驱动器电路152系经由接口116将该信号驱动至预放大器106，以驱动读/写头104和记录该数据。示范的驱动器电路152包含一个产生差动输出至该预放大器106的虚拟发射极耦合逻辑(“PECL”)驱动器电路。

读取路径156包含衰减电路/输入电阻122、可变增益放大器(“VGA”)124、磁阻非对称线性化电路(“MRA”)126、连续时域滤波器(“CTF”)128、缓冲器130、模拟-数字转换器(“ADC”)132、有限脉冲反应(“FIR”)滤波器134、内插时序回复(interpolatedtiming recovery，ITR)电路136、维特比演算检测器(Viterbialgorithm detector)138、奇偶译码器140以及执行-长度-限制(“RLL”)译码器142。借由读/写头104而从磁盘102感测的该放大的磁性信号，其经由接口114而被读/写通道108接收；表示该感测的磁性信号模拟信号波形首先被传经输入电阻122，此输入电阻122为一切换电路用以减弱信号和说明任何的输入电阻。减弱的信号然后被传至一种用以放大该信号的VGA 124，而放大的信号接着再被传至MRA126，MRA 126用以针对借由纪录过程所产生的任何失真而来调整信号。本来，该MRA 126在写入路径158中执行与写入预先-补偿电路150相反的功能。该信号紧接着被传经CTF 128，其实质上是一个低通滤波器，用以滤除噪声。过滤的信号然后经由缓冲器130而被传至ADC132，而缓冲器130则用以采样模拟信号并将其转换成一种数字的形式。而后，此数字的信号再被传至FIR滤波器134，接着再传至时序回复电路136，其中，此时序回复电路136被连接至(未显示于图中)FIR滤波器134，而在回馈方向(feedback orientation)中的MRA 126与VGA 124则根据接收的信号来调整这些电路以提供时序补偿，且此示范的FIR滤波器134为一种10 tap FIR滤波器。然后，此数字信号再被传至维特比演算检测器(Viterbi algorithm detector)138，其决定由利用数字信号处理技术的数字信号所表示的二进制位模式，此种维特比演算检测器(Viterbi algorithm detector)138使用一个32状态处理器。由数字信号所表示的二进制数据接着被传至用以移去该奇偶位的奇偶译码器140，而再传到译码该二进制RLL编码符号回溯成为其所表示的实际二进制数据的RLL译码器142，然后，此数据则经由接口118再传至控制器110。

读/写通道108更包含一个时钟合成器154，此时钟合成器154产生操作该读/写通道108所需要的时钟信号，而示范的时钟合成器154包含一个具有电压控制震荡器与不等时钟除法器(clock divider)的相位锁相回路(“PLL”)(未显示)，用以产生必需的频率。

如上所述，读/写通道108在被读/写头所感测的或是被驱动至该读/写头104的二进制数字数据与模拟信号之间转换，该模拟信号实质上是正电压脉冲与负电压脉冲交替的序列，这类系统中，在脉冲被用来储存数据单元之处，例如于上述的磁性媒体上，理想的脉冲总是具有对称的形状，也就是假如借由时域函数(time domain function)x(t)＝bh(t)来描述一个脉冲的形状，当b＝±1时，脉冲会对称于时间轴，如图2所示，其中并标记为“t”。而乘数b为一种标量，其表示被读回的脉冲的极性。然而，由于被用来从储存媒体读回脉冲的一些电路的非理想特性，此对称性可能会因而失真。在磁性媒体，一种失真的一般形式会以一种平方的方式而被引进，特别是，MR读取头的非直线本质可将此类失真引进至由读/写头104所感测的脉冲中，而被读回的失真信号可由以下所示来描述(并显示于图3中)：

x(t)＝b h(t)+a h(t)²

其中b＝±1且a为一常数系数，以描述在失真信号中该平方的强度并且典型地在0到±0.3的范围内。

此类二级失真会使解读脉冲以及借由读/写通道108的读取路径156将其转换回二进制数字数据时产生错误。于此所揭露的是一种用以从输入信号x(t)除去所称的平方项(square term)的一种装置及其方法，以恢复直线化的非失真信号y(t)。此是借由使用一种输入失真数据x(t)的平方函数，先将直线系数a与信号的平方相乘得到一乘积，再由x(t)减去此乘积而完成，如图4所示并可由以下的方程式来描述：

y(t)＝x(t)-a x(t)²

图4显示可实施上述方程式的一种理想的“混频电路”400，此电路400是将被标记为x(t)的失真信号，沿着两个信号路径408和410而分开，信号路径408被连接至一个将信号x(t)求平方的平方项产生器402，接着连接至一线性乘法器(linear multiplier)404，最后连接至一求和电路(summation circuit)412，而该求和电路412的输出标记为y(t)，其为被线性化的非失真信号。

美国第6,043,943号与第6,147,828号专利揭露产生平方函数的混合器结构，此平方函数可被用来执行减法功能。请参阅图5，其显示使用根据上述所参考的美国专利的混合器结构的二级补偿电路500的简化方块图，如上所述以及于图4中所示，混合器结构分开被标记为x(t)的失真输入信号，而使其沿着两个信号路径508和510，路径510路由该失真信号到平方项产生器502，然后再到线性乘法器504，接着将±平方项与来自使用求和电路512的路径508的原始失真信号相加求其总和，以得到标记为y(t)的线性化的非失真信号。

遗憾地，相反于图4中所显示的理想的电路，该平方项502与乘法器并非理想的组件，且会在信号路径510中引进信号延迟，因而其必须在信号路径508中被补偿，以使在求和电路512中能正确地操作。而此补偿延迟506，于其中标记为“dt”，可能会难以与由平方项产生器502和线性乘法器504所透露的电路延迟相匹配。

再者，上述美国专利所揭露的电路使用了双极晶体管，所需要的是不会在信号路径中加入延迟的二级补偿电路，而其能以CMOS制程来完成。

所揭露的较佳实施例描述了用以在一个单一电路中计算平方项和总和的方法及电路，其并不需要将失真的信号沿着不等的信号路径分开。

请参阅图6，其显示由两个NMOS源极跟随器602、604(其被标记为“Mp”和“Mn”)和一个具有电阻R的差动负载电阻器606的放大器级600的简化图。于其中所提供的是晶体管Mp与Mn 602、604的互导(transconductance)gm为相等的，且由于一未显示的增益提高机制(gain boosting mechanism)而有1/gm(Mp)＝1/gm(Mn)＜＜R，此种级转化作用在NMOS输入晶体管602、604上而其标记为“↑1/2v_in”与和“↓1/2v_in”的差动电压为一电流。

i_AC＝v_in/R

请参阅图7，其显示类似于图6中所示的放大器级600的放大器级700的简化图。然而，在此电路700中，放大器级600的差动负载电阻器606以在线性区域中操作的两个NMOS晶体管702 704(其被标记为“M1”与“M2”)所取代。经由在线性区域中操作的MOS晶体管的电流的第一阶模式为：

I_ds＝β[(V_gs-V_t)V_ds-1/2 V_ds ²]，β＝μ C_ox W/L

假设M1和M2的信道宽度对长度比例(以“W/L”表示)未被设定为相等，而根据以下的方程式其则是非对称的：

关于M1：W₁/L＝(1+a)W/L；以及

关于M2：W₂/L＝(1-a)W/L，其中a＝0...1

然后，针对图6中该结构的环路电流i_AC的两个方程式，在考虑v_in＞0V与v_in＜0V两个条件下，其可被建立如下：

v_in＞0V：

i_ACP＝β{(1+a)[(V_gs0+v_in-V_t)v_in-1/2V_in ²]+(1-a)[(V_gs0-V_t)-1/2 V_in ²]}

i_ACP＝β{2 V_in(V_gs0-V_t)+a V_in ²}

v_in＜0V：

i_ACN＝β{(1+a)[(V_gs0-V_t)v_in+1/2 V_in ²]+(1-a)[(V_gs0-v_in-V_t)v_in-1/2V_in ²]}

i_ACN＝β{2V_in(V_gs0-V_t)+a V_in ²}

其因而可发现，对于所有的v_in：

i_AC＝i_ACP＝i_ACN＝β{2V_in(V_gs0-V_t)+a V_in ²}

此转化函数由一线性关系的2V_in(V_gs0-V_t)组成，其提供了一种线性gm-电路组件作用和用以补偿失真信号所需要的平方项a V_in ²。因为该平方项的大小可借由变量a而被设定，因而此结构可被用来引入一个可程序化的平方函数。假使再不需要平方功能时，a＝0之设定亦可容许平方函数无法作用。图8显示考虑a＝0、a＞0和a＜0的条件下将v_in转化至i_AC的函数。

请参阅图9，其显示在MRA 126中使用的放大器级900的概要图，其提供一种具有在晶体管M1、M2(图7中的702、704)间数字控制的不对称的失真补偿电路912，此可容许上述的失真补偿大小得以被数字控制。放大器级900包含两个源极跟随器902 904，其标记为“Mp”和“Mn”，如以上所述。而失真补偿电路912则包含一组N个NMOS晶体管912，其标记为“M0”，各晶体管912处在源极跟随器902、904的源极916、918之间，以互相平行的方式与其它晶体管耦合。N个NMOS晶体管912的栅极924的每一个皆包含一个允许各晶体管912的栅极924可被连接至源极跟随器Mp 902的栅极920或是连接至源极跟随器Mn904的栅极922的数字控制开关914。放大器级还包含一个可将N位二进制数字输入值译码为2^N个信号的数字译码器908，每一个则控制一个数字控制开关914。一个非对称/失真补偿大小控制值被提供在输入906至该数字译码器908上，其译码此值用以控制数字控制开关，这将于以下加以阐述。

译码器908的输出直接驱动2^N个被连接至晶体管M0 912的2^N个状况的数字控制开关914，假设输入906＝0...(2^N-1)＝0...(m-1)而m＝2^N，则译码功能如下：假如输入906＝m/2，则M0912的m/2实例的栅极924，会被连接至源极跟随器Mp902的栅极920，而在M0912剩余的m/2实例，则被连接至源极跟随器Mp904的栅极922，因此可有效地提供两个具有W/L＝m/2W(M0)/L(M0)的晶体管M01和M02。设定该输入906＝0可将M0912所有的m个实例连接至Mn904的栅极922，且无任何一个M0912的实例被连接到Mp902的栅极920而为完全负的补偿。设定该输入906＝m-1可将M0912所有的m个实例连接至Mn902的栅极920而为完全正的补偿。该输入906的其它值则是对应的运作并且因而平衡分别被连接至Mp902和Mn904栅极的M0912的实例数量。使用多个M0912实例和将其不等的(等于非对称)数量连接至Mp902和Mn904，就被连接至Mp902和Mn904的栅极920、922的晶体管而言，此为实施非对称的W/L比例的一种方法，换言之，如上所述，数字输入906控制了在所提出的结沟的转换函数中平方项的大小，因而，这些输入906是使用在上述方程式中的‘a’的一种参与数字表示。

在一个较佳实施例中，输入906经由一可程序化的缓存器而产生，其是根据来自读取头期望的或是测量的失真，而在磁盘驱动器制造期间被校准。就这类硬盘机的应用而言，N的较佳位宽度为7或8位，相当于2⁷＝128或是2⁸＝256个晶体管的实例。其将可被领会的是，N的精确值取决于在集成电路上可利用的区域、预计要发生失真的预期范围、及其所想要用来补偿该失真的分辨力/精确度。

所揭露的实施例在单一电路中提供了平方和计算总和的功能，平方的功能是借由使用两个MOS晶体管作为在增益单元(gain-cell)中的差动负载以及借由针对这些晶体管使用不相等的信道宽度/长度比例而实施的。借由利用单一信号路径，就该失真信号和平方的信号而言，分开的信号路径的需求则可被消除。此亦更进一步消除了加入补偿延迟和求和电路(summing circuit)的需求。再者，所揭露的较佳实施例仅使用比双极技术(bi-polar technologies)更具有成本效益和技术上更兼容的CMOS晶体管。另外，这种结构可用2伏特以下的供应电压实现。

在一个可选择的较佳实施例中，所揭露的电路使用PMOS晶体管取代NMOS晶体管而实施。在另一较佳实施例中，所产生的输入信号平方项是已在频谱域中的k₂谐波(harmonic)显示，其容许电路作为一个在RF应用中的频率加倍器而被使用。

值得注意的是，针对晶体管来具体指明信道宽度对长度比例(以微米单位来测量)的适当晶体管大小，其可补足所描述的电路，然而这些已在附图中省略。其将可被领会的是，可依据设计的需求以及用来完成此电路和特定实施例的执行需求的特定集成电路制程的性能及限制而选择适合的比例。

因而，以上详细说明的用意在于阐明本发明，而非用来加以限制，并且可由以下的权利要求而被了解，其包含的所有相应内容，用来限定本发明的精神和范围。

Claims

1.一种放大器级，其包含：

一个第一源极跟随器，包含一个具有第一源极、第一栅极和第一漏极的第一晶体管，该第一漏极与第一电流源以及第一差动输出耦合，该第一栅极与第一差动输入耦合，且该第一源极与第二电流源耦合；

一个第二源极跟随器，包含一个具有第二源极、第二栅极和第二漏极的第二晶体管，该第二漏极与第三电流源以及第二差动输出耦合，该第二栅极与第二差动输入耦合，且该第二源极与第四电流源耦合；

一个失真补偿器，其耦合于该第一源极跟随器与该第二源极跟随器之间，该失真补偿器包含一个差动负载；以及

其中该失真补偿器可由一差动模拟信号输入至该第一和该第二差动输入而有效地移除二级失真。

2.如权利要求第1项所述的放大器级，其中该差动负载包含：

一个第三晶体管，包含第三源极、第三栅极和第三漏极，该第三源极与该第二源极耦合，该第三栅极与该第一栅极耦合，且该第三漏极与该第一源极耦合；以及

一个第四晶体管，包含第四源极、第四栅极和第四漏极，该第四源极与该第二源极耦合，该第四栅极与该第二栅极耦合，且该第四漏极与该第一源极耦合。

3.如权利要求第2项所述的放大器级，其中该第一、二、三和四晶体管是利用互补金属氧化物半导体制造工艺而制造的。

4.如权利要求第2项所述的放大器级，其中该第一、二、三和四晶体管包含一个P信道金属氧化物半导体晶体管。

5.如权利要求第2项所述的放大器级，其中该第一、二、三和四晶体管包含一个N信道金属氧化物半导体晶体管。

6.如权利要求第2项所述的放大器级，其中该第三晶体管具有第一信道宽度对长度的比例以及该第四晶体管具有第二信道宽度对长度的比例，该第一与该第二信道宽度对长度的比例是不相等的。

7.如权利要求第1项所述的放大器级，其中该第一和该第二差动输入利用一个单一差动信号路径而与该第一和该第二差动输出耦合。

8.如权利要求第1项所述的放大器级，其中该失真补偿器将该第一和该第二差动输入上的一差动模拟信号输入值进行平方，以及计算该平方的差动模拟信号值和该差动模拟信号值的总和。

9.如权利要求第8项所述的放大器级，其中该失真补偿器利用一可编程的变量的大小来平方该差动模拟信号输入值。

10.如权利要求第1项所述的放大器级，其利用一个小于2伏特的供应电压来运作。

11.如权利要求第2项所述的放大器级，其中该差动负载包含多个该第三晶体管，各个该第三晶体管包含第三源极、第三栅极和第三漏极，各个该第三源极与该第一源极耦合，各该第三漏极与该第二源极耦合，且各个该第三栅极可切换地耦合至该第一和第二栅极其中之

12.如权利要求第11项所述的放大器级，其中各该第三栅极与该第一和第二栅极的耦合借由一个数字译码器来控制。

13.如权利要求第11项所述的放大器级，其中各该多个第三晶体管具有相等的信道宽度和长度，且其中该多个第三晶体管一部分的第三栅极与该第一栅极耦合，而该多个第三晶体管剩余部分的第三栅极与该第二栅极耦合。

14.如权利要求第1项所述的放大器级，其中该第一和该第二差动输入与一个硬盘机的磁阻读取头耦合，该失真补偿器更可移除借由该读取头所导致该差动模拟信号所内含的二级失真。

15.一种用以从一差动模拟输入信号移除二级失真的方法，该方法包含：

(a)在第一和第二源极跟随器接收该差动模拟输入信号；

(b)借由一个差动负载处理该差动模拟输入信号；

(c)从该差动模拟输入信号移除二级失真。

16.如权利要求第15项所述的方法，其中：

该第一源极跟随器，包含一个具有第一源极、第一栅极和第一漏极的第一晶体管，该第一漏极与第一电流源和第一差动输出耦合，该第一栅极与第一差动输入耦合，且该第一源极与第二电流源耦合；

该第二源极跟随器，包含一个具有第二源极、第二栅极和第二漏极的第二晶体管，该第二漏极与第三电流源和第二差动输出耦合，该第二栅极与第二差动输入耦合，且该第二源极与第四电流源耦合；以及

其中该差动负载包含：

17.如权利要求第16项所述的方法，其中该第一、该第二、该第三和该第四晶体管是利用互补金属氧化物半导体制造工艺而制造的。

18.如权利要求第16项所述的方法，其中该第三晶体管具有第一信道宽度对长度的比例以及该第四晶体管具有第二信道宽度对长度的比例，该第一与该第二信道宽度对长度的比例是不相等的。

19.如权利要求第15项所述的方法，其中该步骤(b)更包含利用一个单一差动信号路径。

20.如权利要求第15项所述的方法，其中该步骤(c)更包含平方该差动模拟输入信号值，以及计算该平方的差动模拟输入信号值与该差动模拟输入信号值的总和。

21.如权利要求第20项所述的方法，其中该步骤(c)更包含利用一可编程的变量的大小来平方该差动模拟信号输入值。

22.如权利要求第15项所述的方法，其利用一个小于2伏特的供应电压来运作。

23.如权利要求第15项所述的方法，其中该差动负载包含多个晶体管，该晶体管可切换地耦合至该第一和第二源极跟随器其中之一，且其中步骤(b)更包含将该多个晶体管的一部分与该第一源极跟随器耦合，以及将该多个晶体管剩余的部分与该第二源极跟随器耦合。

24.如权利要求第23项所述的方法，其中各个该晶体管的耦合借由一个数字译码器来控制。

25.如权利要求第23项所述的方法，其中各个该晶体管具有相等的信道宽度和长度。

26.一种用以从一差动模拟输入信号移除二级失真的装置，该装置包含：

一个增益级，包含一个放大器，其从一输入来源参与接收一差动模拟信号和放大该信号至差动输出；

一个差动负载，其与该增益级耦合，且从在线路中的该差动模拟信号参与移除二级失真；该差动负载包含具有不等信道宽度对长度比例的第一和第二晶体管。

27.如权利要求第26项所述的装置，其中该差动负载利用一可编程的变量的大小来平方该差动模拟输入信号值。

28.如权利要求第26项所述的装置，其中该第一晶体管包含多个平行耦合的第三晶体管，以及该第二晶体管包含多个平行耦合的第四晶体管，各个该第三和第四晶体管具有相等的信道宽度和长度，其中该多个第三晶体管具有一第一数值的该第三晶体管，该第一数值不相等于在该多个第四晶体管中该多个第四晶体管的一第二数值。

29.如权利要求第28项所述的装置，其中该第一和该第二数值是可编程的。