JP2005222684A - 書込みヘッド消磁方法および装置 - Google Patents

Abstract

【課題】ディスク・ドライブの書込みヘッドを消磁する装置および方法を提供すること。
【解決手段】クロック発振器の制御の下に、合成消磁パルスが生成され、ライタ・ドライバ・ブリッジに印加される。同様にクロック発振器の制御の下に、ライタ・ドライバ・ブリッジにより生成されたライト電流が、消磁パルスを組み込み、ほぼゼロまで漸減させる。一連の消磁パルスおよび漸減するライト電流はヘッドを消磁して、ディスク・ドライブのヘッドの近傍の読出しヘッドに影響する、書込みヘッド磁気バイアスを低減する。
【選択図】図３

Description

本発明は、媒体からデータを読み出しまたは媒体にデータを書き込む磁気ヘッドを用いた、ハードディスク・ドライブおよびその他の大量記録媒体に関し、特にヘッドを消磁する方法と装置に関する。

本出願は、２００４年２月６日に出願され出願番号６０／５４２，５６３を割り当てられた、仮出願の１１９条（ｅ）に基づく特典を請求する。

図１に示されるディスク・ドライブ記録システム１０はディスク１２を含み、それはさらに、コンピュータまたは処理装置による後の取り出しと処理のための、二進ビットの形式の情報を収納する、磁気材料を含む。情報は、二進のゼロまたは二進の１を表す、磁気材料内の磁化された磁気ドメインによりディスク１２に書き込まれる。ドメインはディスク読出し動作を通した後の取り出しのために、磁化を保持する。

スピンドルモータ１３はディスク１２を回転し（一般的に毎分１００００回転にもなる速度で）、読出し／書込みヘッド１４がディスク１２の上面上を飛行する際に、読出し／書込みヘッド１４がデータを読出し／書込みできるようにする。読出し／書込みヘッド１４は、ディスクの周辺２４とハブ２６の間を延伸する円弧に沿って、ディスク１２の上面を横切ってサスペンション・アーム１６を移動させるボイス・コイル・モータ１８により制御される、アクチュエータおよびサスペンション・アーム１６に固定されている。ディスクとヘッドの接触は望ましくないので、サスペンション・アーム１６の物理的特徴が読出し／書込みヘッド１４をディスク上面に極めて接近して、「飛行」できるようにする。

ヘッドのいくつかの実施形態は、従来技術では誘導ライタおよび磁気抵抗（ＭＲ）リーダの２つの別個の変換素子（図１に図示せず）を含む。初期世代のヘッドは、読出しおよび書込みの双方のために、単一の誘導変換素子を用いる。本発明は、明瞭化のために２素子ヘッドの使用を仮定しているが、しかしながら本発明は２素子ヘッドの実施形態での用途に、限定されるものではない。

ディスク１２は、フィールド３２への二進コード化ユーザ・データとサーボ・バースト３４へのヘッド位置データについて交互に行われた記録のための、複数の同心トラック３０（一般的に１半径インチあたり２００００の）を含む。ディスク１２を放射状に隣接して配置され、各々のトラックに沿って円周方向に交互に配置された、サーボ・バースト３４（一般的に１ディスクトラックあたり２００）は、トラックに沿ってヘッド位置を正確に制御し（トラック追従と称す）、読出し／書込みヘッド１４を急速かつ正確にトラックの間で移動させる（トラック・アクセスと称す）ための、フィードバック情報を読出し／書込みヘッド１４に提供する。

ディスク１２にデータを書き込むために、ボイス・コイル・モータ１８はディスク１２の表面上の所望の半径位置まで、サスペンション・アーム１６を移動させる。ディスク１２は、読出し／書込みヘッド１４の下の書き込まれる円周方向の領域を移動するために、回転される。ライト電流は、コアに磁場を誘導するために、ヘッドの誘導ライタのコイル（透磁性のコアに磁気的に結合されている）に供給される。読出し／書込みヘッド１４とディスク１２との間のエア・ギャップを通ってコアから伸びる磁場は、データ・ビットを記録するための磁気ドメインの小領域を磁化させる。ヘッドにより生成された磁場の方向、即ち磁気ドメインの方向は、ヘッドを通した電流の流れの方向に依存する。

データ読出しまたはサーボ読出し動作の過程で、ディスク１２が読出し／書込みヘッド１４を読み出されるべき磁化された領域上に配置するように回転する一方で、サスペンション・アーム１６は移動される。０ボルトから約０．３ＶのＤＣ（直流）バイアス電圧が、読出し／書込みヘッド１４に供給される。磁化されたディスクの領域は、ＤＣバイアス電圧に加えられた相対的に小さいＡＣ（交流）電圧を含む出力信号を生成する、読出し／書込みヘッド１４の磁気抵抗素子の抵抗を変化させる。

出力信号は、プリアンプ４０の読出し回路４０Ａに供給される。サーボ・データは、読出し回路４０Ａから記録チャンネル４２のサーボ読出し回路４２Ａに供給され、読み出されたデータ・ビットは、データ読出し回路４２Ｂに供給される。サーボ読出し動作は、サーボ・フィードバック情報は読出し／書込みヘッド１４の適切な位置を維持するためにどちらの動作においても必要とされるので、データ読出し動作またはデータ書込み動作のどちらかと交互に行われる。読み出された出力信号は信号レベルが低く、周波数成分が高いので、従来技術ではプリアンプ４０が、一般的に柔軟な材料で作られた回路基板上の、読出し／書込みヘッド１４の近傍に搭載される。

当業界では一般的であるように、プリアンプ４０は、プリアンプ４０の動作パラメータを設定するための構成制御レジスタ４０Ｃに制御信号を提供するために、導線４１を通してコントローラ５４と交信する、シリアル・ポート構成制御レジスタ４０Ｃをさらに含む。

サーボ論理回路５０は、サーボ読出し回路４２Ａから処理され復調されたサーボ・データを受け取り、この情報を、コントローラ５４から受信したヘッド位置コマンドに従ってヘッドの位置と動きを制御する、サーボ制御アルゴリズムを実行するサーボＤＳＰ（デジタル信号処理）プロセッサ５２に受け入れられるフォーマットに変換する。サーボＤＳＰプロセッサ５２により提供される制御コマンドはボイス・コイル・モータ・パワー・アンプ５６に供給され、ボイス・コイル・モータ・パワー・アンプ５６は代わりに、ディスク１２上の所望のヘッド位置を維持するために、クローズド・フィードバック・ループで読出し／書込みヘッド１４を駆動する、ボイス・コイル・モータ１８を制御する。スピンドル・モータ・パワー・アンプ５７は、一般的に約１００００ＲＰＭにスピンドル速度を維持するためのコマンド信号を、サーボＤＳＰプロセッサ５２から受信する。

データ読出し動作中は記録チャンネル４２のデータ読出し回路４２Ｂは、バス６２を通してコントローラ５４に読み出されたデータを提供する。コントローラ５４は、例えばコンピュータまたはデータ処理装置へのインターフェイス（例えばＳＡＴＡ、ＳＣＳＩ、ＳＡＳ、ＰＣＭＣＩＡインターフェイス）のようなユーザ・インターフェイスにデータを供給する前に、読み出されたデータのエラー検出と訂正を実行する。

ディスク１２にデータを書き込むため、コントローラ５４はフォーマット化とエラー検出／訂正情報を付加するために、書き込むべきデータをユーザ・インターフェイスから受信する。処理されたデータは、バス６４を通して記録チャンネル４２のデータ書込み回路４２Ｃに供給される。ライト・ゲート信号も同様に、コントローラ５４によりデータ書込み回路４２Ｃに供給され、ライト・ゲート信号は、データ書込み回路４２Ｃからプリアンプ４０のライト回路４０Ｂに供給される。データ書込み回路４２Ｃはまた、ディスク１２に書き込まれるべきデータ・ビットを表す、書込みデータ信号をデータ書込み回路４０Ｂに供給する。ライト・ゲート信号がアサートされるとプリアンプ４０はまた、その動作中に読出し／書込みヘッド１４の書込み素子にライト回路４０Ｂが、書込みデータ信号（ディスク１２に書き込まれるべきデータ・ビットを表す）の影響の下に、正の状態（例えば「１」を書き込む）と負の状態（例えば「０」を書き込む）の間を交番する（即ち方向を変える）、電流を供給するようにさせる、ライト・モード動作のために起動される。このライト電流は、データ・ビットを記録するためにディスク１２を着磁する。当業者には知られているように、データ「１」のような正の状態の表示およびデータ「０」のような負の状態の表示は任意であり、逆にすることもできる。以下に記述されるように、ライト・ゲート信号のデアサーションは本発明の教示に従う消磁機能を起動する。

記録チャンネル４２はさらに、サーボＤＳＰプロセッサ５２から受信した信号に応じて、プリアンプ・ライト回路４０Ｂを経由してディスク１２に記録されるサーボ情報を生成する、サーボ・ライト回路４２Ｄを含む。サーボ・ライト回路４２Ｄは、一般的にディスク１２上にサーボ情報３４をディスク・ドライブが書いている時にのみアクティブである。

記憶容量を増大するために、ディスク・ドライブは複数の並行に積み上げたディスク１２を含んでもよい。読出し／書込みヘッドは、各々のディスクの上面と下面にデータを書き込み、そこからユーザ・データおよびサーボ・データを読出しするために、各々のディスクと関連している。

理想的には、ライト動作の完結に際して、読出し／書込みヘッド１４の誘導ライト素子は、それに引き続く読出し動作の間にヘッドのＭＲ読出し素子に影響を及ぼすべきではない。しかしながら実際には、ライト動作の終了でライト素子のライト電流が突然終了しても、誘導ライタはその強磁性コア内部に残留磁化を持ち続けがちであるので、残留磁場を生じる。読出し／書込みヘッド１４内部での、ＭＲ読出し素子と誘導ライト素子との近接した位置に起因して、残留磁化は不都合にも読出し素子を偏倚させて読出し信号を歪ませる可能性があり、読出しビットのエラーの発生の原因になることができる。ライト動作の後にライト素子を消磁（減磁）することは、残留磁化を低減する。

ライト素子を消磁するさらなる動機は、漂遊磁場によりディスク１２からのデータの消去を避ける必要性である。現代の高密度記録では、ディスク１２内のビット・セル・サイズの小ささは、熱擾乱の影響を受けやすい。多数回回転するディスクの上での、ライト素子内の残留磁場の存在は、ビット・セル磁化の崩壊を速める可能性があり、データ損失の原因となる。

残留磁化を低減するためには、データ書込み動作の後の読出し／書込みヘッド１４の誘導ライタの消磁が望ましい。減磁とも称されるこのプロセスはまた、ヘッド電流がゼロになる間に、誘導ライト素子を磁極の南北の間で切り替えさせる、連続するヘッド電流の極性を繰り返し交番することにより達成される。この切り替えは、持続時間Ｔ（ここでＴ＝１／（データ周波数））を有する一連のバーストまたは遷移を、誘導ライト素子に印加することで達成される。予め定められた回数の磁極の遷移と、遷移中にヘッド電流をその全ての値（即ちライト動作中の電流値）からゼロまで低減することにより、電流の方向を制御された方法で切り替えることは、ライト素子に連続的にそのＭＨ曲線（即ち磁場（Ｈ）対磁化（Ｍ）に関するヒステリシス曲線）のループをより小さくさせ、残留磁化を殆どゼロにまで減衰させる。書込みヘッドのコア・ドメイン構造へのその効果において、減磁プロセスは焼鈍操作に類似する。

消磁動作の可能な実施態様は、ヘッド電流を減衰させるための、プログラム可能なアナログ時定数（即ち抵抗／コンデンサ（ＲＣ）構成回路または電流を印加したコンデンサ由来の時定数）を用いた、アナログの方法を含む。そのような方法は、電流の漸減期間をバーストまたは遷移と同期させるための同期素子を必要とするので、アナログ時定数を決定するオンチップ要素の値に反映する。公知の減磁の実施態様はまた、漸減期間中のライト電流の減衰特性曲線を任意の形状にする能力が限定されている。

一実施形態では、本発明は、パルスを生成する発振器と、消磁期間の長さを決定する素子と、およびカウント値に応じて消磁電流を発生する電流源と、を含むディスク・ドライブのヘッドを消磁する装置において、該消磁電流は時間と共に減少し、かつ該パルスはヘッドを消磁する消磁電流を変調する、消磁装置を含む。

他の実施形態によれば、本発明は、磁気記録システムにデータ・ビットを書き込む、データ・パルスに同期した消磁パルスを生成し、消磁期間の長さを表すデジタル値を制御信号に変換し、該制御信号に応じて時間と共に漸減する消磁電流を生成し、消磁パルスにより消磁電流を変調して、および書込みヘッドを消磁するために、書込みヘッドへ変調された消磁電流を変調して供給する、磁気データ記録システムの、書込みヘッドを消磁する方法を含む。

本発明の上記および他の特徴は、添付の図面を用いて以下に示す本発明のより具体的な説明から明らかであろう。図面では、同様の符号は各図を通して同じ部分を示している。図面は、必ずしも縮尺通りではなく、本発明の原理を説明する際は強調的に示される。

ディスク・ドライブの読出し／書込みヘッドを消磁する、特定の方法および装置を詳細に記述する前に、本発明が主に素子および処理工程の新規かつ自明でない組合せを備えていることが理解されるべきである。本発明の理解に関連する他の素子や他の工程を図面や明細書が詳細に記載する一方で、当業者には既に自明な詳細の開示を曖昧にしないように、ある従来の素子および工程が詳細をやや省略して示される。適度な速度の全ＣＭＯＳディスク・ドライブライタ回路での使用に適した１つめ、および高性能のＢｉＣＭＯＳライタ回路での使用に適した２つめの、２つの好ましい実施形態が記述される。

本発明は、コンピュータまたはデータプロセッサディスク・ドライブまたは他の磁気に基づく記録媒体で使用する書込みヘッド消磁装置および方法の実施形態を教示する。コンピュータのディスク・ドライブに適用されている本実施形態では、データ書込み動作の後読出し／書込みヘッド１４を消磁または減磁するために、ディスク・ドライブプリアンプ４０のライト回路４０Ｂ（図１参照）に消磁装置が好ましくは組み込まれる。消磁は、高周波のトーン（一連の消磁パルス）をライト回路４０に印加しつつ、ライト回路４０Ｂに供給されるライト電流をほぼゼロにまで漸減することにより行われる。

本発明はさらに、種々の消磁タイミング機能を同期するために、シフト・レジスタ（一実施形態では）およびクロック発振器を用いるデジタル消磁の方法を教示する。そのようなデジタルでの実施態様は、従来技術の抵抗／コンデンサアナログ時定数消磁の実施態様と較べて、相対的に論理機能の費用が安価なＣＭＯＳおよびＢｉＣＭＯＳ集積回路での効率的な実施態様に適している。本発明は本来的にデジタルが支配的なので、集積回路の工程誤差や温度が誘発する個別部品値のドリフトには影響されない。対比すると、アナログアプローチは、抵抗−コンデンサの時定数に依存しているので、製造された抵抗およびコンデンサの個別部品の値に敏感である。

さらに本発明のデジタルの特性は、消磁期間中に記録チャンネル４２が書込みデータ・パルスを供給する実施形態で、記録チャンネル４２（図１）による消磁パルスの同期化を単純化する。そのような実施形態では、さらに後で記載されるクロック発振器は不要である。

有利なことに、本減磁装置のクロック発振器は、消磁動作に対し時間分解能Ｔを提供しつつ、相対的に低い周波数（１／２Ｔの周波数または２Ｔのクロック周期）で動作されることができる。即ち、ここでＴはクロック周期の半分またはクロック周波数の２倍であり、消磁動作中にライト電流に挿入される消磁パルスの幅を指す。したがって本発明は、消磁動作中に挿入されるパルスの所望の（より高い）時間分解能（即ちＴ）を提供しつつ、より低い速度（即ち１／２Ｔ）でクロックを動作させる低減された消費電力と設計が単純である利点を享受する。

本発明の消磁装置は、多様な設計のディスク・ドライブでの使用に適している。本装置はまた、消磁期間中の多様なライト電流減衰特性（ライト電流漸減）を提供することができる。ライト減衰特性は、消磁装置が設計された時または減衰波形の特徴の選択によりユーザが所望の減衰特性を生成できるようにする、ユーザがプログラム可能なレジスタを用いて後になって変更された時に、固定されることができる。

図２は、本発明のヘッド消磁工程に関連するいくつかの波形を示す。ライト・ゲート信号（ＷＧ）１００が時間１０２でハイにアサートされると、プリアンプ４０のライト回路４０Ｂに、データ書込み期間１０５中に書込みデータ（ＷＤ）信号１０４に書込みデータ・パルス１０３を書き込むために、読出し／書込みヘッド１４の誘導ライタを励起するように命令する。ハイからローへの遷移１０５Ａで、ライト・ゲート信号１００のデアサート（即ち示される実施形態ではロー状態に戻ること）が、データ書込み期間１０５を終了する。

データ書込み期間１０５中にディスク１２にデータ・パルスを書き込むために、読出し／書込みヘッド１４にライト電流が供給される。ライト電流の強度｜Ｉｗｄｃ｜１０７および変調されたライト電流１０８、即ち書込みデータ・パルス１０３または合成された消磁パルス１１２による変調、が図２に示されている。図２の実施形態の例では変調されたライト電流１０８は、ゼロ・ビットを書くための−Ｉｗｄｃ値と１ビットを書くための＋Ｉｗｄｃ値とを含む。図に示されているように、ライト電流１０８を含む各々のパルスはさらに、読出し／書込みヘッド１４の電流立ち上がり時間を低減するために、その期間中にライト電流がオーバシュート値に増加する、オーバシュート・パルス１０８Ａを含む。

通常のデータ書込み動作は、ライト・ゲート信号１００のハイからローへの遷移１０５Ａで終了し、データ書込み期間１０５の終了と消磁期間１１５の開始の印となる。図２に示されるように、消磁期間１１５中に動作する波形は、以下で説明される。
本発明の全記述を通して、語句「ハイ」信号値は「真」または「アサートされた」状態と互換的に用いられる。当業者は、他の信号値も「真」または「アサートされた」論理状態に関連されることを理解している。

ライト・ゲート信号１００、ライト・データ（ＷＤ）信号１０４、ライト・ゲート・ストレッチ信号１０９、ライト電流強度１０７（｜Ｉｗｄｃ｜）および変調ライト電流１０８は、以下のように本発明の消磁機能に関連する。ライト・ゲート・ストレッチ信号１０９は、時間１０２にライト・ゲート信号１００と同時にハイになる。ライト・ゲート・ストレッチ信号１０９は、消磁期間１１５中ずっと、即ちハイからローへの遷移１０５Ａでのライト・ゲート信号１００のデアサートの後、プリアンプ・ライト回路４０Ｂをライト状態に維持する。

以下に説明される本発明のロジックは、ライト・ゲート（ＷＧ）のハイからローへの遷移１０５Ａを感知し、それに応じて期間１１０の間、即ち消磁期間１１５の間、ライト・ゲート・ストレッチ信号１０９をハイの信号レベルに維持する。ライト・ゲートがストレッチされている期間または消磁期間１１５中に、合成された消磁パルス１１２（一実施形態では各々のパルスの半サイクルの持続時間がＴである）は書込みデータ（ＷＤ）信号１０４内に形成され、データ書込み回路４２Ｃからプリアンプ・ライト回路４０Ｂに導線６３（図１参照）上を伝送される。（逆にデータ書込み期間１０５中に、データ・パルス１０３が導線６３上を伝送される。）図２に見られるように、消磁期間１１５中に、変調ライト電流１０８は合成消磁パルス１１２を含み、値１０７Ａ（一般的にディスク１２にデータを書き込むための電流強度｜Ｉｗｄｃ｜）からほぼゼロまで漸減期間１０７Ｂ中に漸減される。図２は線形の漸減を示すが、他の実施形態では以下に説明されるように、例えば指数関数または双曲線関数の漸減のような非線形の漸減を行うことができる。

消磁回路により消費される電力を削減するために、消磁回路の電圧／電流バイアス提供素子は好ましくは消磁期間１１５中のみ励起される。バイアス提供素子は遷移１０５Ａに励起されるので、遅延期間１１４（遷移１０５Ａでのライト・ゲート信号１００の低下と、漸減期間１０７Ｂの開始の間）はバイアス提供素子が定常状態の電圧／電流を設定する適度な時間を提供する。例えばドライブフォーマットの効率に関する理由で、遅延期間１１４が望ましくなければ、他の実施形態では、ライト・ゲート信号１００がハイになる時間１０２に好ましくはバイアス提供素子と消磁回路の励起により遅延期間１１４は除外され、消磁期間１１５の開始での設定時間の必要は避けられる。

図３は、どちらもが図１のプリアンプ４０内に好ましくは配置され、同様にプリアンプ・ライト回路ブロック４０Ｂ内に配置される、ヘッド専用ライタ・ドライバ・ブリッジ１２２（即ち各々のディスク・ドライブのヘッドに対する個別のライタ・ドライバ・ブリッジ）に信号を提供する、消磁回路１１６およびローレベル論理回路１２３とからなるプリアンプ・ライト回路４０Ｂを示す。１つのライタ・ドライバ・ブリッジ１２２は、１つのヘッド、即ち読出し／書込みヘッド１４の１つの誘導ライタ１６０、にライト電流を供給する。多ヘッドディスク・ドライブでは、ライタ・ドライバ・ブリッジ１２２はＮ個のヘッド１４にライト電流を供給するために、Ｎ倍（ここで図３の実施形態ではＮ＝４である）に複製される。

複数のヘッド専用ライタ・ドライバ・ブリッジ１２２の各々の１つに共通な、ローレベル論理回路１２３は本発明に従って、データ書込みプロセスおよび消磁プロセス中に動作する論理素子を含む。消磁回路１１６は、Ｎ個のヘッド専用ライタ・ドライバ・ブリッジ１２２の各々に消磁信号を供給する。他の実施形態によれば消磁回路１１６とローレベル論理回路１２３は、単一ヘッドディスク・ドライブの単一の誘導ライタ１６０に電流を供給する、単一ライタ・ドライバ・ブリッジ１２２と協働する。

ライタ・ドライバ・ブリッジ１２２（以下に詳細に記述される）内の電流源は、データ書込みおよび消磁動作中に誘導ライタ１６０に供給されるライト電流を生成する。一実施形態では各々のライタ・ドライバ・ブリッジ１２２は、誘導ライタ１６０を通して第１の方向に電流を供給するブリッジの第１の対向する足部内の電流源、および誘導ライタ１６０を通して第２の方向に電流を供給するブリッジの第２の対向する足部内の電流源、を有する在来型のライタＨ−ブリッジを含む。ライト電流の強度はライタ・ドライバ・ブリッジ１２２に供給される２つの基準電流値：バス１３３Ａに供給される、定常状態ＤＣライト電流強度基準値Ｉｗｄｃ＜４：０＞およびバス１３３Ｂに供給される、オーバシュート・ライト電流強度基準値Ｉｏｓ＜４：０＞により制御される。術語＜４：０＞は、関連する値がビット０〜４で表される５ビットを含むことを示す。本発明は、特定のビット数を有する基準値に限定されない。

Ｉｏｓ＜４：０＞の値は、誘導ライタ１６０の電流立ち上げ時間を改善するためにライト電流をその定常状態の値より上に瞬間的に上昇させることにより、ライタ・ドライバ・ブリッジ１２２および誘導ライタ１６０の間を接続する、伝送線１６２をオーバドライブするための電流値を指定する。好ましくはオーバシュート電流の持続期間は、最少ビットタイムＴ未満である。図２のパルス１０８Ａは、誘導ライタ１６０をオーバドライブ（オーバシュート）するための電流を示す。

定常状態ＤＣライト電流強度基準値およびオーバシュート・ライト電流強度基準値の双方が、プリアンプ４０の構成制御レジスタ４０Ｃで、ユーザによる選択に従って生成される。

同様にプリアンプ４０の構成制御レジスタ４０Ｃから発している（図１参照）２つのバス（各々が一般的に２ビット・バスからなる）１５２、１５４は、図２の消磁波形の特性を決定するために、基準値または条件設定値Ｆｒｅｑ＜１：０＞および＃Ｘｓｎｓ＜１：０＞を消磁回路１１６に提供する。Ｆｒｅｑ＜１：０＞および＃Ｘｓｎｓ＜１：０＞の値は、以下に詳細に記述されるように、ある消磁パラメータを設定するが、それら自身で消磁プロセスを開始はしない。

バス１５２上のＦｒｅｑ＜１：０＞値は、図２の合成消磁パルス１１２（合成パルスとも称される）の周波数を決定するが、ここでその周波数は１／２Ｔである。パルス幅は、パルス周波数で決定することができる。一実施形態では消磁期間１１５の長さ（図２参照）は、消磁遷移または消磁パルスの数として指定される。この実施形態では値＃Ｘｓｎｓ＜１：０＞は、ライト電流漸減期間１０７Ｂ、即ち消磁期間、の間に挿入される合成パルス数を指定するが、これはパルスの持続時間はＦｒｅｑ＜１：０＞値により指定されるからである。

これもプリアンプ４０の構成制御レジスタ４０Ｃで生成される、ユーザが指定する消磁イネーブル信号が、導線１５５を通して消磁回路１１６に提供される。起動信号のユーザによるアサーションは、データ書込み動作の後に読出し／書込みヘッド１４の消磁を起動する。信号のユーザによるデアサーションは、ヘッド消磁プロセスを停止する。

ライト・ゲート信号１００のハイからローへの遷移１０５Ａ（図２参照）に応じて、バス導線１３４を経由してローレベル論理回路１２３内のマルチプレクサ１３２に入力として提供される、合成消磁パルス１１２（図２参照）を消磁回路１１６が生成する。

ローレベル論理回路１２３は、導線１３６Ａおよび１３６Ｂのディファレンシャルユーザ・データをディスク１２に書き込むために受信する。これらのデータはＰＥＣＬ（ｐｏｓｉｔｉｖｅ ｅｍｉｔｔｅｒ ｃｏｕｐｌｅｄ ｌｏｇｉｃ：正エミッタ結合論理）受信器３１０により受信され、導線１３６を通してマルチプレクサ１３２に供給される。消磁イネーブル信号は、消磁回路１１６から導線３１６上のマルチプレクサ１３２に供給される。マルチプレクサ１３２の出力信号は、データ書込み期間１０５中は誘導ライタ１６０によりディスク１２に書き込まれるべきユーザ・データ・パルス１０３（バス導線１３６に供給される）により増大された、書込みデータ（ＷＤ）信号１０４（図２参照）を含む。その代わりにマルチプレクサ１３２の出力信号は、消磁期間１１５中は誘導ライタ１６０の消磁のための合成消磁パルス１１２（バス導線１３４で供給される）により増大された、書込みデータ信号１０４（図２参照）を含む。

一般的にはライタ・ドライバ・ブリッジ１２２の各々のモード制御端子にバス３１４を通して供給されるモード制御信号を生成するために、マルチプレクサ１３２からの書込みデータ（ＷＤ）信号１０４は、遅延差およびオーバシュート・パルス生成素子３１２（オーバシュート（ＯＳ）遅延チェインともいう）に供給される。遅延差およびオーバシュート・パルス生成素子３１２の遅延差機構は、オーバシュート・パルス幅モード制御信号を規定する。当業者には知られているように、定常状態基準値Ｉｗｄｃ＜４：０＞およびオーバシュート基準値Ｉｏｓ＜４：０＞に応じて、ライト電流定常状態強度およびオーバシュート強度を制御するために、モード制御信号は各々のライタ・ドライバ・ブリッジ１２２で復号される。

バス３１４上の遅延差およびオーバシュート・パルス生成素子３１２の出力信号は、書込みデータ信号１０４（ユーザ・データ・パルスまたは合成消磁パルスにより増大されている）および書込みデータ信号１０４の遅延版（同様にユーザ・データ・パルスまたは合成消磁パルスにより増大されている）を含む。書込みデータ信号１０４に遷移が生じると、その遷移と遅延された書込みデータ信号の対応する遷移の間の遅延は、ライタ・ドライバ・ブリッジ１２２が電流／電圧をより高い値（オーバシュート・ライト電流強度基準値Ｉｏｓ＜４：０＞により決定されるような）に増加させる周期（即ちオーバシュート周期）を表す。オーバシュート電流／電圧はライト電流をその定常状態値以上に上げることにより伝送線１６２をオーバドライブし、その結果誘導ライタ１６０の電流立ち上げ時間を改善する。

遅延差およびオーバシュート・パルス生成素子１３２は遅延されたライト信号の生成に遅延差技術を用いており、引き続く遷移の遅延は互いに連なっているので、合成遅延差は製造プロセスや温度変化には敏感ではない。また好ましい実施形態では、短いオーバシュート・パルスの遅延は２つの遅延の間の差として実行するほうが絶対遅延としてより容易である。

ライト・ゲート信号１００のハイからローへの遷移１０５Ａ（図２参照）に応じて、消磁回路１１６は図２のライト・ゲート・ストレッチ信号１０９を生成し、導線３０１を通してＡＮＤゲート３００に供給する。ヘッド選択信号（ＨＳ０からＨＳ３）のうち１つがアサートされると、ＡＮＤゲート３００は書込みヘッドの選択を実行する。ＨＳ信号は、プリアンプ４０の構成制御レジスタ４０Ｃのヘッド選択レジスタの相互排他復号から生じる。ＷＧストレッチ信号は選択されたライタ・ドライバ・ブリッジ１２２のＷＧ端子に導かれ、データ・パルス１０３または消磁パルス１１２が選択されたライタ・ドライバ・ブリッジ１２２と関連する誘導ライタ１６０にモード制御端子を経由して供給されるようにする。

図３にさらに示されているように、ライト・ゲート・ストレッチ信号１０９は遅延差およびオーバシュート・パルス生成素子３１２のバイアス回路３０２およびマルチプレクサ１３２のバイアス回路３０３に供給され、これら２つの部品のバイアス回路が全消磁期間１１５（図２参照）中パワーアップされた状態に維持されることを保証する。
図２のライト・ゲート・ストレッチ信号１０９は、ライト・ゲート信号１００の延長版である。従来技術のプリアンプでは、ライト・ゲート信号１００のみが示される。本発明によれば、ライト・ゲート・ストレッチ信号１０９は、ライト・ゲート信号１００に応じて消磁回路１１６内で生成され、ハイからローへの遷移１０５Ａでのライト・ゲート信号１００のデアサーションに無関係に消磁期間１１５中は書込み状態にプリアンプ・ライト回路ブロック４０Ｂを維持する。

図２の消磁期間１１５の間に、ＷＧ端子に（アサートされたＡＮＤゲート３００を経由して）供給されるライト・ゲート・ストレッチ信号１０９およびモード制御端子に供給されるモード制御信号（即ち消磁合成パルス１１２をさらに含む書込みデータ信号および遅延された書込みデータ信号）に応じて、ライタ・ドライバ・ブリッジ１２２内の定常状態ライト電流ミラーおよびオーバシュート電流トランジスタ（図３に示さず）は、時間と共に減衰するピーク・パルス強度を有する減衰パルス・ストリーム１５８を含むライト電流（図２参照）を生成する。このライト電流は、読出し／書込みヘッド１４を消磁するために誘導ライタ１６０に供給される。

データ書込みの間に、遅延差およびオーバシュート・パルス生成素子３１２（即ちさらにユーザ・データ・パルス１０３を含む書込みデータ信号および遅延書込みデータ信号）からのモード制御信号は、データ・ビットがディスク１２に書き込まれるようにする。ライタ・ドライバ・ブリッジ１２２内の電流ミラーおよびオーバシュート電流トランジスタは、データ書込みパルスに応じてオーバシュート・ライト電流（図３のパルス１０８Ａ）および定常状態ライト電流１０８を生成するが、ここで定常状態ライト電流の強度の基準値はＩｗｄｃ＜４：０＞であり、オーバシュート・ライト電流強度の基準値はＩｏｓ＜４：０＞である。

図２の消磁期間１１５の間のライト電流減衰の特性曲線は、以下で詳細に記述される消磁回路１１６内のＤＡＣ（デジタル−アナログ・コンバータ）により制御される。導線３１８を経由してライタ・ドライバ・ブリッジ１２２に入力されるＤＡＣ出力信号は、ライト電流が所望の減衰特性曲線に従って減衰するようにするために、ライタ・ドライバ・ブリッジ１２２内部の信号を変調する。本発明の第１の実施形態によれば、消磁回路１１６内の単一のＤＡＣが全てのライタ・ドライバ・ブリッジ１２２を制御する。以下の他の好ましい実施形態は、複数のライタ・ドライバ・ブリッジ１２２のライト電流減衰特性曲線を制御するために、別途のＤＡＣを用いる。

単調に減衰するライト電流の例は図２に示されているが、消磁回路１１６内のＤＡＣは他の減衰特性曲線を提供することができる。例えば不等分目盛りの電流の重み付けを有するＤＡＣの実施形態は、非線形のライト電流減衰特性曲線の生成を可能にする。他の実施形態では、ＤＡＣの電流の重み付けはライタ・ドライバ・ブリッジ１２２の素子の非線形性を補償する出力信号を生成するために選択され、それでライト電流中の非線形性を最少化または除去する。ライト電流減衰特性曲線の他の柔軟性はＤＡＣ内部の個々にプログラム可能な電流の重み付けを用いて提供されるが、ここでその重み付けは図１のプリアンプ構成制御レジスタ４０Ｃに記憶された値に従ってプログラムされることができる。

本発明の一実施形態では、図４および５Ａ／５Ｂの主題はＣＭＯＳ（相補型金属酸化被膜半導体磁界効果トランジスタ）デバイスを用いて作成された中級性能のライタ・ドライバ・ブリッジに主に適しているが、消磁回路１１６により専有されるダイエリアはコストを表すので、最小化されなければならない。このように、図４の実施形態に示されているように、ＤＡＣ４０３はチップ領域を節約するために全てのライタ・ドライバ・ブリッジ１２２に共通である。図６に示されている他の実施形態では、ＤＡＣ４０３のようなＤＡＣは各々のライタ・ドライバ・ブリッジ１２２に配置されている。図６の実施形態は、ＢｉＣＭＯＳ技術を用いるより高性能のライタ・ドライバ・ブリッジ１２２で一般的に用いられる。

図４は本発明の教示に従う、多様な消磁回路１１６の部品を示す。消磁回路１１６の動作は、論理ブロック４００に入力として供給される、導線１５５上の消磁イネーブル信号の真の値により可能にされる。上記のように、各々のデータ書込み動作の終了時に消磁動作を実行する必要がある場合、消磁イネーブル信号はプリアンプ４０の構成制御レジスタ４０Ｃで生成され、ユーザによりイネーブルされる。

ライト・ゲート信号１００がデアサーション（図１の波形１００のハイからローへの遷移１０５Ａでの）されると、導線１５５上の消磁イネーブル信号がアサートされていれば、論理ブロック４００からの信号が、消磁期間１１５の長さを基本的に制御する、シフト・レジスタ・カウンタ４０２からの非同期リセット（Ｒ端子での）を持ち上げる。一実施形態ではシフト・レジスタ・カウンタ４０２は、１７のマスタ−スレーブ・エッジ・トリガ・フリップ・フロップのタンデム接続として実現される。シフト・レジスタ・カウンタ４０４のマスタ出力端子４０４Ａ（一実施形態では８）とスレーブ出力端子４０４Ｂ（一実施形態では８）の双方が、選択ブロック４２０および論理ブロック４００に接続される。ずっと後に説明するように、カウント値が＃Ｘｓｎｓ＜１：０＞により決定されたある値になるまで、ある「１」がシフト・レジスタ４０２を通して伝送される。

マスタとスレーブの双方の出力が用いられ、かつシフト・レジスタは周期２Ｔを有する対称クロックと同期しているので、各々の工程がそれに先立つものよりもＴ秒（「温度計コード」と称される）遅延された一連の階段出力を、シフト・レジスタが生成する。本発明の消磁回路１１６内部でのこの特性は、周期２Ｔを有するクロック（即ちゲート・クロック発振器４２２）の使用にもかかわらず、時間分解能がＴのイベントを可能にする。

シフト・レジスタ・カウンタ４０２からのリセットの持ち上げに加えて、ライト・ゲート信号１００がデアサーションされると、消磁イネーブル信号がアサートされていれば、論理ブロック４００はゲート・クロック発振器４２２（導線４２４上の信号を経由して）をイネーブルして、ディスク・ドライブのユーザにより選択され、バス１５２上の値Ｆｒｅｑ＜１：０＞により指定される周波数で、導線１３４上に一連のクロック信号、即ち合成消磁パルスを生成させる。Ｆｒｅｑ＜１：０＞値は、クロック発振器の周波数を決定する。好ましい実施形態では、消磁パルスの遷移は各々のパルスのエッジ（即ちシフト・レジスタ・カウンタ４０２のマスタおよびスレーブ出力）で書き込まれるので、発振器の周波数（即ち消磁パルスの周波数）は所望の消磁周波数の半分として選択されるが、これは即ちクロック発振器４２２は５０％デューティ・サイクルで動作すると仮定している。
一実施形態では、フリーラン動作を許すよりもクロック発振器４２２を消磁期間中のみにゲートすることが望ましいかもしれない。この特徴は、読出し動作中のプリアンプ読出し回路４０Ａへのノイズの注入の可能性を防止する。

当業者には周知であるように、ゲート・クロック発振器４２２は多様の実施形態で実施でき、好ましい実施態様は、バイポーラトランジスタのＶｂｅ（ベース−エミッタ電圧）の変動に対し周波数を安定させるために、電圧揺動標準化を有するエミッタ結合論理マルチバイブレータを用いる。

消磁回路１１６に供給される導線１５４上の値＃Ｘｓｎｓ＜１：０＞は、消磁電流の減衰期間中に挿入されるべき、Ｆｒｅｑ＜１：０＞の値で消磁周期１１５が決定されるように、ある数の合成パルスを設定する。論理ブロック４００に供給された＃Ｘｓｎｓ＜１：０＞の値は、発振器のオン周期、即ちゲート・クロック発振器４２２が導線１３４上のマルチプレクサ１３２にクロック・パルス（即ち合成データ・パルス）を供給する周期、の長さを制御する。

論理ブロック４００からの信号により持ち上げられたリセットで、シフト・レジスタ・カウンタ４０２はクロック端子に供給されたクロック・パルスに応じて、現在のカウント値（オン周期を表す）が基準値＃Ｘｓｎｓ＜１：０＞に等しいことを論理ブロック４００内部の同期等化コンパレータが検出するまで、ゼロ状態からカウントする。好ましい実施形態ではカウント・プロセス中に、マスタ出力端子４０４Ａおよびスレーブ出力端子４０４Ｂからの双方のパルスは、それらが交互に現れる都度カウントされる。即ちカウントされたパルスは、マスタ０−スレーブ０−マスタ１−スレーブ１等を含む。等化の検出でゲートされたクロック発振器４２２は、導線４２４上の論理ブロック４００からの信号によりゲート・オフされる。

この時点で、図２の消磁期間１１５が終了する。全ての論理状態は凍結され、論理ブロック４００により供給されたライト・ゲート・ストレッチ信号１０９は図２に示されるようにロー状態に戻る。消磁期間の終了を示すＷＧストレッチ信号のこの遷移は、ＡＮＤゲート３００を経由してＷＧ端子でのライタ・ドライバ・ブリッジ１２２により見ることができる。

各々のライト動作に引き続くヘッド消磁が不必要な場合は、消磁回路１１６の動作を抑制する、導線１５５上の消磁イネーブル信号がロー（例えば偽）にデアサートされる。この動作シナリオの下でＤＡＣ４０３は、ライタ・ドライバ・ブリッジ１２２による通常のライト動作を可能にする、出力信号を提供する。

消磁シーケンスの間に、ＤＡＣ４０３の出力信号は（予め定められた出力信号の特性曲線に従って）フルスケールの値からゼロまで連続的に低減される。ライタ・ドライバ・ブリッジ１２２に供給されるとこの信号は、消磁期間中に強度が減衰するパルスを生成する。特にＤＡＣ出力信号は、通常のデータ読出しのための定常状態ライト電流およびオーバシュート電流（ＩｗｄｃおよびＩｏｓ基準値に基づく）を下方に変調することにより、ライタ・ドライバ・ブリッジ１２２により生成された、ライト電流強度およびオーバシュート電流強度を制御可能に変形する。図２の、減衰パルス・ストリーム１５８を参照されたい。

図５Ａ、５Ｂ、６に関して以下に記述されるようにこの出力電流変調は、ライタ・ドライバ・ブリッジ１２２の電界効果トランジスタ（またはＣＭＯＳトランジスタ）のゲート−ソース電圧（Ｖｇｓ）の変調により実行される。消磁期間中にＶｇｓの変調のためにＤＡＣ出力信号を用いることにより、電界効果トランジスタはハードがオンである三極管動作領域からより高い抵抗に増加する飽和範囲を通って遷移する。これは、電界効果トランジスタにより制御される電流源により誘導ライタ１６０に供給される電流を、図２の漸減期間１０７Ｂの間に正常なライト電流値からゼロに減衰させる。

ＤＡＣ４０３を制御するために、図４の選択ブロック４２０はシフト・レジスタ・カウンタ４０２のマスタおよびスレーブ・バス４０４Ａおよび４０４Ｂ上の出力信号を組み合わせて復号し、それにより、一実施形態のＤＡＣが消磁サイクル中にコード値１１１１１１１１（好ましいフルスケール値）から００００００００（ゼロ出力値）に下降するカウント・シーケンスを実行するように信号をＤＡＣ４０３へ供給する、即ちＤＡＣ４０３は任意の選択された消磁期間長にそのフル・レンジで動作させられる。ＤＡＣ４０３の出力での遷移エネルギーのスパイクを除去するためにＤＡＣ４０３は、個々の電流の重み付けに応じて８つの入力線が漸次切り替えられる、「温度計コード」を備える。温度計コードの実施態様は、所望の減衰特性曲線を実行するために、選択ブロック４２０とＤＡＣ４０３の間に複雑で柔軟でなく遅い再配置ブロックを介在させるよりむしろ消磁減衰特性曲線の形状をＤＡＣの電流源の適宜な重み付けにより得られるようにする。電流源の重み付けの計算は、ＤＡＣ４０３により決定される変調されたＶｇｓ値への、所望の消磁減衰特性曲線に関するライタ・ドライバ・ブリッジ１２２から得たシミュレーション結果の最少二乗適合を用いて、実行することができる。他の実施形態では、Ｖｇｓ値を変調する信号を生成するためにデジタルのビット・ストリームがＤＡＣ４０３に入力される。

図４の説明を続けるとＤＡＣ４０３からの出力信号は、レベルをシフトされ、バッファアンプ４３０（また導線４３１上の論理ブロック４００からのバイアス信号に応じてもいる）によりバッファされて二極双投型スイッチ４３２（マルチプレクサとして機能する）を通して、導線３１８上のライタ・ドライバ・ブリッジ１２２に出力される。導線３１８を経由して供給される信号は、Ｖｇｓ＿ｍｏｄ＿正信号およびＶｇｓ＿ｍｏｄ＿負信号と称される。

さらに以下で図５Ａ、５Ｂに関して記述されるように、各々のライタ・ドライバ・ブリッジ１２２内部のＶｇｓ＿ｍｏｄ＿正信号およびＶｇｓ＿ｍｏｄ＿負信号は、トランジスタのＶｇｓ電圧を設定することにより制御トランジスタをゲートする。制御トランジスタは印加されたＶｇｓ値に応じて動作状態に入り、その動作状態は、さらに定常状態基準値Ｉｗｄｃ＜４：０＞およびオーバシュート基準値Ｉｏｓ＜４：０＞に応じて、誘導ライタ１６０に供給される定常状態ライト電流およびオーバシュート・ライト電流を決定する。

ヘッドの消磁がディスエイブルであると、導線４４２上に供給されるスイッチ制御信号に応じてスイッチ４３２は右手位置になる。導線３１８は接地され、モード制御信号のＶｇｓ＿ｍｏｄ＿正信号およびＶｇｓ＿ｍｏｄ＿負信号を接地電位にさせる。さらに以下に詳述される、ライタ・ドライバ・ブリッジ１２２内部のインバータの第１のグループは、それによりグラウンド（Ｖｇｓ＿ｍｏｄ＿正）と供給電圧Ｖｃｃの間をスィングする出力を生成する。ディスク１２に１ビットまたはゼロ・ビットを書き込むライト電流を生成するために、制御トランジスタはインバータに応じてそれらの通常の「全導通」電位（ハード・オンまたはオフ）の間をスイッチする。

同様にライタ・ドライバ・ブリッジ１２２内部のインバータの第２のグループは、ＶｅｅとＶｇｓ＿ｍｏｄ＿負の間のスィングを出力するが、ここでＶｇｓ＿ｍｏｄ＿負はデータ書込み期間１０５中（図３参照）は接地電位である。このように制御トランジスタは、データ書込み期間中１０５はインバータの第２グループに応じて、それらの通常の全導通電位に従って動作する（即ちハード・オンまたはオフ）。

このようにデータ書込み期間１０５中は、Ｖｇｓ＿ｍｏｄ＿正およびＶｇｓ＿ｍｏｄ＿負が双方共に接地電位である場合、ライタ・ドライバ・ブリッジ１２２内の第１と第２のグループのインバータは最大出力の電圧スィングを経験し、ライタ・ドライバ・ブリッジ１２２の通常のライト条件である、制御トランジスタをハード・オンまたはオフに駆動する。これらの電圧スィングは、図５Ａ、５Ｂの議論との関連で以下に詳述される。

対称的に消磁期間１１５中は、スイッチ４３２は導線４４２上のスイッチ制御信号により左手位置に切り替えられる。この位置では、ＤＡＣ出力信号はＶｇｓ＿ｍｏｄ＿正信号をグラウンドからＶｃｃに漸増させ、Ｖｇｓ＿ｍｏｄ＿負信号をグラウンドからＶｅｅに漸減させる。これらの漸変電流はライタ・ドライバ・ブリッジ１２２内の制御トランジスタの導通を変調し、図２の漸減期間１０７Ｂ中に望ましいようにライト電流をゼロまで減少させる。

図４の実施形態に従う消磁パルスの時間シーケンスは、シフト・レジスタ４０２と周波数１／２Ｔ（即ちハーフ・レート・クロックと称される）で動作するゲートされたクロック発振器４２２を用いる。他の実施形態では、これらの素子はバイナリ・カウンタとタイミングを制御するための周波数１／Ｔで動作するクロックにより置換されることができる。

本発明のさらに他の実施形態では、図１のデータ書込み回路４２Ｃにより発せられる書込みデータが消磁回路１１６の素子用のクロックを提供することで、ゲート・クロック発振器４２２は省略されることができる。この実施形態では、図１のデータ書込み回路４２Ｃは、所望の消磁周波数および充分な期間の、マルチプレクサ１３２に入力するべきポスト・データ遷移バースト、即ち合成パルスを生成する。そのような実施態様は消磁回路１１６を単純化することができ、ゲート・クロック発振器４２２のようなオンチップ・クロック発振器を用いて実行されることができるよりも精密な消磁遷移周波数の制御を提供すると思われる。消磁電流の漸減を生成するために充電したコンデンサに依存する方式に依存する消磁の代替実施態様は、データ周波数を書き込む漸変タイミングに精密にマッチすることが困難なのでこの構成では容易には動作することができないことに留意されたい。

図５Ａ、５Ｂは、消磁回路１１６とローレベル論理回路ブロック１２３をインターフェイスする、ライタ・ドライバ・ブリッジ１２２のある部品を示す。ゲートおよび論理シフト回路９２２は、複数のバス９４０上にゲート制御信号を提供するために、導線１３３Ａ上の基準値Ｉｗｄｃ＜４：０＞および導線１３３Ｂ上の基準値Ｉｏｓ＜４：０＞に応答する。

各々のバッファ／ドライバＵ３ａ、Ｕ３ｂ、Ｕ３ｃ、Ｕ３ｄ、Ｌ３ａ、Ｌ３ｂ、Ｌ３ｃ、Ｌ３ｄは、複数のバス９４０の各々の１つに現れる、複数のゲート制御信号に応答する。

各々のバッファ／ドライバＵ３ａ、Ｕ３ｂ、Ｕ３ｃ、Ｕ３ｄからのバス出力信号は、下記のブロックＵ１、Ｕ２に配置される、定常状態電流制御トランジスタ（Ｉｗｄｃ）およびオーバシュート電流制御トランジスタ（Ｉｏｓ）（ＰＭＯＳＦＥＴおよびＮＭＯＳＦＥＴ）を駆動またはゲートする。
Ｕ３ａ ブロックＵ１の定常状態電流制御トランジスタ（Ｉｗｄｃ）
Ｕ３ｂ ブロックＵ１のオーバシュート電流制御トランジスタ（Ｉｏｓ）
Ｕ３ｃ ブロックＵ２のオーバシュート電流制御トランジスタ（Ｉｏｓ）
Ｕ３ｄ ブロックＵ２の定常状態電流制御トランジスタ（Ｉｗｄｃ）

駆動される（イネーブルされる）と、各々の１つのバッファ／ドライバＵ３ａ、Ｕ３ｂ、Ｕ３ｃ、Ｕ３ｄからの各々のバス出力は、関連する定常状態電流制御トランジスタのゲートまたは関連するオーバシュート電流制御トランジスタのゲートを駆動するための、Ｖｃｃの第１状態の値またはＶｇｓ＿ｍｏｄ＿正の第２状態の値をとる。各々の１つのバッファ／ドライバＵ３ａ、Ｕ３ｂ、Ｕ３ｃ、Ｕ３ｄからの各々のバス出力の出力状態（第１状態値または第２状態値）は、バス９４０を経由してバッファ／ドライバの各々の１つに提供される、バス化ゲート制御入力信号に従って決定される。

各々のバッファ／ドライバＬ３ａ、Ｌ３ｂ、Ｌ３ｃ、Ｌ３ｄは、Ｖｅｅの第１状態の出力値およびＶｇｓ＿ｍｏｄ＿負の第２状態の出力値を有する。各々のバッファ／ドライバからのバス化出力状態は、バス９４０上のバス化バッファ／ドライバ入力信号に従って決定され、ブロックＬ１、Ｌ２の関連する、定常状態電流制御トランジスタ（Ｉｗｄｃ）をゲートする（駆動する）かまたはブロックＬ１、Ｌ２の関連するオーバシュート電流制御トランジスタ（Ｉｏｓ）をゲートする。バッファ／ドライバＬ３ａ、Ｌ３ｂ、Ｌ３ｃ、Ｌ３ｄとＩｗｄｃおよびＩｏｓトランジスタ（ＰＭＯＳＦＥＴおよびＮＭＯＳＦＥＴ）の間の関連は、以下に記載される。
Ｌ３ａ ブロックＬ１の定常状態電流制御トランジスタ（Ｉｗｄｃ）
Ｌ３ｂ ブロックＬ１のオーバシュート電流制御トランジスタ（Ｉｏｓ）
Ｌ３ｃ ブロックＬ２のオーバシュート電流制御トランジスタ（Ｉｏｓ）
Ｌ３ｄ ブロックＬ２の定常状態電流制御トランジスタ（Ｉｗｄｃ）

図２のデータ書込み期間１０５の間に、定常状態電流制御トランジスタおよびオーバシュート電流制御トランジスタのうちのいくつかが、低抵抗スイッチとして動作するためにハードにゲート・オンされ（および他方はゲート・オフされる）、誘導ライタ１６０に所望の定常状態ライト電流およびライトオーバシュート電流を供給する。このモードではライタ・ドライバ・ブリッジ１２２は、定常状態電流制御トランジスタおよびオーバシュート電流トランジスタにより供給される定常状態電流およびオーバシュート電流に従って、ディスク１２にユーザ・データを書き込むために従来技術の方法で動作する。

消磁期間１１５の間に、ある定常状態電流制御トランジスタおよびオーバシュート電流トランジスタが、三極管領域で動作するために変化するゲート電圧でゲートされ、誘導ライタ１６０に減衰する消磁電流を供給する。ライト電流とオーバシュート電流の双方が、図２に示されるような消磁期間１１５の間にゼロに向かって変調される。

ブロックＵ１およびＵ２は、Ｌ１およびＬ２と同様に同一である。各々のブロックＵ１、Ｕ２、Ｌ１、Ｌ２は、複数の並行定常状態電流制御トランジスタ（図示された実施形態では５つのトランジスタが５ビット・ライト電流制御を提供する）および同様に複数の関連するエリア比トランジスタを含む。並行定常状態電流制御トランジスタは、バッファ／ドライバの１つにより駆動され、図ではＩｗｄｃトランジスタと表される。エリア比トランジスタは、図では比Ｗ／Ｌで表され、ディスク１２にビットを書き込むためにエリア比トランジスタにより誘導ライタ１６０に供給される相対定常状態電流を表す。トランジスタ領域は２進法で目盛りされ、ライト電流レベルを制御するためにトランジスタがデジタル−アナログ・コントローラとして機能できるようにされている。Ｉｗｄｃトランジスタの駆動制御は、関連するエリア比トランジスタにより供給される電流を、エリア比トランジスタにより供給される全電流が所望のライト電流または消磁電流であるようにする。ブロックＵ１、Ｌ２は、ディスク１２に第１の状態のビット（例えば１ビット）を書き込むための第１の方向に誘導ライタを通してライト電流を供給するように動作される。ブロックＵ２、Ｌ１は、ディスク１２に第２の状態のビット（例えば０ビット）を書き込むための第２の方向にライト電流を供給するように動作される。

各々のブロックＵ１、Ｕ２、Ｌ１、Ｌ２はさらに、図ではＩｏｓトランジスタとして表され、誘導ライタ１６０に所望のオーバシュート・ライト電流を供給する、複数の並行オーバシュート電流トランジスタを含む。定常状態電流トランジスタとしては、図示された実施形態に従えば、オーバシュート電流トランジスタは、トランジスタ領域が二進で重み付けされているので、５ビットのオーバシュート電流制御を提供するための５つのトランジスタを含む。ライト電流期間に先立つ、オーバシュート期間中は、オーバシュート電流は伝送線１６２をオーバドライブするために、誘導ライタ１６０に供給される。オーバシュート電流は、誘導ライタ１６０の電流立ち上がり時間を短くするために、その定常状態値以上にライト電流を瞬間的に立ち上げる。ブロックＵ１、Ｌ２は、ディスク１２に第１の状態のビット（例えば１ビット）が書き込まれる場合に、第１の方向に誘導ライタ１６０を通してオーバシュート・ライト電流を供給するように動作される。ブロックＵ２、Ｌ１は、ディスク１２に第２の状態のビット（例えば０ビット）が書き込まれる場合に第２の方向に誘導ライタ１６０を通してオーバシュート電流を供給するように動作される。

５ビット制御のライト電流およびオーバシュート電流強度を有する実施形態では、複数のバス９４０の各々の１つが５本の信号導線を有し、１つの導線が５つの定常状態トランジスタまたはオーバシュート・トランジスタの１つにゲート制御信号を提供する。複数のバス９４０は、一実施形態では４つのバスを含み、１つのバスがＵ１、Ｌ２の定常状態制御トランジスタの制御用、１つのバスがＵ１、Ｌ２のオーバシュート・トランジスタの制御用、１つのバスがＵ２、Ｌ２の定常状態制御トランジスタの制御用、１つのバスがＵ２、Ｌ２のオーバシュート・トランジスタの制御用である。Ｈ−ブリッジの反対足上の２つのブロックが誘導ライタ１６０に電流を供給するために共に動作し、例えばブロックＵ１およびＬ２は定常状態およびオーバシュート電流を誘導ライタ１６０を通して第１の方向に供給するために同時に動作し、ブロックＵ２およびＬ１は定常状態およびオーバシュート電流を誘導ライタ１６０を通して第２の方向に供給するために同時に動作することに留意されたい。このように、バッファ／ドライバＵ３ａ、Ｕ３ｂ、Ｕ３ｃ、Ｕ３ｄ、Ｌ３ａ、Ｌ３ｂ、Ｌ３ｃ、Ｌ３ｄはバス化した入力信号を受信し、バス化した出力信号を供給する。

図５Ａ、５Ｂには、＜０＞および＜４＞Ｉｗｄｃトランジスタおよび＜０＞および＜４＞Ｉｏｓトランジスタのみが描かれていることに留意されたい。トランジスタの端子を接続する導線を表す線の破れは、追加の制御トランジスタが存在するが図５Ａ、５Ｂには示されていないことを表す。他の実施形態では、より多いまたはより少ないビットがライト電流値を表すために用いられることができ、したがって５つより多いまたはより少ない並行トランジスタがそれらの実施形態では必要とされる。またそのような実施形態では、ゲートおよび論理シフト回路９２２に供給される、Ｉｗｄｃライト電流およびＩｏｓオーバシュート電流の基準値は、対応してより以上または以下のビットを含む。

図４について以上に記載したように、データ書込み期間中に導線３１８はスイッチ４３２を経由して接地される。それに応じてＶｇｓ＿ｍｏｄ＿正およびＶｇｓ＿ｍｏｄ＿負信号の双方がグラウンドに維持される。データ書込み期間中に、ゲートのバッファ／ドライバＵ３ａ、Ｕ３ｂ、Ｕ３ｃ、Ｕ３ｄは、Ｕ１、Ｕ２のＩｗｄｃおよびＩｏｓトランジスタの各々をＶｃｃ（ＰＭＯＳＦＥＴをオフにするために）またはグラウンド（ＰＭＯＳＦＥＴをハード・オンにするために）までゲート・オフする。バス９４０上の信号に応じて特定のトランジスタがターン・オフまたはオンされ、それは代わりに所望の定常状態およびオーバシュート・ライト電流に応じたものである。同様にバッファ／ドライバＬ３ａ、Ｌ３ｂ、Ｌ３ｃ、Ｌ３ｄは、Ｌ１およびＬ２のＩｗｄｃおよびＩｏｓトランジスタの各々のゲートを、Ｖｅｅ（ＮＭＯＳＦＥＴをハード・オンにするために）またはグラウンド（ＮＭＯＳＦＥＴをオフにするために）のどちらかである。

消磁期間中に、スイッチ４３２を通して導線３１８上に提供されるＤＡＣ出力信号に応じて、図２に示されるライト電流の漸減を実行するためのＩｗｄｃおよびＩｏｓトランジスタのゲート駆動を変化させそれにより導通を制御するために、Ｖｇｓ＿ｍｏｄ＿正信号およびＶｇｓ＿ｍｏｄ＿負信号は変化される。このようにして、Ｕ１、Ｕ２のトランジスタのゲート駆動制御が、ゲート電圧をＶｃｃ（トランジスタをオフにし）またはＶｇｓ＿ｍｏｄ＿正（Ｖｇｓ＿ｍｏｄ＿正が変調されるようにトランジスタ条件を変更）のどちらかに設定することにより達成されるが、ここでバス９４０上の制御信号は各々のトランジスタがＶｃｃまたはＶｇｓ＿ｍｏｄ＿正によりゲートされるか否かを決定する。Ｖｇｓ＿ｍｏｄ＿正の値はＤＡＣ出力に応じて変化するので、トランジスタの駆動（Ｖｇｓ）は変化し、その結果トランジスタにより誘導ライタ１６０に供給される電流は変化する。

同様にＬ１、Ｌ２のトランジスタのゲート駆動制御は、ゲート電圧をグラウンド（トランジスタをオフに切り替え）またはＶｇｓ＿ｍｏｄ＿負（Ｖｇｓ＿ｍｏｄ＿負が変調されるようにトランジスタ条件を変更）のどちらかに設定することにより達成されるが、ここでバス９４０上の制御信号は各々のトランジスタがグラウンドまたはＶｇｓ＿ｍｏｄ＿負によりゲートされるか否かを決定する。Ｖｇｓ＿ｍｏｄ＿負の値はＤＡＣ出力に応じて変化するので、トランジスタの駆動（Ｖｇｓ）は変化し、その結果トランジスタにより供給される電流は変化する。

図５Ａ、５ＢのＷ／Ｌ領域（即ちチャンネル幅／チャンネル長さの比）にラベルされたＭＯＳＦＥＴは、電流の比率を提供する。これらのトランジスタは電流ミラーとして動作するが、ここでＷ／Ｌ比はトランジスタの電流の乗数を決定する。電流ミラー・トランジスタは電流の増倍を提供する、即ち各々の電流ミラー・トランジスタが基準電流とそのトランジスタの電流乗数の積に等しい電流を供給する。こうして電流乗数８を有するトランジスタは、基準電流Ｉｒｅｆの８倍の電流を生成する。明瞭化のために、１および１６の比を有する電流ミラー・トランジスタのみを、図５Ａ、５Ｂに示している。一般的にトランジスタの増倍は、それぞれ＜０＞から＜４＞のビット位置に対して２のべき乗：１、２、４、８、１６で進行する。電流基準トランジスタのＷ／Ｌ比は、図示されるように１であると仮定されている。実際には基準比はより高く、このため全てのトランジスタ比はそれに従ってスケールされる。

以上に見られたように各々の電流ミラー・トランジスタは、Ｉｗｄｃ制御トランジスタの１つと直列に構成されている。制御トランジスタがゲート・オンされると、直列の電流ミラー・トランジスタは誘導ライタ１６０にライト電流（Ｉｗｄｃ）を配給する。

第１の極性のデータ・ビットをディスク１２に書き込む（図１参照）ために、バス９４０の各々の信号導線は上部のゲート・ドライバＵ３ａ、Ｕ３ｂに制御信号を提供するために、ゲートおよび論理シフト回路９２２により、ハイまたはローに駆動される。ハイ（またはロー）に駆動される特定のバス信号は、ゲートおよび論理シフト回路９２２に供給されるＩｗｄｃおよびＩｏｓ基準値に応じて、また同様にＷＧ信号および導線３１４上のモード制御信号に応じて、決定される。バス９４０上に適宜のビット・パターンを生成するために、ゲートおよび論理シフト回路９２２は、それに入力されるＩｗｄｃ信号およびＩｏｓ信号に応答する、複数の論理素子を含む。適宜のＩｗｄｃとＩｏｓ制御トランジスタをゲートして、上部ゲート・ドライバＵ３ａおよびＵ３ｂ制御し、バス９４０上に適宜のビット・パターンを供給するために、論理素子は適宜のライト電流期間（定常状態電流またはオーバシュート電流期間）中にゲートされる。モード制御信号Ｖｇｓ＿ｍｏｄ＿正はデータ書込み期間中は接地電位なので、ハイに駆動されるバス信号に対して、上部のゲート・ドライバＵ３ａ、Ｕ３ｂはＶｇｓ＿ｍｏｄ＿正上に現れているのに等しいレベルを提供し、このため対応する出力導線を接地し、かつトランジスタ（ＰＭＯＳＦＥＴ）をハード導通に駆動するために、関連する制御トランジスタのゲートを接地する。バス信号をローに駆動するために、上部ゲート・ドライバＵ３ａ、Ｕ３ｂは、制御トランジスタのゲートへの対応する出力バス上に、Ｖｃｃを供給して、関連するトランジスタをオフにする。

例えばＩｗｄｃ基準値が５でＩｏｓ基準値が７である場合、バス９４０上の信号はゲート・ドライバＵ３ａ、Ｕ３ｂが、乗数１と乗数４を有するＩｗｄｃ電流ミラー・トランジスタと関連するＩｗｄｃ制御トランジスタをゲート・オンし、乗数１、２、４を有するＩｏｓ制御トランジスタをゲート・オンして適宜のＩｏｓ値を生成するようにする。図示された実施形態によれば、適宜のＩｏｓトランジスタのゲート・オンによる所望のＩｏｓ電流の注入は、Ｉｏｓトランジスタのドレイン−ソース抵抗に基づいて実行されることに留意されたい。

第１の極性のデータ・ビットを書き込むために、下部のゲート・ドライバＬ３ｃ、Ｌ３ｄがバス９４０上の信号に応答して、ＩｗｄｃおよびＩｏｓ基準信号に応じて、ブロックＬ２内の制御トランジスタをゲートすることが必要である。これらの入力バスをハイに駆動するために、下部のゲート・ドライバＬ３ｃ、Ｌ３ｄは、関連するトランジスタ（ＮＭＯＳＦＥＴ）をハード導通に駆動するために、出力バス上のＶｇｓ＿ｍｏｄ＿負信号と等しいレベルを供給する。ローに駆動されるバス導線に対して、下部ゲート・ドライバＬ３ｃ、Ｌ３ｄは関連するトランジスタ（ＮＭＯＳＦＥＴ）をＶｅｅにターン・オフするために、対応する出力バスを動作させる。

Ｉｗｄｃライト電流を関連する電流ミラー・トランジスタを通して提供し、Ｉｏｓライト電流を提供するために、適宜の制御トランジスタを導通するようにゲートするように、バッファ／ドライバＵ３ｃ、Ｕ３ｄ、Ｌ３ｃ、Ｌ３ｄを制御するブロックＵ２、Ｌ１の制御トランジスタを用いて、反対の極性のデータ・ビットがディスク１２に書き込まれる。

消磁期間中は、ブロックＵ２、Ｌ１内のＩｗｄｃおよびＩｏｓ制御トランジスタがゲート・オフされる一方で、ブロックＵ１、Ｌ２内の１つまたは複数のＩｗｄｃとＩｏｓ制御トランジスタがゲート・オンされる。ついでブロックＵ１、Ｌ２の制御トランジスタがゲート・オフされ、ブロックＵ２、Ｌ１の１つまたは複数の制御トランジスタがゲート・オンされる。Ｖｇｓ＿ｍｏｄ＿正およびＶｇｓ＿ｍｏｄ＿負の変化に関連して、このプロセスは図２の減衰パルス・ストリーム１５８を生成する。一実施形態によれば、減磁期間中にゲート・オンされる制御トランジスタは、データ書込み期間中にゲート・オンされるものと同じトランジスタである。他の実施形態では、消磁期間中にゲート・オンされる制御トランジスタがデータ書込み中にゲート・オンされる制御トランジスタと同一でないことを、当業者は認識する。

所望の消磁電流を供給するために、電流ミラー・トランジスタと協働する１つまたは複数の制御トランジスタをゲート・オンすることにより、消磁電流は制御される。しかしながらデータ書込み期間と対称的に、消磁期間中はＶｇｓ＿ｍｏｄ＿正信号およびＶｇｓ＿ｍｏｄ＿負信号がＤＡＣ４０３の制御の下に変化して、制御トランジスタがカットオフに向かって徐々に駆動されるようにする。データ書込み期間中は制御トランジスタは、ハード・オンまたはオフのどちらかに駆動されることを思い出されたい。制御トランジスタは電流ミラーを制御するので、前者がカットオフに向かって駆動されるにつれ電流ミラーにより配給される電流は減少する。

従来技術のプリアンプは本発明の減磁能力を欠いているので、Ｉｗｄｃ電流およびＩｏｓ電流を生成するために、それらに関連するＭＯＳＦＥＴのハード・ターン・オンを保証するための、適宜の固定電圧にＶｇｓ＿ｍｏｄ＿正信号およびＶｇｓ＿ｍｏｄ＿負信号がハードウェアで配線される。従来技術に従えば減衰したライト・ダウンがないので、出力段のトランジスタの導通を変調する必要はない。

図５Ａ、５Ｂについて説明を続けると、当業者には周知の終端ドライバ９５０および抵抗９５２は、誘導ライタ１６０に供給する適切な伝送線９３０の送信側インピーダンス終端を維持する。抵抗値は、Ｒｏ＝Ｚｏ／２である。終端ドライバ９５０は、ある電圧出力（即ち低い出力インピーダンス）を生成することが仮定されている。

他の実施形態では、ブロックＬ１およびＬ２内の制御トランジスタは、ＰＭＯＳＦＥＴを含み、ブロックＵ１およびＵ２内の制御トランジスタは、トランジスタを駆動するためのゲート・ドライバ出力信号を適宜の極性に調整する、ＮＭＯＳＦＥＴを含む。

本発明の第１の実施態様は、ライタ・ドライバ・ブリッジ１２２の出力ドライバのＶｇｓの変化による減磁期間中にライト電流を変化させる、ＣＭＯＳライタ・ブリッジと組み合わせて記述されるにもかかわらず、本発明の概念は、ライト電流およびオーバシュート電流を決定する、やがて記述されるライタ・ドライバ・ブリッジ１２２、エリア比出力デバイスを有する、他のＣＭＯＳライタ・ブリッジの実施態様に適用可能である。他の実施形態では、消磁電流の漸減を実現するために、出力デバイスの電圧を変調するよりもむしろ、バス２２４上の温度計コードを二進に重み付けされた出力トランジスタを制御する、二進コードに変換するロジックを経由して、ＤＡＣ４０３を除去してバス２２４（図４参照）上の信号がバス１３３Ａ、１３３Ｂ上の値を制御することが可能である。

他の実施形態によれば、電流の漸減は図２の消磁期間１１５中に、Ｉｗｄｃ制御トランジスタの異なる１つをゲート・オン（およびオフ）することにより、実行することができる。トランジスタのターン・オンとオフの遷移の効果が時間の関数として供給される全電流が減少するように、それによりトランジスタが関連する、電流ミラーのエリア比に従って、トランジスタはターン・オンおよびオフされる（バス９４０上の信号により）ために選択される。例えば、消磁期間の始まりでは、エリア比が１６であるトランジスタが出力電流を生成するように、ビット位置＜４＞を割り当てられた制御トランジスタのみがゲート・オンされる。次にビット位置が＜４＞である制御トランジスタがターン・オフされる一方で、ビット位置＜０＞、＜１＞、＜２＞、＜３＞に関連する制御トランジスタがゲート・オンされ、全エリア比が１５である電流ミラー・トランジスタから出力電流が生成される。減少電流を生成するための制御トランジスタの選択プロセスは、消磁期間の終了まで続けられる。供給される電流のエリア比を１に連続的に減少させる必要がないばかりでなく、消磁期間の終了でエリア比を１にする必要もない。この実施形態では、Ｖｇｓ＿ｍｏｄ＿正信号およびＶｇｓ＿ｍｏｄ＿負信号はそれらの「ハード・オン」値に結合され、ＩｗｄｃおよびＩｏｓバスは「通常ライト」値から、ライト電流の減衰を生成するためのトランジスタ制御を達成するように、デジタル的に漸減される（即ちデジタルでカウント・ダウンされる）。

相対的に低速なライタ・ドライバ・ブリッジ１２２との使用に適した他のアプローチでは、ＤＡＣの出力信号が対応して減少するように、ＤＡＣへの入力信号を漸減するライト電流を決定するために、通常のライト電流ＤＡＣを用いる。図５Ａ、５Ｂの基準電流源９６０は、ＤＡＣの出力信号により制御される。この実施形態では、Ｖｇｓ＿ｍｏｄ＿正およびＶｇｓ＿ｍｏｄ＿負の値はグラウンドにハードウェアで配線され、それにより制御トランジスタは「ハード・オン」となる。このように消磁期間中のライト電流の漸減は、減少するＩｒｅｆ値を通して実行される。

図６は、高性能のライタ・ドライバ・ブリッジ１０００を含む、本発明の他の実施形態を示す。図６はライタ・ドライバ・ブリッジに相補型ＢｉＣＭＯＳ高速プロセスに従って製作された本発明の特徴を示すにもかかわらず、当業者はその教示が全ＮＰＮ（およびＰＮＰ）ＢｉＣＭＯＳプロセスに適用可能であることが判ると思われる。

図６に示されているように、また他の実施形態と共通であるが、高性能ライタ・ドライバ・ブリッジ１０００は図４のＩｏｓ遅延チェイン３１２からバス３１４を通してモード制御信号を受信し、かつ８ビットのバス１００４を通して、シフト・レジスタ・カウンタ４０２に由来し、選択ブロック４２０を通った消磁レベル制御入力を受信する。図３、４、５Ａ、５Ｂについて以上に記述した実施形態は、マルチヘッド・ライタの全ライタ・ドライバ・ブリッジ１２２に仕えるために、単一の「温度計コード」ＤＡＣ４０３を用いることに留意されたい。図６の実施形態は、各々のライタ・ドライバ・ブリッジ（図６には１つの高性能ライタ・ドライバ・ブリッジ１０００のみが示されている）に個々のＤＡＣを含む。その結果この実施形態では、８ビット・バス１００４は、全ライタ・ドライバ・ブリッジ１０００と並列に配給する前に、選択ブロック４２０から充分なファンアウトを提供するように、パワー化されなければならない。

ライタ・ドライバ・ブリッジ１０００は、終端ドライバ１０２０、および終端電圧スイッチ１０２４内に配置された、バイポーラ・ドライバ切り替え電流源１０２２、１０２３を含む。図５Ａ、５Ｂの終端ドライバ９５０の一実施態様を表すこれらの部品は、終端抵抗９５２と共に、終端抵抗９５２を通して電流を限定する誘導ライタ１６０に供給する、終端ライン１６２の、適宜の送信側終端を維持する。

対角的に対向する高速スイッチ付き電流源または電流ミラー１０３０、１０３２は、ディスク１２にデータ・ビットを書き込むために、終端レジスタ９５２を通る電圧降下を起こすことなく、定常状態ライト電流（Ｉｗｄｃ）を誘導ライタ１６０を通して直接切り替える。対角的に対向するスイッチ付き電流源または電流ミラー１０３８、１０４０（電流源１０３０、１０３２の対応部分）は、誘導ライタ１６０へのオーバシュート電流（Ｉｏｓ）を切り替える。各々のスイッチ付き電流ミラー１０３０、１０３２、１０３８、１０４０は、ディスク１２に反対極性のビットを書き込むための、対称的な対応部分（１０５０、１０５２、１０５４、１０５６）を有する。各々の電流源１０３０、１０３２、１０３８、１０４０、１０５０、１０５２、１０５４、１０５６は、制御信号ＤＸ、ＤＹ、ＯｓＹ、ＯｓＸ、〜ＯｓＹ、または〜ＯｓＸによりそれぞれ電流源の対応する制御ＭＯＳＦＥＴがゲート・オンされると、誘導ライタ１６０に電流を供給する。

図４のＯＳ遅延チェイン３１２からの信号出力および図２に示される信号については、ライタ・ドライバ・ブリッジ１０００に入力される制御信号ＤＸは、書込みデータ信号１０４（ユーザ・データ・パルスまたは合成消磁パルスにより増大されている）であり、ライタ・ドライバ・ブリッジ１０００に入力される制御信号ＤＸｄｌｄは、書込みデータ信号１０４（ユーザ・データ・パルスまたは合成消磁パルスにより増大されている）の遅延版である。制御信号ＤＹは制御信号ＤＸの補数であり、即ちＤＹ＝〜ＤＸである。制御信号ＤＹｄｌｄは制御信号ＤＸｄｌｄの補数であり、即ちＤＹｄｌｄ＝〜ＤＸｄｌｄである。

論理ブロック１０６０（図５Ａ、５Ｂのゲートおよび論理シフト回路９２２と相似する）は、Ｉｏｓ遅延チェイン３１２から受信するモード制御信号を受信して復号し、電流源と直列のＭＯＳＦＥＴをゲートするモード制御信号ＤＸ、ＤＹ、ＤＸｄｌｄ、ＤＹｄｌｄに応じて制御信号ＯｓＹ、ＯｓＸ、〜ＯｓＹ、〜ＯｓＸを生成する。

温度計コード化されたＭ−ＤＡＣ（ＤＡＣの倍数）１０７０、１０７２、１０７４は、各々がバス１００４および基準電流源１０８０、１０８２、１０８４によりそれぞれ供給される。電流源１０８０、１０８２、１０８４と関連するデノミネータＭ１またはＭ３は、制御されたトランジスタに隣接して示すように、電流源と関連するトランジスタ・エリア比を表す。見られるように、各々のＭ−ＤＡＣ１０７０、１０７２、１０７４はデュアル・トラッキングの反対側に極がある電流出力を含む。Ｍ−ＤＡＣ１０７２は、Ｉｏｓ電流を供給し、Ｍ−ＤＡＣ１０７４はＩｗｄｃ電流を供給する。本質的に基準電流１０８４、１０８２はＩｗｄｃおよびＩｏｓ基準値をそれぞれ表しているが、それは電流源１０８４および１０８２は電流出力デジタル−アナログ・コンバータ（図示せず）により駆動され、該コンバータはＩｗｄｃおよびＩｏｓ基準値を受信して、それらを基準電流源１０８２、１０８４により供給されるＤＣ基準電流に変換する。基準電流源が電流Ｉを生成してバス１００４が値Ｄをキャリーすると仮定すると、倍数ＤＡＣ１０７０、１０７２、１０７４は、Ｄ＝＜１１１１１１１１＞の時Ｉの出力電流を供給し、Ｄ＝＜００００００００＞の時出力電流０を供給する。

Ｍ−ＤＡＣ１０７０は、電流源１０９０、１０９２に基準電流を提供し、Ｍ−ＤＡＣ１０７２は、電流源１０９４、１０９６に基準電流を提供してＩｏｓ電流を誘導ライタに供給し、Ｍ−ＤＡＣ１０７４は、電流源１０９８、１１００に基準電流を提供して、Ｉｗｄｃ電流を誘導ライタに供給する。各々の電流源１０９０、１０９２、１０９４、１０９６、１０９８、１１００はゲート端子を有するＭＯＳＦＥＴと直列であり、該端子はＭＯＳＦＥＴのハード・ターン・オン条件を保証するハイまたはローの電圧に接続されており、電流源は電流ミラーに電流を提供できるようにされる。これらのＭＯＳＦＥＴは、各々の電流ミラーが同じエミッタ抵抗を見ることを保証するように動作する。

他の実施形態では、各々の高性能ライタ・ドライバ・ブリッジ１０００にＭ−ＤＡＣ１０７０、１０７２を組み込む代わりに、Ｍ−ＤＡＣ１０７０、１０７２は消磁回路１１６（図４のように）に配置され、複数のライタ・ドライバ・ブリッジ１２２のライト電流を制御する。

電流源１０９０、１０９２は、スイッチ付き電流ミラー１０２２、１０２３によりミラー化されている。電流源１０９４、１０９６は、それぞれスイッチ付き電流ミラー１０４０／１０５６および１０３８／１０５４によりミラー化されている。電流源１０９８、１１００は、スイッチ付き電流ミラー１０３２／１０５２および１０３０／１０５０によりミラー化されている。各々の電流ミラーは図６のバイポーラトランジスタを用いて具体化されているが、他の実施形態ではＭＯＳＦＥＴがバイポーラトランジスタの代わりに用いられることができる。バス１００４上の信号の制御の下に、変更された電流基準値を提供するＭ−ＤＡＣ１０７０、１０７２、１０７４により、スイッチ付き電流ミラーにより供給される電流は消磁プロセス中に減衰する。

図７、８は、当業者に周知の従来型のライタ・ドライバ・ブリッジ１２００との使用に適した、他の２つの本発明の実施形態を示し、図４のライタ・ドライバ・ブリッジ１２２と同様の部品を含んで、導線１２０４、１２０５上にアナログの基準値Ｉｗｄｃ、Ｉｏｓ（ライト電流およびオーバシュート電流）をそれぞれ別個に受信し、ライタ・ドライバ・ブリッジ１２００により誘導ライタ１６０に供給されるライト電流およびオーバシュート電流を決定するために用いられる。以下の動作の要約は、定常状態ライト電流パス、即ち同様に機能するオーバシュート電流パスを記述する。

ＭＯＳＦＥＴ１２１０は導線１２０４上にＩｗｄｃ基準値を受信し、ＰＭＯＳＦＥＴ１２１２、１２１４、１２１６に電流をミラーする。ＰＭＯＳＦＥＴ１２１２は、ＮＭＯＳＦＥＴ１２２０、１２２２、１２２４にブリッジの下半分にＩｗｄｃをミラーする。「正」のビットの書込み中は、トランジスタ１２３０、１２３２は、ゲート・バッファ／ドライバ１２３８、１２４０をそれぞれ通したゲートおよびレベル・シフト回路９２２からの導線１２３６上の信号によりターン・オンされる。これがＩｗｄｃライト電流を誘導ライタ１６０を通って、ＶｃｃレールからＶｅｅレールに左から右に流れるようにさせる。

同様の方法で負のビットのライトは、ゲートおよびレベル・シフト回路９２２からの導線１２６０上の信号に応じて、ゲート・バッファ／ドライバ１２５６、１２５８の動作により、対角的に配置されたトランジスタ１２５０、１２５２をオンに変化させることを伴う。

オーバシュート電流は、各々のオーバシュート電流ブロック１１７０Ａ、１１７０Ｂ、１１７０Ｃ、１１７０Ｄ内の、それぞれのバッファ／ドライバ（ゲートおよび論理シフト回路９２２により供給される制御信号により制御される）およびバッファ／ドライバ信号に応じる制御ＭＯＳＦＥＴとの合同した動作で、制御トランジスタ、電流ミラー・トランジスタの動作を通して同様に誘導ライタ１６０に供給される。

ライト電流の強度がライタ・ドライバ・ブリッジ１２２内部で設定される図５Ａ、５Ｂの実施形態とは異なり、図７の実施形態ではライト電流の強度（定常状態ライト電流およびオーバシュート・ライト電流の双方）は導線１０２４、１０２５上に供給される電流強度、即ちＩｗｄｃ、Ｉｏｓ基準値により決定される。同様に、図５Ａ、５Ｂの実施形態とは対称的に、ゲート・ドライバ（例えば、１２５６、１２５８）はＶｃｃ、グラウンド、Ｖｅｅに適宜にハードウェアで配線され、それにより駆動されるＭＯＳＦＥＴのハード・ターン・オンまたはターン・オフを保証することに留意されたい。

図８は、図７のライタ・ドライバ・ブリッジ１２００との使用のための、図２の消磁期間１１５中のＩｗｄｃおよびＩｏｓ基準電流値を変更する、回路の一実施形態を示す。図４の実施形態と同様に、ＤＡＣ４０３は、バス２２４上のカウント信号に応じて、フルスケール（通常のライト・モードで用いられる）からゼロ（消磁期間１１５中に）に低下する、出力電流の漸変を生成する。電流の漸変は、バス１３３Ａ、１３３Ｂ上のＩｗｄｃおよびＩｏｓ基準値を同様にそれぞれ受信する、倍増ＤＡＣ１３００、１３０２への基準電流として適用される。その結果、ライタ・ドライバ・ブリッジ１２００へ倍増ＤＡＣ１３００、１３０２から導線１２０４、１２０５を通って配給される基準電流は、消磁期間１１５に初期値からゼロまで減少され、それによりヘッドの消磁を達成する。

図９は本発明の教示に従う、ライタ・ドライバ・ブリッジ１２００との使用のための他の消磁の実施態様を示し、そこでは、倍増ＤＡＣ１３００、１３０２に供給される、ＩｗｄｃおよびＩｏｓ基準電流値のアナログ変調で行われた図８とは異なり、ライト電流の漸減はデジタル的に実行される。図９の実施形態に従えば、ＤＡＣ１３００、１３０２はそれぞれバス１３３Ａ、１３３Ｂを通して基準電流値Ｉｗｄｃ、Ｉｏｓを受信する。消磁期間中の基準値Ｉｗｄｃ、Ｉｏｓの漸減は、それぞれのＤＡＣへのデジタル入力の変調により実行される。漸変がない場合（即ちデータ書込み動作中）は、スイッチ１３４０の位置１３４０Ａから、固定の基準電流Ｉｗｄｃ＜４：０＞およびＩｏｓ＜４：０＞が直接ＤＡＣ１３００、１３０２に送られる。したがって導線１３１０、１３１２上の基準電流は通常のデータ書込み動作に適切な値に設定される。

スイッチ１３４０の消磁位置１３４０Ｂでは、ＤＡＣ１３００、１３０２がそれぞれ漸変設定点論理ブロック１３５０、１３５２から入力信号を受信する。ブロック１３５０は、Ｉｗｄｃ＜４：０＞バス１３３Ａからおよび図４のバス２２４を経由して選択ブロック４２０から入力を受信する。ブロック１３５０は以下の式に従うバス２２４上で受信された減磁強度入力に応じて、Ｉｗｄｃ基準入力を倍増し、正規化する。

ブロック１３５０からの出力信号＝（バス２２４の実際の状態／バス２２４−１で利用可能な状態の数）×（バス１３３Ｂ上の値）
ブロック１３５２は、Ｉｏｓ基準値に対し同様の動作を実行する。ライタ・ドライバ・ブリッジ１３２０への漸変するＩｗｄｃおよびＩｏｓ基準値の供給は、消磁期間中に所望のライト電流の減衰を生じさせる。

他の実施形態では、減磁の漸減の分解能を増すために、ＤＡＣ１３００、１３０２がバス１３３Ａ、１３３Ｂの幅により厳密に必要とされる（５ビット）より高い分解能を持つことが有利である。

ディスク・ドライブの書込みヘッドを消磁するのに有用な、構成とプロセスが記述された。本発明の特定の用途と実施形態の例が図示および議論され、本発明を多様な方法と多様な回路構成で実施する基礎を提供する。発明の範囲内で多数の変形が可能である。記述された１つまたは複数の実施形態に関連する特徴と要素は、全ての実施形態において必要であると考えられるべきではない。本発明は、以下の請求項によってのみ限定される。

本発明の教示が適用可能な、従来技術のディスク・ドライブ記録システムの図である。 本発明の消磁方法および装置に関連する信号波形の図である。 本発明の消磁装置およびディスク・ドライブのヘッドに関連する部品の図である。 図３の消磁装置のいくつかの素子をさらに詳細に示す図である。 本発明の消磁装置の第１実施形態に従って制御される、ディスク・ドライブ・システムのライタ・ドライバ・ブリッジの部品を示す図である。 本発明の消磁装置の第１実施形態に従って制御される、ディスク・ドライブ・システムのライタ・ドライバ・ブリッジの部品を示す図である。 本発明の消磁装置の第２実施形態に従って制御される、ディスク・ドライブ・システムのライタ・ドライバ・ブリッジの部品を示す図である。 本発明の他の実施形態に従う、種々の消磁電流生成方法を示す図である。 本発明の他の実施形態に従う、種々の消磁電流生成方法を示す図である。 本発明の他の実施形態に従う、種々の消磁電流生成方法を示す図である。

Claims (50)

1. パルスを生成する発振器と、
   消磁期間の長さを決定する素子と、
   カウント値に応じて消磁電流を発生する電流源と、を含むディスク・ドライブのヘッドを消磁する装置において、
   該消磁電流は時間と共に減少し、かつ該パルスはヘッドを消磁する消磁電流を変調する、消磁装置。
2. 該消磁期間の長さを決定する該素子は、該パルスに応じて該消磁期間の長さを表すカウント値を生成するシフト・レジスタ・カウンタを含み、各々のパルスの周期は２Ｔであり、該カウント値は複数の一連のパルスから決定され、該複数の一連のパルスの各々の周期はＴである、請求項１に記載の装置。
3. 該シフト・レジスタ・カウンタは複数のマスタ出力端子と複数のスレーブ出力端子とを含み、該複数の一連のパルスは、該複数のマスタ出力端子で生成された周期２Ｔのパルスと、該複数のスレーブ出力端子で生成された周期２Ｔのパルスと、の組合せを含む、請求項２に記載の装置。
4. 該ディスク・ドライブ・ヘッドの消磁を可能にする消磁イネーブル信号をさらに含む、請求項１に記載の装置。
5. 該ヘッドはデータ書込み期間中に供給されるライト電流に応じてディスクにデータを書き込む誘導ライタをさらに含み、該装置はライト電流および消磁電流を生成するライタ・ドライバ・ブリッジをさらに含み、データ書込み期間中は該ライタ・ドライバ・ブリッジはライト・ゲート信号に応じて該誘導ライタにライト電流を供給し、消磁期間中は該ライタ・ドライバ・ブリッジはライト・ゲート・ストレッチ信号に応じて誘導ライタに消磁電流を供給する、請求項１に記載の装置。
6. 該パルスの周波数を表す周波数値に応じる、請求項１に記載の装置。
7. 消磁電流の特性曲線が線形または非線型の特性曲線を含む、請求項１に記載の装置。
8. データ書込み期間中はディスク・ドライブにデータを書き込むライト電流を受信し、消磁期間中はヘッドを消磁する消磁電流を受信するための、誘導ライタと、
   ライト電流および消磁電流を生成するためのライタ・ドライバ・ブリッジと、
   消磁期間の長さに応じ、それに従って該ライタ・ドライバ・ブリッジに供給する制御信号を生成して、該消磁電流を時間と共に減少させるデジタル−アナログ・コンバータと、をさらに含む請求項１に記載の装置。
9. 該制御信号は、該カウント値に応じて該デジタル−アナログ・コンバータで生成される二進の値に応じて生成される、請求項８に記載の装置。
10. 該二進の値は温度計コードまたは二進コードに応じて生成される、請求項９に記載の装置。
11. 該デジタル−アナログ・コンバータは複数の電流重み付け素子を含み、該制御信号は該複数の電流重み付け素子から選択された電流の重み付けに応じる、請求項８に記載の装置。
12. 該複数の電流重み付け素子は不均等に目盛られた電流重み付けを含む、請求項１１に記載の装置。
13. 該電流重み付け素子は、ライタ・ドライバ・ブリッジ内の非線形電流効果を最少にするように、複数の電流重み付け素子から選択される、請求項１１に記載の装置。
14. 該ライタ・ドライバ・ブリッジは相補型金属酸化物半導体電界効果トランジスタ回路を含むか、またはバイポーラ接続トランジスタ相補型金属酸化物半導体電界効果トランジスタ回路を含む、請求項８に記載の装置。
15. 該ライタ・ドライバ・ブリッジは消磁電流を生成する複数の電界効果トランジスタを含み、該制御信号は消磁電流を生成するために、該複数の電界効果トランジスタを制御するゲート駆動信号を含む、請求項８に記載の装置。
16. 該消磁電流は、定常状態消磁電流とオーバシュート消磁電流を含み、該制御信号は定常状態消磁電流およびオーバシュート消磁電流を生成するために該複数の電界効果トランジスタをゲートする、請求項１５に記載の装置。
17. 該制御信号は消磁期間中に定常状態消磁電流を基準値から実質的にゼロに減少させるための該複数の電界効果トランジスタのうち第１の電界効果トランジスタをゲートし、該制御信号は消磁期間中にオーバシュート消磁電流を減少させるための該複数の電界効果トランジスタの第２の電界効果トランジスタをゲートする、請求項１６に記載の装置。
18. 該複数の電界効果トランジスタの各々の抵抗が、該制御信号に応じて、消磁期間中に定常状態消磁電流およびオーバシュート消磁電流を減少させる、請求項１６に記載の装置。
19. 該制御信号は消磁期間中は時間と共に消磁電流を減少させるように、データ書込み期間中はライト電流を実質的に定常値に維持させるように、該複数の電界効果トランジスタを制御する、請求項１５に記載の装置。
20. 該ゲート駆動信号は電圧Ｖｇｓを有する、請求項１５に記載の装置。
21. 該発振器、該素子および該電流源は、該ディスク・ドライブ・ヘッドをさらに含むディスク・ドライブ・システムのプリアンプに配置されている、請求項１に記載の装置。
22. 該ディスク・ドライブ・ヘッドはディスク・ドライブに書き込むデータ・パルスを受信し、該データ・パルスは該発振器により生成されるパルスと同期している、請求項１に記載の装置。
23. データ書込み期間を定義するライト・ゲート信号を生成し、かつライト・ゲート信号に応じてライト・ゲート・ストレッチ信号を生成する部品をさらに含み、該ディスク・ドライブ・ヘッドはデータ書込み期間中にディスクにデータを書き込み、該ライト・ゲート・ストレッチ信号はデータ書込み期間を超えて延伸する消磁期間を描写し、該発振器により生成されるパルスは消磁期間中はディスク・ドライブ・ヘッドに供給される、請求項２２に記載の装置。
24. 該部品はデータ書込み期間と消磁期間の間に遅延期間を挿入する、請求項２３に記載の装置。
25. 該消磁期間の長さを決定する該素子は、パルスに応じて消磁期間の長さを表すカウント値を生成する、シフト・レジスタ・カウンタを含み、該カウント値は、第１の周波数を有する一連のパルスから派生し、かつ該発振器により生成されるパルスは第２の周波数を有し、さらに該第１の周波数は該第２の周波数の倍数である、請求項１に記載の装置。
26. 該倍数が２を含む、請求項２５に記載の装置。
27. 該パルスは正のピーク値と負のピーク値の間を延伸し、正のピークの強度は実質的に負のピークの強度と等しく、かつ消磁電流が減少するにつれて、正のピーク値と負のピーク値は時間と共にゼロに近づく、請求項１に記載の装置。
28. 消磁電流がヘッドに供給されている時は、パルスの持続時間を表す信号および消磁電流を変調する多数のパルスを受信する、請求項１に記載の装置。
29. 該消磁電流がヘッドに供給される時のみ、該発振器はオンである、請求項１に記載の装置。
30. 予め定められた制御信号の特性曲線に応じて、制御信号を生成する部品をさらに含み、該制御信号は該消磁電流が時間と共に減少するようにさせる電流源を制御する、請求項１に記載の装置。
31. 該制御信号の特性曲線が、時間と共に線形または非線形で減少する特性曲線を含む、請求項３０に記載の装置。
32. 該部品は、温度計コードに従って制御信号を生成する、デジタル−アナログ・コンバータを含む、請求項３０に記載の装置。
33. 該消磁電流は正のパルス・ピークまたは負のパルス・ピークのどちらかを有する複数のパルスを含み、消磁電流が時間と共に減少するにつれて、正のパルスのピークと負のパルスのピークは時間と共にゼロに近づく、請求項１に記載の装置。
34. 該消磁電流の強度は複数の電流源のうち選択された電流源に従って決定され、かつ該電流源は消磁電流が時間と共に減少するように選択される、請求項１に記載の装置。
35. 周期２Ｔを有するクロック・パルスを生成する発振器と、
    該パルスを受信して、それに応じて複数のマスタ出力端子と複数のスレーブ出力端子にカウント値を生成するカウンタであって、該カウンタがクロック・パルスをカウントするにつれて最終カウント値に到達するまでカウント値が周期Ｔで変化するカウンタと、
    クロック・パルスおよびデータ・パルスに応じて、消磁期間中にクロック・パルスによって変調されかつデータ書込み中にデータ・パルスによって変調されたライト・データ信号を生成するマルチプレクサと、
    消磁期間中は時間と共に変化する制御信号を生成する、該最終カウントに応じるデジタル−アナログ・コンバータであって、データ書込み期間中は実質的に一定に維持されるデジタル−アナログ・コンバータと、
    各々が該制御信号に応じた動作状態を有する複数の定常状態電流トランジスタであって、各々が同様に複数の電流ミラーのうち１つの電流ミラーを制御し、各々の電流ミラーが該書込みヘッドに異なる電流を供給するための異なるエリア比を持ち、データ書込み期間中は該複数の定常状態電流トランジスタのある１つを制御信号に応じて関連する電流ミラーから書込みヘッドに供給され、該記録媒体に第１の極性のビットを第１の方向に書き込ませ、データ書込み期間中は該複数の定常状態電流トランジスタのうち他のトランジスタを該制御信号に応じて関連する電流ミラーから書込みヘッドに供給され、該記録媒体に第２の極性のビットを第２の方向に書き込ませ、データ書込み期間中は該複数の定常状態制御トランジスタの動作状態を実質的にオンまたは実質的にオフのどちらかにし、消磁期間中は該複数の定常状態電流トランジスタの動作状態を制御信号により制御されるように変化させる、複数の定常状態電流トランジスタと、
    該制御信号に応じて各々が動作状態を有する複数のオーバシュート電流トランジスタであって、データ書込み期間中は該複数のオーバシュート電流トランジスタのうちあるトランジスタが第１の方向に該書込みヘッドに電流を供給するように制御され、データ書込み期間中は該複数のオーバシュート電流トランジスタのうち他のトランジスタが制御されて第２の方向に該書込みヘッドに電流を供給するオーバシュート電流トランジスタとを含み、
    消磁期間中は該オーバシュート電流トランジスタの動作状態が該制御信号により制御されると変化する、記録媒体にデータ・ビットを書き込むディスク・ドライブの書込みヘッド。
36. 該クロック・パルスと該データ・パルスが同期している、請求項３５に記載のディスク・ドライブ。
37. 該制御信号は、該複数の定常状態電流トランジスタおよび該複数のオーバシュート電流トランジスタを制御する、ゲート駆動信号を含む、請求項３５に記載のディスク・ドライブ。
38. 該制御信号は温度計コードに応じて、時間と共に変化する、請求項３５に記載のディスク・ドライブ。
39. さらに複数のバッファ／ドライバを含み、該複数のバッファ／ドライバの各々が定常状態電流基準値に応じた入力信号、またはオーバシュート電流基準値に応じた入力信号により、第１または第２の状態を有する出力信号を生成するように制御され、該第１の状態の該出力信号の強度は該制御信号により決定され、
    該複数のバッファ／ドライバの各々からの出力信号は、該複数の定常状態電流トランジスタのうち１つのトランジスタの、または該複数のオーバシュート電流トランジスタのうち１つのトランジスタの動作状態を制御する、請求項３５に記載のディスク・ドライブ。
40. 該発振器がクロック・パルスの周波数または周期を表す信号に応じて、クロック・パルスを生成する、請求項３５に記載の装置。
41. パルスを生成する発振器と、
    該パルスに応じてカウント値を生成するレジスタと、
    該カウント値に応じて、時間と共に変化する値を有する、制御信号を生成するデジタル−アナログ・コンバータと、
    該制御信号に応じて消磁電流を生成する電流源であって、該消磁電流は該制御信号に応じて時間と共に減少する電流源と、を含み
    該パルスが該ヘッドを消磁する消磁電流を変調する、複数のディスク・ドライブ・ヘッドを消磁する装置。
42. 該複数のディスク・ドライブ・ヘッドの数と等しい、複数のデジタル−アナログ・コンバータをさらに含む、請求項４１に記載の装置。
43. 記録システムに書き込まれるべきデータに応じて、データ・パルスを生成し、ヘッドを消磁する合成パルスを生成する発振器と、
    該合成パルスに応じてカウント値を生成するレジスタと、
    該カウント値に応じて消磁電流を生成する電流源であって、該消磁電流が時間と共に減少する電流源と、
    該合成パルスはヘッドを消磁する消磁電流を変調する、データ記録システムのディスク・ドライブ・ヘッドを消磁する装置。
44. 該データ・パルスと合成パルスは同期している、請求項４３に記載の装置。
45. 磁気記録システムにデータ・ビットを書き込むためのデータ・パルスに同期した消磁パルスを生成する工程と、
    消磁期間の長さを表すデジタル値を制御信号に変換する工程と、
    該制御信号に応じて時間と共に減少する消磁電流を生成する工程と、
    消磁パルスにより消磁電流を変調する工程と、
    書込みヘッドを消磁するために、書込みヘッドへ変調された消磁電流を供給する工程とを含む、磁気データ記録システムの、書込みヘッドを消磁する方法。
46. 該消磁パルスを生成する工程が、
    消磁期間の長さを表すカウントが満たされるまで消磁パルスをカウントすることをさらに含む、請求項４５に記載の方法。
47. 該デジタル値を制御信号に変換する工程が、消磁期間の長さを表す該カウントをアナログ制御信号に変換することである、請求項４６に記載の方法。
48. 該制御信号が書込みヘッドに消磁電流を供給する、複数のトランジスタの動作条件を制御する、請求項４５に記載の方法。
49. 該動作条件が、書込みヘッドに供給される消磁電流の強度を制御するために、該複数のトランジスタの各々がオンになる度合いを含む、請求項４８に記載の方法。
50. 該複数のトランジスタの各々１つが該書込みヘッドに異なる電流強度を供給し、該制御信号に応じて、該複数のトランジスタのうちの１つのトランジスタが書込みヘッドに消磁電流を提供するために選択され、時間につれて該複数のトランジスタのうち別のトランジスタが消磁電流を時間と共に減少させるために選択される、請求項４８に記載の方法。
    

Images