KR100458753B1

KR100458753B1 - 기록전류안정화회로

Info

Publication number: KR100458753B1
Application number: KR1019960062089A
Authority: KR
Inventors: 방호열
Original assignee: 삼성전자주식회사
Priority date: 1996-12-05
Filing date: 1996-12-05
Publication date: 2005-04-13
Also published as: KR19980044068A

Abstract

가. 청구범위에 기재된 발명이 속한 기술분야:디스크 구동 기록장치의 기록전류 안정화회로에 관한 것이다.

나. 발명이 해결하려고 하는 기술적 과제:박막헤드를 구비하는 디스크 구동 기록장치에 있어서 기록전류 차단시 전류량의 급격한 변화를 점진적으로 감소시킴으로서 위글노이즈의 발생을 억제할 수 있는 기록전류 안정화 회로를 제공함에 있다.

다. 그 발명의 해결방법의 요지:박막헤드를 통해 재생된 서보정보를 디코딩하기 위한 서보 디코더와, 상기 서보 디코더에서 디코딩된 서보 어드레스 마크에 동기되어 다음 서보섹터의 이전에서 인에이블되는 인터럽트신호를 생성출력하는 인터럽트 생성기와, 상기 서보 어드레스 마크에 동기되어 해당 서보섹터의 종단에서 서보섹터 종료펄스를 생성출력하는 서보섹터 종료펄스 생성기와, 기 설정된 복수개의 기록전류제어값을 로딩시키기 위한 제어수단과, 자기 디스크상에 데이타 기록시 기록전류제어단자의 전류량에 대응하는 값의 기록전류를 기록데이타에 따라 박막헤드에 인가하는 전치증폭기를 구비하는 디스크 구동 기록장치의 기록전류 안정화회로에 있어서, 상기 박막헤드에 인가하는 기록전류값을 결정하기 위해 기 설정된 복수개의 기록전류제어값에 대응되는 듀티를 가지는 펄스폭변조신호를 발생하여 출력하는 펄스 발생부와, 상기 펄스폭변조신호의 듀티에 대응되게 상기 기록전류제어단자의 전류량을 조정하는 기록전류 조정부를 구비함을 특징으로 한다.

Description

기록전류 안정화회로

본 발명은 박막헤드를 구비하는 디스크 구동 기록장치의 위글 노이즈(wiggle noise) 제거에 관한 것으로, 특히 기록전류차단 직후의 전류값을 점진적으로 감소시켜 위글 노이즈를 제거하기 위한 기록전류 안정화회로에 관한 것이다.

하드 디스크 드라이브(Hard Disk Drive), 플로피 디스크 드라이브(Floppy Disk Drive)등과 같은 디스크 구동 기록장치는 오늘날 컴퓨터시스템의 보조기억장치로서 널리 사용되고 있다. 그중에서도 특히 하드 디스크 드라이브는 대량의 데이타를 안정되게 저장할 수 있을 뿐만아니라 고속으로 데이타를 액세스(access)할 수 있다는 장점을 가지고 있다. 현재 하드 디스크 드라이브에 있어서는 데이타 저장용량을 극대화시키기 위해 자기기록매체인 디스크의 트랙밀도(TPI)를 증가시켜 가고 있으며 그에따라 헤드도 점차 고정밀화 되어 가고 있는 추세이다. 현재 고정밀화된 헤드로서 가장 널리 사용되고 있는 헤드는 반도체기술을 이용하여 코아(core)를 형성시킨 박막헤드(Thin-Film)이다. 박막헤드를 사용할 경우 데이타 기록밀도를 증가시킬 수 있으나 헤드 폴(pole)의 특성과 관련되는 여러가지 새로운 문제에 직면하게 된다.

이와같이 헤드 폴의 특성과 관련되는 문제점들중에 대표적인 것이 위글 노이즈이다. 이는 하드 디스크 드라이브가 기록상태에서 독출상태로 천이(transient)할 경우 발생하는 노이즈를 말한다. 이하 도1a 및 도1b를 참조하여 상기 위글 노이즈의 발생과정을 상세히 설명하면 다음과 같다.

도 1a는 박막헤드에 기록전류를 인가하는 경우의 자기 극성 배열상태를 보인 것이고, 도 1b는 인가중인 기록전류 차단후의 자기극성 배열상태를 보인 것이다. 한편 도 1a 및 도 1b에서 참조부호 2는 헤드의 코일을 나타내고, 4a,4b는 폴을 나타내며 6은 디스크상의 자기층을 나타낸다. 우선 데이타 기록상태일 경우 기록데이타에 따른 전류가 헤드의 코일(2)에 인가됨으로서 폴(4a,4b)의 자기극성들이 도 1a와 같이 일정한 방향으로 배열된다. 이에따라 자장이 발생되고 발생된 자장에 의해 기록매체인 디스크(6)상의 자기층이 자화됨으로써 데이타가 기록되게 된다. 이러한 기록과정은 기록데이타를 모두 기록한후 기록전류를 차단함으로서 종료된다. 이와같이 기록전류가 차단되면, 그 순간부터 폴(4a,4b)의 구성물질의 배열상태는 엔트로피(entropy)의 증가에 따라 데이타 기록시와 달리 도 1b와 같이 흐트러지게 됨으로서 자장의 변화가 발생한다. 이러한 자장의 변화는 헤드의 코일(2)에 유기되어 전류로서 나타나며 이러한 전류성분을 도메인 피닝(DOMAIN PINNING)현상에 의한 위글 노이즈라 한다. 상기 도메인 피닝현상이란 불균형한 자화로 인한 헤드의 준안정상태(metastable state)를 나타내는 것으로 이 상태에서는 헤드가 불안정상태에 있기 때문에 안정된 데이타 재생동작을 기대할 수 없는 문제점이 있었다. 이러한 문제점을 해결하기 위한 종래기술을 도 2를 참조하여 설명하면 다음과 같다.

도 2는 소정 트랙에 대한 섹터 포맷도 및 데이타 기록시 발생된 위글 노이즈를 제거하기 위한 종래 게이트(서보게이트 SG, 라이트게이트 WG) 타이밍도를 도시한 것이다. 도 2에서 만약 데이타섹터 A와 B에 연속적인 데이타 기록을 수행한후 기록전류를 차단하면 상술한 도메인 피닝현상에 의해 서보섹터B에서 데이타 재생에러가 발생한다. 이를 해결하기 위해 종래 하드 디스크 드라이브에서는 도 2에 도시된 바와 같이 특정 데이타섹터의 후위에 존재하는 PAD영역(혹은 스페어섹터)에 더미 라이트(dummy write)함으로서 위글노이즈를 제거하였다. 그러나 이러한 위글 노이즈 제거기법은 소프트웨어적인 프로그램에 의해 수행됨으로서 드라이브 제어수단에 과다한 오버로드(overload)로 작용되는 문제점이 있었다.

따라서 본 발명의 목적은 박막헤드를 구비하는 디스크 구동 기록장치에 있어서 기록전류 차단시 전류량의 급격한 변화를 점진적으로 감소시킴으로서 위글노이즈의 발생을 억제할 수 있는 기록전류 안정화회로를 제공함에 있다.

상기 목적을 달성하기 위한 본 발명은 박막헤드를 통해 재생된 서보정보를 디코딩하기 위한 서보 디코더와, 상기 서보 디코더에서 디코딩된 서보 어드레스 마크에 동기되어 다음 서보섹터의 이전에서 인에이블되는 인터럽트신호를 생성출력하는 인터럽트 생성기와, 상기 서보 어드레스 마크에 동기되어 해당 서보섹터의 종단에서 서보섹터 종료펄스를 생성출력하는 서보섹터 종료펄스 생성기와, 자기 디스크상에 데이타 기록시 기록전류제어단자의 전류량에 대응하는 값의 기록전류를 기록데이터에 따라 박막헤드에 인가하는 전치증폭기를 구비하는 디스크 구동 기록장치의 장치의 기록전류 안정화장치에 있어서,

복수개의 레지스터에 기 설정된 기록 전류값을 선택하고 이에 대응되는 듀티비를 가지는 펄스폭 변조신호를 발생하여 출력하는 펄스 발생부와,

상기 펄스폭변조신호의 듀티비에 따라 턴-온 및 턴-오프 동작하여 상기 기록전류제어단자의 전류량을 조정하는 기록전류 조정부와,

상기 레지스터에 복수 개의 기록 전류 제어값을 로딩시키는 제어부를 구비하여 구성됨을 특징으로 한다.

이하 첨부한 도면을 참조하여 본 발명의 일 실시예에 따른 동작을 상세히 설명하기로 한다.

도 3은 본 발명의 일 실시예에 따른 기록전류 안정화 회로의 상세회로도를 도시한 것이다. 도 3에서 HDA(Head Disk Assembly)(10)는 기록매체로 사용되는 디스크와 상기 디스크상에 호스트컴퓨터로부터 수신되는 데이타를 자기형태로 기록 및 재생하기 위한 헤드로 구성되며 서보구동부(28)에 의해 구동한다. 한편 하기 설명에서 상기 HDA(10)는 헤드를 디스크상의 원주방향으로 수평이동시키는 액츄에이터를 포함하는 것으로 가정한다. HDA(10)와 리드/라이트 채널회로(14)사이에 연결된 전치증폭기(12)는 데이타 재생모드시 헤드에 의해 픽업된 신호를 전치증폭하고 데이타 기록모드시에는 헤드를 구동시켜 리드/라이트 채널회로(14)로부터 인가되는 부호화된 기록데이타를 디스크상에 기록한다. 이때 전치증폭기(12)는 외부에서 기록전류를 제어하기 위해 마련된 기록전류제어단자 C를 가진다. 그리고 상기 기록전류제어단자 C는 기록전류량을 제어하기 위해 저항(R1,R2), 커패시터 C1 및 FET로 구성되는 기록전류 조정부(50)에 연결된다. 상기 기록전류 조정부(50)의 저항 R1 및 커패시터 C1은 일단이 각각 접지되어 있으며 나머지 일단이 상기 기록전류제어단자 C에 접속된다. 그리고 상기 기록전류제어단자 C와 커패시터 C1의 접속점에는 저항 R2가 접속되고 저항 R2의 나머지 일단은 소오스가 접지된 FET의 드레인과 접속된다.

한편 리드/라이트 채널회로(Read/Write Channel Circuit)(14)는 전치증폭기(12)를 통해 입력된 신호를 파형정형하여 디지탈 서보 시그널(통상 인코디드 리드데이타라함)로 출력한다. 그리고 서보 디코더(16)는 상기 리드/라이트 채널회로(14)로부터 입력되는 디지탈 서보 시그널들을 디코딩하여 출력하며, 인터럽트 생성기(18)는 디코딩된 서보 어드레스 마크에 동기되어 다음 서보섹터의 이전에서 인에이블되는 인터럽트신호를 생성하여 J-K플립플롭(22)의 J입력단으로 출력한다. 한편 서보섹터 종료펄스 생성기(20)는 상기 서보 어드레스 마크에 동기되어 해당 서보섹터의 종단에서 서보섹터 종료펄스를 생성하여 상기 J-K플립플롭(22)의 K입력단으로 출력한다. 즉 J-K플립플롭(22)은 인터럽트 생성기(18)와 서보섹터 종료펄스 생성기(20)로부터 각각 입력되는 인터럽트신호와 서보섹터 종료펄스에 의해 도 4에 도시된 바와 같은 타이밍의 SEL신호를 생성한다.

펄스 발생부(60)는 상기 기록전류 조정부(50)와 CPU(24) 사이에 접속되어 상기 기록전류 조정부(50)의 FET를 턴-온 및 턴-오프시키기 위한 PWM신호를 생성하여 출력한다. 이하 상기 펄스 발생부(60)의 상세구성을 설명하면, 우선 CPU(24)는 서보구동부(28)를 구동제어하기 위한 서보제어신호(Servo Control Signal:SCS)를 생성하여 출력하며 본 발명의 일실시예에 따른 복수개의 기설정된 기록전류제어값을 상기 펄스 발생부(60)의 레지스터A,B(26,28)에 각각 로딩시킨다. 그리고 상기 레지스터 A,B(26,28)의 출력단 각각은 MUX(30)의 입력단 A,B에 접속된다. 이때 상기 MUX(30)는 J-K플립플롭(22)으로부터 출력되는 SEL신호의 "하이" 구간에서 레지스터B(28)에 로딩된 기록전류제어값을 Y단자를 통해 출력한다. 그리고 상기 MUX(30)의 출력값은 비교기(32)의 A단자로 입력되어 카운터(34)에서 카운팅된 시스템클럭 CLK와 비교된다. 시스템클럭 CLK를 카운팅출력하는 카운터(34)는 드라이브 파워 -온 직후 지속적으로 시스템클럭 CLK를 카운팅 출력한다. 비교기(32)는 상기 카운터(34)의 카운팅값과 MUX(30)의 출력값이 동일할때 "하이"레벨의 신호를 D플립플롭(38)으로 출력하여 J-K플립플롭(40)을 리셋시킨다. 한편 상기 카운터(34)의 출력단 Q는 노아게이트(36)의 8입력단과 접속되고 상기 노아게이트(36)의 출력단은 J-K플립플롭(40)의 J입력단과 연결되어진다.

도 4는 본 발명의 일 실시예에 따른 기록전류 안정화 회로의 동작타이밍도를 도시한 것이다. 도 4에서는 본 발명의 일실시예에 따른 기록전류 안정화 회로의 동작을 설명하기 위해 두개의 서보섹터A,B와 세개의 데이타섹터로 구성되는 섹터포맷도를 도시하였다. 그리고 SG는 서보섹터A,B에 기록된 서보정보를 리드하기 위해 인에이블되는 서보 게이트(Servo Gate)신호의 타이밍도를 도시한 것이며, WG는 상기 세개의 데이타섹터상에 데이타를 기록하기 위해 인에이블되는 라이트 게이트(Write Gate)신호의 타이밍도를 도시한 것이다. 이하 도 3 및 도 4를 참조하여 본 발명의 일실시예에 따른 기록전류 안정화 회로의 동작을 설명하면 다음과 같다.

우선 본 발명의 일실시예에 따른 기록전류 안정화 회로의 동작설명에 앞서 데이타섹터상에 데이타를 기록하기 위해 필요한 기록전류제어값을 12[mA], 기록전류 차단후 위글노이즈의 발생을 억제시키기 위해 필요한 기록전류제어값을 2[mA]라고 가정하면, 드라이브 초기화시 상기 12[mA]와 2[mA]의 기록전류제어값은 각각 CPU(24)로부터 레지스터A,B(26,28)로 로딩된다. 이후 도 4에 도시된 서보섹터A와 서보섹터B 사이에 존재하는 데이타섹터상에 소정 데이타를 기록하라는 명령이 호스트컴퓨터로부터 수신되면, CPU(24)는 서보구동부(28)를 제어하여 헤드를 목표트랙상에 위치시킨다. 이후 목표트랙상에 존재하는 서보정보를 리드하기 위한 SG신호가 도 4에 도시된 바와 같이 인에이블된다. 따라서 상기 SG신호의 인에이블구간에서 재생된 서보정보는 서보디코더(16)에서 디코딩되어 각종 서보제어관련신호들을 발생시킨다. 즉 인터럽트 생성기(18)와 서보섹터 종료펄스 생성기(20)는 각각 도 4에 도시된 바와 같은 타이밍의 인터럽트 신호와 서보섹터 종료펄스를 생성출력한다. 이에따라 J-K플립플롭(22)은 인터럽트 생성기(18)와 서보섹터 종료펄스 생성기(20)의 출력에 의해 서보섹터 B구간에서 "하이"상태인 SEL신호를 생성하여 MUX(30)로 출력한다. MUX(30)는 상기 SEL신호의 "로우"구간에서 레지스터 A(26)에 로딩된 값을 비교기(32)로 출력하고 "하이" 구간에서 레지스터 B(28)에 로딩된 값을 비교기(32)로 출력한다.

한편 카운터(34)는 드라이브의 파워-온 직후 시스템클럭을 지속적으로 카운팅 시작함으로서 초기값이 모두 "0" 일때에만 J-K플립플롭(40)의 출력신호 Q는 "1"로 세트된다. 이후 SEL신호가 세트되기 직전까지 J-K플립플롭(40)은 도 4에 도시된 바와 같은 듀티의 PWM펄스 Q를 발생시킨다. 만약 서보섹터B에서 세트된 SEL신호에 의해 레지스터B(28)에 로딩된 값이 비교기(32)로 입력되어지면, 상기 비교기(32)는 시스템클럭 CLK의 카운팅값과 MUX(30)의 출력값이 동일할 경우 "하이" 상태의 신호를 출력함으로서 J-K플립플롭(40)은 리셋된다. 그리고 SEL신호가 세트된 상태에서 J-K플립플롭(40)은 도 4에 도시된 바와 같은 짧은 듀티의 PWM펄스 Q를 생성하여 FET로 출력한다. 따라서 서보섹터B 이전의 데이타섹터에 소정 데이타를 다 기록한후 기록전류를 차단하는 경우에 FET의 턴-온 및 턴-오프 동작에 의해 전치증폭기(12)로 입력되는 기록전류의 값은 도 4에 도시된 A부분에서와 같이 점진적으로 감소하게 된다. 그 결과 헤드의 자화배열상태는 안정상태를 유지할 수 있게 되어 위글노이즈의 발생을 억제할 수 있게 된다.

상술한 바와 같이 본 발명은 데이타 기록완료후 기록전류값을 점진적으로 감소시킴으로서 기록전류 차단 직후 재생모드에서 발생될 수 있는 위글노이즈의 발생을 억제할 수 있는 잇점이 있다.

도 1a 및 도 1b는 기록전류 차단 전,후에 폴(pole)의 자기극성 배열상태 변화를 보인 헤드 코어의 일부 단면도.

도 2는 소정 트랙에 대한 섹터 포맷도 및 데이타 라이트시 발생된 위글 노이즈를 제거하기 위한 종래 게이트 타이밍도.

도 3은 본 발명의 일 실시예에 따른 기록전류 안정화회로의 상세회로도.

도 4는 본 발명의 일 실시예에 따른 기록전류 안정화회로의 동작타이밍도.

Claims

박막헤드를 통해 재생된 서보정보를 디코딩하기 위한 서보 디코더와, 상기 서보 디코더에서 디코딩된 서보 어드레스 마크에 동기되어 다음 서보섹터의 이전에서 인에이블되는 인터럽트신호를 생성출력하는 인터럽트 생성기와, 상기 서보 어드레스 마크에 동기되어 해당 서보섹터의 종단에서 서보섹터 종료펄스를 생성출력하는 서보섹터 종료펄스 생성기와, 자기 디스크상에 데이타 기록시 기록전류제어단자의 전류량에 대응하는 값의 기록전류를 기록데이타에 따라 박막헤드에 인가하는 전치증폭기를 구비하는 디스크 구동 기록장치의 기록전류 안정화회로에 있어서,

상기 기록 전류의 전류량을 조절하도록 미리 설정된 복수 개의 기록 전류 제어값이 저장된 적어도 하나의 레지스터를 구비하고 상기 인터럽트 신호와 상기 서보섹터 종료펄스 신호를 근거로 상기 기록 전류 제어값 중 하나를 선택하고 이에 대응하는 소정 듀티비를 갖는 펄스폭 변조신호를 출력하는 펄스 발생부와,

상기 펄스폭 변조신호의 듀티비에 따라 턴-온 및 턴-오프되어 상기 기록 전류 제어단자로 인가되는 상기 기록 전류의 전류량을 조절하는 기록전류 조정부와,

상기 레지스터에 상기 기록 전류의 제어값을 로딩시는 제어부를 구비하여 구성됨을 특징으로 하는 기록 전류 안정화 장치.
제1항에 있어서, 상기 펄스 발생부는;

시스템클럭을 카운팅출력하는 카운터와,

상기 카운터의 출력값을 노아게이팅하여 출력하는 노아게이트와,

상기 인터럽트 생성기 및 서보섹터 종료펄스 생성기의 출력단과 각각 J,K 입력단이 접속되어 상기 복수개의 기설정된 기록전류제어값중 하나를 선택출력하기 위한 선택신호를 발생하여 출력하는 제1플립플롭과,

상기 선택신호에 따라 사기 레지스터들에 로딩된 기록 전류 제어값을 출력하는 펄티플레서와,

상기 멀티플렉서로부터 입력되는 기록 전류 제어값을 상기 카운터의 출력값과 비교하는 비교기와,

상기 기록 전류 제어값과 카운터 출력값이 동일할 경우 상기 비교기의 출력을 래치 출력하는 D플립플롭과,

상기 노아게이트와 D플립플롭의 출력단과 각각 J,K 입력단이 접속되어 상기 기록 전류 제어값에 대응되는 듀티비를 갖는 펄스폭 변조신호를 발생하여 출력하는 제2 플립플롭으로 구비하여 구성됨을 특징으로 하는 기록전류 안정화장치.
제1항에 있어서, 상기 기록전류 조정부는;

상기 기록전류제어단자와 접지 사이에 접속되는 제1저항과,

상기 제1저항과 병렬접속되는 제2저항 및 커패시터와,

상기 펄스폭 변조신호를 입력하는 제어단자를 구비하여 구성됨을 특징으로

하는 기록전류 안정화장치.