JPH0361241B2 - - Google Patents
Info
- Publication number
- JPH0361241B2 JPH0361241B2 JP21091582A JP21091582A JPH0361241B2 JP H0361241 B2 JPH0361241 B2 JP H0361241B2 JP 21091582 A JP21091582 A JP 21091582A JP 21091582 A JP21091582 A JP 21091582A JP H0361241 B2 JPH0361241 B2 JP H0361241B2
- Authority
- JP
- Japan
- Prior art keywords
- head
- data
- current
- pulse
- heads
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired
Links
- 238000010586 diagram Methods 0.000 description 7
- 230000005415 magnetization Effects 0.000 description 5
- 230000000295 complement effect Effects 0.000 description 4
- 230000001360 synchronised effect Effects 0.000 description 2
- 238000001514 detection method Methods 0.000 description 1
- 230000000694 effects Effects 0.000 description 1
- 238000005516 engineering process Methods 0.000 description 1
- 238000000034 method Methods 0.000 description 1
- 230000005236 sound signal Effects 0.000 description 1
- 230000000087 stabilizing effect Effects 0.000 description 1
Classifications
-
- G—PHYSICS
- G11—INFORMATION STORAGE
- G11B—INFORMATION STORAGE BASED ON RELATIVE MOVEMENT BETWEEN RECORD CARRIER AND TRANSDUCER
- G11B5/00—Recording by magnetisation or demagnetisation of a record carrier; Reproducing by magnetic means; Record carriers therefor
- G11B5/02—Recording, reproducing, or erasing methods; Read, write or erase circuits therefor
- G11B5/09—Digital recording
Landscapes
- Digital Magnetic Recording (AREA)
Description
【発明の詳細な説明】
産業上の利用分野
本発明は磁気記録媒体のマルチトラツクにパル
ストレイン記録により記録を行うようにした磁気
記録回路に関する。
ストレイン記録により記録を行うようにした磁気
記録回路に関する。
背景技術とその問題点
デイジタル磁気記録を行う場合、通常は第１図
Ａに示すような矩形波の交番電流をヘツドに流す
ことにより、磁気テープ上に同図Ｂに示すような
残留磁化パターンを記録するようにしている。こ
れに対して上記矩形波電流に代えて第１図Ｃに示
すように、点線で示す包絡線が上記矩形波と等し
くなるような正負のパルス列電流をヘツドに流す
ことによつても、パルス間隔を適当に選べば同図
Ｂに略等しい形の残留磁化パターンが得られるこ
とが知られている。この方法はパルストレイン記
録と呼ばれ、クロストークの軽減、消費電力の低
減等の利点を有している。
Ａに示すような矩形波の交番電流をヘツドに流す
ことにより、磁気テープ上に同図Ｂに示すような
残留磁化パターンを記録するようにしている。こ
れに対して上記矩形波電流に代えて第１図Ｃに示
すように、点線で示す包絡線が上記矩形波と等し
くなるような正負のパルス列電流をヘツドに流す
ことによつても、パルス間隔を適当に選べば同図
Ｂに略等しい形の残留磁化パターンが得られるこ
とが知られている。この方法はパルストレイン記
録と呼ばれ、クロストークの軽減、消費電力の低
減等の利点を有している。
磁気テープ上のマルチトラツクにデイジタル記
録を行う場合、第１図Ａの通常の矩形波記録を行
うと、各チヤンネルに流れる電流は連続的となる
ので、駆動回路が複雑となり、また消費電力も増
大する。パルストレイン記録を行う場合も、各チ
ヤンネル毎にデイジタルデータでオン・オフされ
る電流源と駆動回路とが必要になり、やはり複雑
な回路構成となる。特に近年開発が進められてい
るデイジタルオーデイオ信号を記録するようにし
たテープレコーダの場合は、例えば16ビツトのデ
ータを16トラツクに記録するため、回路規模が非
常に大きくなり実現が極めて困難である。
録を行う場合、第１図Ａの通常の矩形波記録を行
うと、各チヤンネルに流れる電流は連続的となる
ので、駆動回路が複雑となり、また消費電力も増
大する。パルストレイン記録を行う場合も、各チ
ヤンネル毎にデイジタルデータでオン・オフされ
る電流源と駆動回路とが必要になり、やはり複雑
な回路構成となる。特に近年開発が進められてい
るデイジタルオーデイオ信号を記録するようにし
たテープレコーダの場合は、例えば16ビツトのデ
ータを16トラツクに記録するため、回路規模が非
常に大きくなり実現が極めて困難である。
発明の目的
本発明は上記の問題に鑑み、簡単な回路構成で
１チツプIC化の可能なパルストレイン記録を行
う磁気記録回路を提供するものである。
１チツプIC化の可能なパルストレイン記録を行
う磁気記録回路を提供するものである。
発明の概要
本発明は複数のヘツドの一端を共通の基準電位
に接続すると共に上記基準電位に対して正の電源
と負の電源とを設け、この正の電源と負の電源と
の間に、上記複数のヘツドの各一端が接続され且
つ対応するヘツドに両方向の電流を流すように構
成された複数のスイツチ回路を並列に接続して成
り、各ヘツドに加えるデータが順次に配列された
シリアルデータに応じて上記複数個のスイツチ回
路を順次に制御することにより、各ヘツドに上記
データに応じた方向の電流を順次に所定期間流す
ようにしたことを特徴とする磁気記録回路であ
る。
に接続すると共に上記基準電位に対して正の電源
と負の電源とを設け、この正の電源と負の電源と
の間に、上記複数のヘツドの各一端が接続され且
つ対応するヘツドに両方向の電流を流すように構
成された複数のスイツチ回路を並列に接続して成
り、各ヘツドに加えるデータが順次に配列された
シリアルデータに応じて上記複数個のスイツチ回
路を順次に制御することにより、各ヘツドに上記
データに応じた方向の電流を順次に所定期間流す
ようにしたことを特徴とする磁気記録回路であ
る。
実施例
第２図に本発明の原理を示す。
図において、電源電圧＋V1と−V2との間にス
イツチSA1とSB1，SA2とSB2……SAoとSBoの直列回
路がｎ個接続され、各直列回路の接続中点が電流
制限抵抗Ｒを介してｎ個のヘツド１1，１2……１
ｏの一端に夫々接続されている。ヘツド１1〜１o
の他端は接地されている。
イツチSA1とSB1，SA2とSB2……SAoとSBoの直列回
路がｎ個接続され、各直列回路の接続中点が電流
制限抵抗Ｒを介してｎ個のヘツド１1，１2……１
ｏの一端に夫々接続されている。ヘツド１1〜１o
の他端は接地されている。
例えば図示のようにスイツチSAo-1をオンと成
し、スイツチSBo-1をオフと成すことにより、ヘ
ツド１o-1にはPo-1点からQo-1点に流れる電流＋
Ｉが流れる。また図示と逆にSAo-1をオフと成し、
SBo-1をオンと成すことにより、ヘツド１o-1には
Qo-1点からPo-1点に流れる電流−Ｉが流れる。こ
の電流＋Ｉ又は−Ｉはヘツド１1〜１oに順次に所
定期間づつ流される。このために各スイツチSA1
SB1〜SAoSBoが記録すべきデータに応じて順次に
制御される。この場合、例えばヘツド１1が通電
され、次にヘツド１2〜１oと一巡して再びヘツド
１1が通電されたとき、テープ上においては前の
通電による磁化パターンと次の通電による磁化パ
ターンとが連続するように成される。このために
１個のヘツドには第１図Ｃに示すような所定のパ
ルス巾を有する所定周波数のパルス列から成る電
流が加えられる。従つて、この第１図Ｃのパルス
列が例えばヘツド１1に加えられるものであると
すると、ある１個のパルスと次のパルスとの間の
期間に、ヘツド１2〜１oに加えられるパルスが順
次にずれたタイミングで加えられることになる。
即ち、ヘツド１1〜１oのうち常に１個のヘツドが
通電されることになる。
し、スイツチSBo-1をオフと成すことにより、ヘ
ツド１o-1にはPo-1点からQo-1点に流れる電流＋
Ｉが流れる。また図示と逆にSAo-1をオフと成し、
SBo-1をオンと成すことにより、ヘツド１o-1には
Qo-1点からPo-1点に流れる電流−Ｉが流れる。こ
の電流＋Ｉ又は−Ｉはヘツド１1〜１oに順次に所
定期間づつ流される。このために各スイツチSA1
SB1〜SAoSBoが記録すべきデータに応じて順次に
制御される。この場合、例えばヘツド１1が通電
され、次にヘツド１2〜１oと一巡して再びヘツド
１1が通電されたとき、テープ上においては前の
通電による磁化パターンと次の通電による磁化パ
ターンとが連続するように成される。このために
１個のヘツドには第１図Ｃに示すような所定のパ
ルス巾を有する所定周波数のパルス列から成る電
流が加えられる。従つて、この第１図Ｃのパルス
列が例えばヘツド１1に加えられるものであると
すると、ある１個のパルスと次のパルスとの間の
期間に、ヘツド１2〜１oに加えられるパルスが順
次にずれたタイミングで加えられることになる。
即ち、ヘツド１1〜１oのうち常に１個のヘツドが
通電されることになる。
第３図は上記の原理を適用した本発明の実施例
を示す。また第４図〜は第３図の〜点の
出力波形を示す。
を示す。また第４図〜は第３図の〜点の
出力波形を示す。
本実施例は４個のヘツド１1〜１4に順次に電流
＋Ｉ又は−Ｉを流すことにより、テープ上の第１
〜第４のトラツクに記録を行う場合である。各ヘ
ツド１1〜１4の一端は、コンプリメンタリ接続さ
れたMOSトランジスタQA1，QB2〜QA4，QB4の各
接続中点に抵抗Ｒを介して接続されている。QA1
〜QA4は第１図のスイツチSA1〜SA4と対応し、QB1
〜QB4は同図のスイツチSB1〜SB4と対応する。ヘ
ツド１1〜１4の他端はアースされている。上記コ
ンプリメンタリ回路は電圧＋V1が加えられる端
子２と電圧−V2が加えられる端子３との間に並
列に接続されている。従つて例えばQA1がオンに
なればヘツド１1に電流＋Ｉが流れ、QB1がオンに
なればヘツド１1に電流−Ｉが流れる。
＋Ｉ又は−Ｉを流すことにより、テープ上の第１
〜第４のトラツクに記録を行う場合である。各ヘ
ツド１1〜１4の一端は、コンプリメンタリ接続さ
れたMOSトランジスタQA1，QB2〜QA4，QB4の各
接続中点に抵抗Ｒを介して接続されている。QA1
〜QA4は第１図のスイツチSA1〜SA4と対応し、QB1
〜QB4は同図のスイツチSB1〜SB4と対応する。ヘ
ツド１1〜１4の他端はアースされている。上記コ
ンプリメンタリ回路は電圧＋V1が加えられる端
子２と電圧−V2が加えられる端子３との間に並
列に接続されている。従つて例えばQA1がオンに
なればヘツド１1に電流＋Ｉが流れ、QB1がオンに
なればヘツド１1に電流−Ｉが流れる。
端子４，５及び６には夫々第４図に示すクロツ
クφ1，φ2及びパルス巾設定パルスPSが加えられ、
端子７にはデータD0が加えられる。このデータ
D0はヘツド１1〜１4で順次に記録されるデータを
順次に並べたシリアルデータであり、上記クロツ
クφ1に同期されている。クロツクφ2の周期は、
シリアルデータD0の１周期、即ちデータが第１
トラツクから第４トラツクまで記録される期間を
示すもので、本実施例ではクロツクφ1の４個に
１個の割合で加えられる。上記パルスPSは各ヘツ
ドに流すパルス電流＋Ｉ又は−Ｉのパルス巾を決
定するものでクロツクφ1に同期されている。ク
ロツクφ1はＤ型フリツプフロツプ（以下FFと云
う）８，９，１０，１１のクロツク端子CKに加
えられ、クロツクφ2はFF８のＤ端子に加えられ
る。各FF８〜１０のQ1，Q2，Q3出力は夫々次段
のFFのＤ端子に加えられる。従つて、各FF８〜
１１のQ1〜Q4出力パルスはクロツクφ2をクロツ
クφ1の１周期づつずらせたものとなる。このQ1
〜Q4出力パルスはヘツド１1〜１4に電流を流すタ
イミングを示すものであり、各出力パルスと対応
するパルスPSの期間にデータに応じて＋Ｉ又は−
Ｉを流すように成される。このために、パルスPS
とデータD0とをアンドゲート１２に加え、この
アンドゲート１２の出力をアンドゲート１３，１
４，１５，１６の一方の入力端に加える。このア
ンドゲート１３〜１６の他方の入力端には上記
Q1〜Q4出力パルスが加えられる。アンドゲート
１３〜１６の出力はデータD0の「Ｈ」と対応す
るタイミングで且つパルスPSのパルス巾と等しい
パルス巾を持つパルスとして現れる。これらのパ
ルスはインバータ２２，２３，２４，２５で反転
されてトランジスタQA1〜QA4をオンと成す。
クφ1，φ2及びパルス巾設定パルスPSが加えられ、
端子７にはデータD0が加えられる。このデータ
D0はヘツド１1〜１4で順次に記録されるデータを
順次に並べたシリアルデータであり、上記クロツ
クφ1に同期されている。クロツクφ2の周期は、
シリアルデータD0の１周期、即ちデータが第１
トラツクから第４トラツクまで記録される期間を
示すもので、本実施例ではクロツクφ1の４個に
１個の割合で加えられる。上記パルスPSは各ヘツ
ドに流すパルス電流＋Ｉ又は−Ｉのパルス巾を決
定するものでクロツクφ1に同期されている。ク
ロツクφ1はＤ型フリツプフロツプ（以下FFと云
う）８，９，１０，１１のクロツク端子CKに加
えられ、クロツクφ2はFF８のＤ端子に加えられ
る。各FF８〜１０のQ1，Q2，Q3出力は夫々次段
のFFのＤ端子に加えられる。従つて、各FF８〜
１１のQ1〜Q4出力パルスはクロツクφ2をクロツ
クφ1の１周期づつずらせたものとなる。このQ1
〜Q4出力パルスはヘツド１1〜１4に電流を流すタ
イミングを示すものであり、各出力パルスと対応
するパルスPSの期間にデータに応じて＋Ｉ又は−
Ｉを流すように成される。このために、パルスPS
とデータD0とをアンドゲート１２に加え、この
アンドゲート１２の出力をアンドゲート１３，１
４，１５，１６の一方の入力端に加える。このア
ンドゲート１３〜１６の他方の入力端には上記
Q1〜Q4出力パルスが加えられる。アンドゲート
１３〜１６の出力はデータD0の「Ｈ」と対応す
るタイミングで且つパルスPSのパルス巾と等しい
パルス巾を持つパルスとして現れる。これらのパ
ルスはインバータ２２，２３，２４，２５で反転
されてトランジスタQA1〜QA4をオンと成す。
また、パルスPSとデータD0をインバータ２６
で反転したデータとをアンドゲート２１に加え、
このアンドゲート２１の出力をアンドゲート１
７，１８，１９，２０の一方の入力端に加える。
このアンドゲート１７〜２０の他方の入力端には
上記Q1〜Q4出力パルスが加えられる。
で反転したデータとをアンドゲート２１に加え、
このアンドゲート２１の出力をアンドゲート１
７，１８，１９，２０の一方の入力端に加える。
このアンドゲート１７〜２０の他方の入力端には
上記Q1〜Q4出力パルスが加えられる。
アンドゲート１７〜２０の出力はデータD0の
「Ｌ」と対応するタイミングで且つパルスPSのパ
ルス巾と等しいパルス巾を持つパルスとして現れ
る。これらのパルスはトランジスタQB1〜QB4を
オンと成す。
「Ｌ」と対応するタイミングで且つパルスPSのパ
ルス巾と等しいパルス巾を持つパルスとして現れ
る。これらのパルスはトランジスタQB1〜QB4を
オンと成す。
上記構成及び動作によれば、各ヘツド１1〜１4
には第４図の〜に示すように正極性又は負極
性のパルス状の電流＋Ｉ又は−ＩをデータD0に
応じて流すことができる。
には第４図の〜に示すように正極性又は負極
性のパルス状の電流＋Ｉ又は−ＩをデータD0に
応じて流すことができる。
第３図の記録回路は、ヘツド１1〜１4のうち動
作させるヘツドを選択するように成すことができ
る。その場合は、第５図に示すようにアンドゲー
ト２６に前記パルスPSと例えば第４図に示すよ
うなヘツド選択信号PEとを加え、このアンドゲ
ート２６の出力を第３図の端子６（点）に加え
るように成せばよい。尚、第４図の信号PEは
同図のQ3出力パルスの期間で「Ｌ」となつて
いる。従つて、この場合はヘツド１3が非動作さ
れ、第３トラツクにデータが記録されないことに
なる。この外信号PEのQ1，Q2，Q4出力パルスと
対応する期間を選択的に「Ｌ」と成すことによ
り、動作すべきヘツドを任意に選択することがで
きる。
作させるヘツドを選択するように成すことができ
る。その場合は、第５図に示すようにアンドゲー
ト２６に前記パルスPSと例えば第４図に示すよ
うなヘツド選択信号PEとを加え、このアンドゲ
ート２６の出力を第３図の端子６（点）に加え
るように成せばよい。尚、第４図の信号PEは
同図のQ3出力パルスの期間で「Ｌ」となつて
いる。従つて、この場合はヘツド１3が非動作さ
れ、第３トラツクにデータが記録されないことに
なる。この外信号PEのQ1，Q2，Q4出力パルスと
対応する期間を選択的に「Ｌ」と成すことによ
り、動作すべきヘツドを任意に選択することがで
きる。
次に第３図の記録回路は使用中に温度が上がる
と、スイツチ素子としてのQA1〜QAo、QB1〜QEo
のオン抵抗RONが変動してヘツド電流＋Ｉ、−Ｉ
の変動を来すことがある。ヘツド電流が変動する
と、テープ上における磁化パターンが正負両側で
非対称となり、これが再生時におけるノイズの原
因となり、データの検出誤差を招くことになる。
と、スイツチ素子としてのQA1〜QAo、QB1〜QEo
のオン抵抗RONが変動してヘツド電流＋Ｉ、−Ｉ
の変動を来すことがある。ヘツド電流が変動する
と、テープ上における磁化パターンが正負両側で
非対称となり、これが再生時におけるノイズの原
因となり、データの検出誤差を招くことになる。
このようなヘツド電流の変動を防止する回路の
実施例を第６図に示す。尚、第３図の記録回路は
ICの同一チツプ上に全トラツク分が形成される
ものとし、全トラツク分の回路が略等しい温度特
性を有するものとする。
実施例を第６図に示す。尚、第３図の記録回路は
ICの同一チツプ上に全トラツク分が形成される
ものとし、全トラツク分の回路が略等しい温度特
性を有するものとする。
第６図において、トランジスタQAX、QBXは夫
夫ヘツド１oに接続されるスイツチ素子としての
トランジスタQAo，QBoのオン抵抗RONの検出用の
もので、QAo，QBoとRONの温度変化率が略等しく
なるように構成し、RONの値は大きい値に設定し
てある。rA，rBはQAX，QBXのRONの変化を検出す
る抵抗である。rAで検出されたQAXのRONの変化
に応じた検出電圧はコンパレータ２７で基準電圧
＋VS3と比較される。rBで検出されたQBXのRONの
変化に応じた検出電圧はコンパレータ２８で基準
電圧−VS4と比較される。コンパレータ２７の出
力差電圧が制御トランジスタ２９を制御し、コン
パレータ２８の出力差電圧が制御トランジスタ３
０を制御することによつて、入力電圧＋Vio及び
−Vioが制御される。これによつてQAo，QBoに加
えられる電圧＋V1，−V2を温度に拘らず略一定に
制御することができ、従つて、ヘツド電流＋Ｉ，
−Ｉも略一定とすることができる。
夫ヘツド１oに接続されるスイツチ素子としての
トランジスタQAo，QBoのオン抵抗RONの検出用の
もので、QAo，QBoとRONの温度変化率が略等しく
なるように構成し、RONの値は大きい値に設定し
てある。rA，rBはQAX，QBXのRONの変化を検出す
る抵抗である。rAで検出されたQAXのRONの変化
に応じた検出電圧はコンパレータ２７で基準電圧
＋VS3と比較される。rBで検出されたQBXのRONの
変化に応じた検出電圧はコンパレータ２８で基準
電圧−VS4と比較される。コンパレータ２７の出
力差電圧が制御トランジスタ２９を制御し、コン
パレータ２８の出力差電圧が制御トランジスタ３
０を制御することによつて、入力電圧＋Vio及び
−Vioが制御される。これによつてQAo，QBoに加
えられる電圧＋V1，−V2を温度に拘らず略一定に
制御することができ、従つて、ヘツド電流＋Ｉ，
−Ｉも略一定とすることができる。
第３図の記録回路ではスイツチ素子として、コ
ンプリメンタリ接続されたMOSトランジスタQA1
〜QA4、QB1〜QB4を用いているが、Ｎチヤンネル
又はＰチヤンネルMOSトランジスタのみで構成
してもよく、またバイポーラトランジスタ等を用
いてもよい。
ンプリメンタリ接続されたMOSトランジスタQA1
〜QA4、QB1〜QB4を用いているが、Ｎチヤンネル
又はＰチヤンネルMOSトランジスタのみで構成
してもよく、またバイポーラトランジスタ等を用
いてもよい。
第７図はＮチヤンネルMOSトランジスタをプ
ツシユプル接続として用いた例を示すもので、こ
の場合は第３図のインバータ２２〜２５を省略す
ることができる。
ツシユプル接続として用いた例を示すもので、こ
の場合は第３図のインバータ２２〜２５を省略す
ることができる。
第８図はバイポーラトランジスタをコンプリメ
ンタリ接続して用いた例を示すものである。
ンタリ接続して用いた例を示すものである。
発明の効果
複数のヘツドの一端を共通に接続しているの
で、配線数が少い。また論理回路の構成が簡単で
ある。従つて、回路規模を大きくすることなく、
消費電力の少い１チツプIC回路を実現すること
ができる。
で、配線数が少い。また論理回路の構成が簡単で
ある。従つて、回路規模を大きくすることなく、
消費電力の少い１チツプIC回路を実現すること
ができる。
第１図はパルストレイン記録を説明するための
波形図、第２図は本発明を原理的に示す回路図、
第３図は本発明の実施例を示すブロツク図、第４
図は第３図のタイムチヤート、第５図は動作ヘツ
ドを選択する場合の実施例を示す回路図、第６図
は記録電流の安定化をはかる回路の実施例を示す
回路図、第７図はＮチヤンネルMOSトランジス
タを用いた場合の実施例を示す回路図、第８図は
バイポーラトランジスタを用いた場合の実施例を
示す回路図である。 なお図面に用いた符号において、１1〜１o……
ヘツド、２，３……電源端子、QA1〜QAo，QB1〜
QBo……MOSトランジスタ、D0……シリアルデ
ータ、である。
波形図、第２図は本発明を原理的に示す回路図、
第３図は本発明の実施例を示すブロツク図、第４
図は第３図のタイムチヤート、第５図は動作ヘツ
ドを選択する場合の実施例を示す回路図、第６図
は記録電流の安定化をはかる回路の実施例を示す
回路図、第７図はＮチヤンネルMOSトランジス
タを用いた場合の実施例を示す回路図、第８図は
バイポーラトランジスタを用いた場合の実施例を
示す回路図である。 なお図面に用いた符号において、１1〜１o……
ヘツド、２，３……電源端子、QA1〜QAo，QB1〜
QBo……MOSトランジスタ、D0……シリアルデ
ータ、である。
Claims (1)
- １ 複数のヘツドの一端を共通の基準電位に接続
すると共に上記基準電位に対して正の電源と負の
電源とを設け、この正の電源と負の電源との間
に、上記複数のヘツドの各一端が接続され且つ対
応するヘツドに両方向の電流を流すように構成さ
れた複数のスイツチ回路を並列に接続して成り、
各ヘツドに加えるデータが順次に配列されたシリ
アルデータに応じて上記複数個のスイツチ回路を
順次に制御することにより、各ヘツドに上記デー
タに応じた方向の電流を順次に所定期間流すよう
にしたことを特徴とする磁気記録回路。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP21091582A JPS59101017A (ja) | 1982-12-01 | 1982-12-01 | 磁気記録回路 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP21091582A JPS59101017A (ja) | 1982-12-01 | 1982-12-01 | 磁気記録回路 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPS59101017A JPS59101017A (ja) | 1984-06-11 |
| JPH0361241B2 true JPH0361241B2 (ja) | 1991-09-19 |
Family
ID=16597166
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP21091582A Granted JPS59101017A (ja) | 1982-12-01 | 1982-12-01 | 磁気記録回路 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPS59101017A (ja) |
-
1982
- 1982-12-01 JP JP21091582A patent/JPS59101017A/ja active Granted
Also Published As
| Publication number | Publication date |
|---|---|
| JPS59101017A (ja) | 1984-06-11 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JP2005222684A (ja) | 書込みヘッド消磁方法および装置 | |
| US4000512A (en) | Width modulated magnetic recording | |
| US4845417A (en) | Driver for stepping motor | |
| JPH0361241B2 (ja) | ||
| KR0161677B1 (ko) | 신호 기록장치 | |
| JPH0544722B2 (ja) | ||
| JP2603500B2 (ja) | 磁気記録装置 | |
| JPH0357529B2 (ja) | ||
| JP2842351B2 (ja) | 磁気ディスク装置のヘッド消磁方法とその回路 | |
| JPS63257903A (ja) | 磁気ヘツド用回路 | |
| JP2520906B2 (ja) | 異常検出回路 | |
| JP2540881B2 (ja) | 磁気記録装置 | |
| SU1631588A1 (ru) | Устройство дл воспроизведени цифровой информации | |
| SU1304071A1 (ru) | Устройство дл декодировани сигнала воспроизведени магнитной записи | |
| JPH01229404A (ja) | 磁気記録装置 | |
| JPS6061904A (ja) | 磁気ヘッドの駆動回路 | |
| JP2586363B2 (ja) | 磁気ディスク装置 | |
| JPH0544723B2 (ja) | ||
| JP3568779B2 (ja) | 磁気記録装置 | |
| JPH0845008A (ja) | 記録再生装置 | |
| GB2163589A (en) | Control system for controlling multi-track recording head device | |
| KR890003490B1 (ko) | 디지탈 오디오 테이프용 데크구동 모터의 속도 제어회로 | |
| JPS62273610A (ja) | マルチトラツク型デイジタル磁気記録回路 | |
| JP2602501B2 (ja) | 磁気テープのコード信号変更装置 | |
| SU754468A1 (ru) | Способ магнитной записи маркерного импульса и устройство для осуществления этого способа 1 |