JP2603500B2 - 磁気記録装置 - Google Patents

Description

【発明の詳細な説明】 ［産業上の利用分野］ この発明は、磁気テープレコーダや磁気デイスクプレ
ーヤなどに適用されるもので、デイジタル信号に対応し
た記録電流を磁気記録ヘツドに供給することにより、そ
の記録電流に応じて磁気記録媒体にデイジタル信号を記
録するように構成された磁気記録装置に関するものであ
る。

［従来の技術］ 磁気デイスク、磁気テープなどの磁気記録媒体の高密
度記録においては、磁気記録媒体に記録された磁化反転
の位置が磁化反転間隔の長い方向にシフトするパターン
ピークシフトとよばれる現象を生ずる。

第６図はパターンピークシフトを表した図であり、同
図において、（ａ）はデイジタル信号の書込みパター
ン、（ｂ）は書き込みパルス、（ｃ）は再生信号波形、
（ｄ）は磁化反転位置、（ｅ）は再生パルスである。第
６図中の矢印で示したように、磁化反転間隔の長い方向
にパターンピークシフトが起こり、これにともなう位相
ずれにより位相マージンが低下して、データ誤りを起こ
すという不都合がある。

このようなパターンピークシフト対策として、従来か
ら知られているものに、磁化反転時の記録電流をふやす
記録電流補正方式と、ピークシフトの起こりやすいパタ
ーンの記録時にあらかじめタイミングを補正する記録タ
イミング補正方式とがある。

第７図（ｈ），（ｉ）はそれぞれ記録電流補正方式を
おこなつた場合の記録電流波形を示し、また第７図
（ｊ）は記録タイミング補正方式をおこなつた場合の記
録電流波形を示したものである。

第８図は、たとえば特開昭59−207009号公報に示され
た記録電流補正方式を用いた従来の磁気記録装置の具体
的な回路図であり、同図において、（73），（74）はフ
リツフロツプ、（75）は排他的ORゲート、（76）〜（8
3）はNANDゲート、（84），（85）、（88）〜（91）、
（96），（97）は抵抗、（86），（87），（92），（9
3），（98），（99）はトランジスタ、（94）はバツフ
ア、（95）はインバータである。

つぎに、上記第８図で示した磁気記録装置の動作につ
いて、第９図を参照して説明する。

第９図（ａ）に示したデイジタル信号に対し、MFM変
調された信号は第９図（ｂ）に示したようになる。ま
た、書き込み回路に入力されるパルス信号として（ｃ）
の波形を与える。

まず、変調信号（ｂ）はクロツクに同期してフリツプ
フロツプ（73）に入力され、さらにその出力はフリツプ
フロツプ（74）に入力され、それらの入出力信号により
排他的ORゲート（75）で変調信号（ｂ）のレベル反転位
置を検出する。その信号は、NANDゲート（76）および
（80）に入力され、第９図（ｄ），（ｅ）で示す波形信
号が出力され、これが書き込み電流の電流波高値を変化
させる位置を示す信号となる。

上記NANDゲート（76）の出力はNANDゲート（77），
（78）に入力され、さらに上記NANDゲート（77）の出力
はNANDゲート（79）に入力される。上記NANDゲート（7
8）および（79）のもう一方の入力端子には第９図
（ｃ）のパルス信号が入力され、その結果、NANDゲート
（78）の出力信号として第９図（ｆ）の波形が得られ、
また他方のNANDゲート（79）の出力信号として第９図
（ｇ）の波形が得られる。同様にNANDゲート（82）およ
び（83）の出力信号として第９図（ｈ），（ｉ）の波形
が得られる。

上記NANDゲート（78）および（79）の出力はそれぞれ
トランジスタ（92），（86）のベースに入力され、ベー
ス電圧が“L"レベルのときトランジスタ（92），（86）
を駆動する。同様に、NANDゲート（82），（83）の出力
もそれぞれトランジスタ（93），（87）のベースに入力
される。

上記各トランジスタ（86），（87），（92），（93）
は書き込み電流を制限し、パルスの波高値を変化させる
抵抗（88），（89）の導通と非導通とスイツチングの働
きをする。たとえば、第９図（ｆ）の波形において、
“L"の区間だけトランジスタ（92）が導通し、抵抗（8
8）に電流が流れると、その区間だけ書き込み電流が低
下するので、上記トランジスタ（92）のスイツチングに
より書き込み電流の波高値を制御することができる。

また、上記フリツプフロツプ（73）の出力はバツフア
（94）、インバータ（95）に入力され、その出力信号が
“H"の区間だけトランジスタ（98）、（99）を導通さ
せ、書き込み電流を得ることができる。以上により、第
９図（ｊ）に示す波形の書き込み電流が得られる。

また、第10図は、たとえば特開昭59−77608号公報に
示された記録タイミング補正方式を用いた従来の磁気記
録装置の具体的な回路図であり、同図において、（10
0）はフリツプフロツプ（以下、FFと称す）（106）〜
（112）からなるシフトレジスタ、（101）はANDゲート
（113）〜（116）からなるパターン識別回路、（102）
は遅延素子（117）〜（119）、FF（120）〜（123）およ
びORゲート（124）からなるタイミング補正回路であ
る。

つぎに、上記第10図で示した磁気記録装置の動作につ
いて、第11図を参照して説明する。

データ入力（104）は図示省略の変調回路によつて符
号語に変換され、FF（112）にクロツク（103）のタイミ
ングでセツトされ、順次FF（111）からFF（106）へ転送
される。FF（106）およびFF（109）が“H"で、かつFF
（112）が“L"の場合（HLLHLLL）、ANDゲート（113）の
出力は、クロツク（105）のタイミングでFF（120）にセ
ツトされる。クロツク（105）は遅延素子（117）〜（11
9）を通してタイミングが順次遅れたクロツク（105
a），（105b），（105c）を得る。

FF（109）が“H"で、FF（106）および（112）が“L"
の場合（LLLHLLL）、ANDゲート（114）の出力は、クロ
ツク（105a）のタイミングでFF（121）にセツトされ
る。

FF（106），（112）および（109）が“H"の場合（HLL
HLLH）、ANDゲート（115）の出力は、クロツク（105b）
のタイミングでFF（122）にセツトされる。

FF（109）および（112）が“H"で、FF（106）が“L"
の場合（LLLHLLH）、ANDゲート（116）の出力は、クロ
ツク（105c）のタイミングでFF（123）にセツトされ
る。

上記各FF（120）〜（123）にセツトされたデータはOR
ゲート（124）を通してデータ出力（125）を得る。

［発明が解決しようとする課題］ 従来の磁気記録装置は、以上のように、パターンピー
クシフト対策として、記録電流補正方式または記録タイ
ミング補正方式のいずれか一方が採用されていたただけ
であるから、位相マージンをあまり大きくとることがで
きず、記録時の条件が悪くなれば誤り率が高くなるとい
う問題点があつた。また、すべての記録パターンにおい
て記録電流補正をおこなつた場合、重ね記録、つまりオ
ーバーライト時に、以前のデータが消去されにくいとい
う問題点もあつた。

この発明は上記のような問題点を解消するためになさ
れたもので、位相マージンを大きくとれ、記録条件が悪
くなつても誤り率を低くすることができ、また、オーバ
ーライト時に以前のデータを消し易い磁気記録装置を提
供することを目的とする。

［課題を解決するための手段］ この発明にかかる磁気記録装置は、MFM変調方式を用
いてディジタル信号に対応した記録信号に変換し、前記
記録信号を磁気記録ヘッドに供給してその記録信号に応
じて磁気記録媒体にディジタル信号を記録するように構
成した磁気記録装置において、前記ディジタル信号のパ
ターンを識別するパターン識別回路と、このパターン識
別回路による識別パターンが最長記録波長域と二番目に
長い記録波長域とが相隣するパターンのとき前記最長記
録波長域の時間を調節するタイミング補正回路と、前記
ディジタル信号を記録電流に変換して書込みを行う書き
込み回路と、前記ディジタル信号が前記最長記録波長域
と二番目に長い記録波長域とが相隣するパターンのとき
にこれを変換して得た前記記録電流を増，減補正する補
正回路とを具備したことを特徴とする。

［作用］ この発明によれば、記録時において、パターン識別回
路により特定のパターンが識別された場合に、記録タイ
ミング補正回路および記録電流補正回路がともにオンに
なり、磁気記録媒体への書き込みに際しての記録タイミ
ングの補正と記録電流の補正との相乗作用により誤り率
が低減されることになる。

［発明の実施例］ 以下、この発明の一実施例を図面にもとづいて説明す
る。

第１図はこの発明の一実施例による磁気記録装置を示
すブロツク構成図であり、同図において、（１）はパタ
ーン識別回路で、入力されてくるデイジタル信号のパタ
ーンを識別する。（２）はタイミング補正回路で、上記
パターン識別回路（１）による識別パターンが特定パタ
ーン、具体的には最長記録波長域と二番目に長い記録波
長域とが相隣するパターンのときにのみパターンシフト
をおこなう。（３）は書き込み回路で、上記パターン識
別回路（１）による識別パターンが上記特定のパターン
以外のときにデイジタル信号を入力してこれを記録電流
に変換する。（４）は記録電流補正回路で、上記デイジ
タル信号が特定のパターンのときオンとなり、記録電流
を補正する。（５）は磁気記録ヘツドである。

つぎに、上記構成の動作について説明する。

信号処理部からのデイジタル信号はパターン識別回路
（１）に入力されてパターン識別され、タイミング補正
回路（２）により特定のパターンの場合にのみパターン
シフトをおこない、それ以外の場合にはシフトをおこな
わずにデータを書き込み回路（３）に入力する。この書
き込み回路（３）に入つたデータは書き込み電流に変換
され、記録ヘツド（５）を駆動する。また上記パターン
識別回路（１）によつて特定のパターンの場合のみ記録
電流補正回路（４）をオンとして、記録電流を補正す
る。

第２図は上記パターン識別回路（１）およびタイミン
グ補正回路（２）の実際的な回路図の一例であり、同図
において、（６）は上記パターン識別回路、（７）は上
記タイミング補正回路、（８）はデータ入力端子、
（９）はクロツク入力端子、（10）〜（16）、（19）、
（20）、（26）、（27）はＤフリツプフロツプ、（2
1）、（28）はNORゲート、（29）、（31）、（34）は遅
延素子、（22）、（23）はANDゲート、（30）、（3
2）、（35）はORゲート、（33），（36）はデータ出力
端子である。

つぎに、上記第２図の動作について説明する。

データ入力端子（８）に入つたシリアルデータは、Ｄ
フリツプフロツプ（10）〜（16）によつてつぎつぎにシ
フトされ、データがＤフリツプフロツプ（10）〜（16）
の順に、“LLLHLLH"となつた場合、NANDゲート（17）お
よびNOTゲート（18）によつて、クロツク入力ごとにＤ
フリツプフロツプ（19），（20）に入力され、NORゲー
ト（21）の出力は“L"となり、したがつて、ANDゲート
（22），（23）もそれぞれ“L"となる。つまり、前記
“LLLHLLH"の場合、従来と同じMFM変調方式では、最長
記録波長域が４クロック幅、二番目に長い記録波長域が
３クロック幅であるから、“LLLHLLH"における最初の
「LLL」部分とこれの前に必ず存在する「Ｈ」とから「H
LLL」の部分が最長記録波長域となり、次の「HLL」部分
が二番目に長い記録波長域となる。

この場合、７入力のNANDゲート（17）の出力はＬとな
り、ディジタル信号中に最長記録波長域と二番目に長い
記録波長域医とが相隣するパターンが存在することを識
別し得ることとなる。

同様に、データがＤフリツプフロツプ（10）〜（16）
の順に、“HLLHLLL"の場合、NORゲート（28）の出力は
“L"となり、ANDゲート（22），（23）もそれぞれ“L"
となる。

つまり、“HLLHLLL"の場合は、前記とは逆にその「HL
L」部分が二番目に長い記録波長域、HLLLが最長記録波
長域となってこれらが相隣する場合である。

この場合は７入力のNANDゲート（24）の出力はＬとな
り、最長記録波長域と二番目に長い記録波長域とが相隣
していることが識別される。

前述の如く、７入力のNANDゲート（17）及び（24）の
いずれかの出力がＬになることで、最長記録波長域と二
番目に長い記録波長域とが相隣していると識別される。

次に第２図のタイミング補正回路（７）による最長記
録波長域と二番目に長い記録波長域とが相隣するパター
ンのときのパターンシフトは次の如くに行われる。

また、前者の場合、Ｄフリツプフロツプ（20）の出力
“H"信号は、遅延素子（29）によつて遅延され、ORゲー
ト（30）に入り、遅延素子（31）によつて遅延され、OR
ゲート（32）に入る。後者の場合、Ｄフリツプフロツプ
（27）の出力“H"信号は、直接ORゲート（32）に入る。
すなわち、前者の条件が成立する場合には、遅延素子
（29）によつて所望の立ち上がりタイミングが遅延され
る。また、後者の条件が成立しない場合には、遅延素子
（31）によつてデータ全体が遅延されるため、結局、所
望の立ち上がりタイミングが早められる。

一方、上記Ｄフリツプフロツプ（27）の出力はORゲー
ト（35）に入り、他方、上記遅延素子（29）の出力は遅
延素子（34）を経て上記ORゲート（35）のもう一方の入
力に入り、データ出力端子（36）より記録電流補正デー
タを出力する。タイミング補正回路（７）は第２図にお
いて、７入力のNANDゲート（17）の出力がＬのとき、即
ち、記録データが「LLLHLLH」の場合、フリップフロッ
プ（19），（20）、２入力のNORゲート（21）及び２入
力のANDゲート（22），（23）により、２クロック幅の
間（記録データがLHの間）フリップフロップ（11）の出
力を通さず、フリップフロップ（20）の出力を遅延素子
（29）及び２入力のORゲート（30）を介して出力する。

遅延素子（29）の遅延量を１クロック幅より若干短い
時間に設定することにより、記録データ「LLLHLLH」の
データのうち“LLL"の期間を若干短くすることが出来る
こととなる。

そしてこの２クロック間が終了すると、フリップフロ
ップ（11）の出力を２入力のANDゲート（23）、２入力
のORゲート（30）を介して出力する。

一方、７入力のNANDゲート（24）の出力がＬの場合、
即ち記録データが「HLLHLLL」の場合、フリップフロッ
プ（26），（27）、２入力のNORゲート（28）、２入力
のANDゲート（22），（23）により、２クロック幅の間
（記録データのLHの間）、フリップフロップ（11）の出
力を通さず、フリップフロップ（27）の出力を２入力の
ORゲート（32）を介して出力する。

この２クロック間が終了すると、フリップフロップ
（11）の出力を２入力のANDゲート（23）、２入力のOR
ゲート（30）、遅延素子（31）及び２入力のORゲート
（32）を介して出力する。

このとき遅延素子（31）の遅延量を１クロック幅の1/
10程度とすることにより、前記記録データ「HLLHLLL」
のうち“LLL"の期間を若干短くすることができる。第４
図にこの回路のタイミングチヤートを示す。

第４図における（2a）〜（2r）は第２図における各ラ
イン2a〜2rにおける伝送信号のH,L変化を夫々示してい
る。第４図（2a）はクロック波形、第４図（2b）はＤフ
リップフロップ（10）〜（16）の信号波形である。第４
図（2n）においては、クロック（１）〜（３）に対応す
る部分に二番目に長い記録波長域である波形HLLが、ま
たクロック（４）〜（７）に対応する部分に最長記録波
長域であるHLLLが相隣して表れている。またクロック
（11）〜（13）に対応して最長記録波長域であるLLLH
が、またクロック（14）〜（17）に対応する部分に二番
目に長い記録波長域であるLLHが夫々相隣して表れてい
る。また、第４図（2q）に表れているＨのタイミング
が、第４図（2r）において補正された状態で表れている
のが分かる。

第３図は、上記記録電流補正回路（４）および上記書
き込み回路（３）の実際的な回路図の一例であり、同図
において、（37）は上記書き込み回路、（38）は上記記
録電流補正回路、（39）は書き込みデータ入力端子、
（40）はＤフリツプフロツプ、（41），（42）は遅延素
子、（43）、（44）、（62）、（63）はオープンコレク
タバツフア、（45）、（46）、（47）、（48）、（6
4）、（65）はトランジスタ、（49）、（50）、（6
6）、（67）はベース電流制限用抵抗、（51）は書き込
みON/OFFデータ入力端子、（54）は単安定マルチバイブ
レータ、（55）、（56）（58）〜（61）はANDゲート、
（68），（69）は補正電流調整用抵抗、（70），（71）
は記録電流制限用抵抗、（72）は記録ヘツドである。

つぎに、上記第３図の動作について説明する。

上記第２図で示したタイミング補正回路からのデータ
はデータ入力端子（39）により、Ｄフリツプフロツプ
（40）によつてラツチされ、非反転出力、反転出力とも
にそれぞれ遅延素子（41），（42）によつて遅延され、
バツフア（43），（44）を経てそれぞれトランジスタ
（45），（46）および（47），（48）のベースに入力さ
れる。一方、データ入力端子（51）に入った書き込みON
/OFFデータはバツフア（52），（53）を経てそれぞれト
ランジスタ（45），（46）および（47），（48）のベー
スに入力される。すなわち、データ入力端子（51）のデ
ータが“H"のとき、データ入力端子（39）の入力データ
が“H"の場合、遅延素子（41），（42）によつてやや遅
れてトランジスタ（45），（46）のベースが“H"に、ま
たトランジスタ（47），（48）のベースが“L"になり、
トランジスタ（45），（48）がON、トランジスタ（4
6），（47）がOFFとなり、記録ヘツド（72）にｘ方向の
電流が流れる。

逆に、データ入力端子（39）の入力データが“L"の場
合、記録ヘツド（72）にｙ方向の電流が流れる。そし
て、データ入力端子（51）のデータが“L"の時には、記
録ヘツド（72）に電流は流れない。

即ち、書き込み回路（３）によるディジタル信号を書
込みのための記録信号に変換し、書込みを行う動作は次
の如くに行われる。

記録データは入力端子（39）からフリップフロップ
（40）に入力され、データの立ち上がり毎に反転され、
Ｑ出力，出力は夫々遅延素子（41），（42）、バッフ
ァ（43），（44）を通り、トランジスタ（45），（4
6），（47），（48）のベースへ入力される。バッファ
（43）の出力がＨのときにはトランジスタ（45），（4
8）がオンされ、記録ヘッド（72）にはｘ方向の電流が
流れる。また、バッファ（44）の出力がＬのときはトラ
ンジスタ（46），（47）がオンされ、記録ヘッド（72）
にはｙ方向の電流が流れる。ここで、最長記録波長域と
二番目に長い記録波長域とが相隣するパターン以外のと
きは、データ３出力（36）はＬであるから、第３図にお
けるデータ３入力（57）がＬとなり、２入力のANDゲー
ト（58），（59），（60），（61）及びバッファ（6
2），（63）はＬとなり、トランジスタ（64），（65）
はオフとなって電流は流れないため、前記のトランジス
タ（45），（48）またはトランジスタ（46），（47）の
電流のみ記録ヘッドに流れる。

一方、データ入力端子（39）に入つたデータは単安定
マルチバイブレータ（54）に入り、記録補正電流の時間
幅がつくり出され、ANDゲート（55），（56）に入り、A
NDゲート（55），（56）のもう一方の入力にそれぞれ遅
延素子（41），（42）の出力が入る。ANDゲート（5
5），（56）の出力はそれぞれANDゲート（58），（59）
に入り、それぞれ他方の入力にはデータ入力端子（37）
からデータが入力し、それぞれANDゲート（58），（5
9）によつて記録電流補正のタイミングがつくり出され
る。また、このデータはANDゲート（60），（61）によ
つて、書き込むOFFの時には“L"となるようになつてい
る。ANDゲート（60），（61）の出力はそれぞれバツフ
ア（62），（63）を経て、トランジスタ（64），（65）
のベースに入力され、記録補正電流が流れる。

つまり、記録電流補正回路（４）による最長記録波長
域と二番目に長い記録波長域とが相隣するパターンのと
きは、記録信号である記録電流を補正する動作は次の如
くに行われる。

前記書き込み回路（３）で変換された記録信号に対
し、最長記録波長域と二番目に長い記録波長域とが相隣
するパターンのときは、単安定マルチバイブレータ（5
4）によって補正電流の時間幅が作られ、２入力のANDゲ
ート（55），（56）でAND演算が行われ、２入力のANDゲ
ート（58），（59）によって最長記録波長域と二番目に
長い記録波長域とが相隣する期間のみ、補正電流の時間
幅がつくられ、２入力のANDゲート（60），（61）（補
正オンのときのみ出力され、オフのときには出力なし）
及びバッファ（62），（63）を通してトランジスタ（6
4），（65）のベースに入力され、前記補正電流の時間
だけトランジスタ（64）又は（65）がオンとなり、その
期間だけ記録電流が増大される。

第５図はこの回路のタイミングチヤートを示す。ただ
し、この第５図において3a〜3kまではデイジタルデー
タ、3lはｘ方向を＋とした電流波形である。第５図にお
いて（3a）〜（3l）は第３図における各ライン3a〜3lに
おける伝送信号のH,L変化を示している。第５図（3a）
におけるHLLとHLLLとが相隣する部分（クロック
（９））及び第５図（3a）におけるLLLHとLLHとが相隣
する部分（クロック（19））においては、第５図（3l）
に示す如く記録電流の補正がなされていることが解る。

［発明の効果］ 以上のように、この発明によれば、記録時に、最長記
録波長域と二番目に長い記録波長域とが相隣しているパ
ターンのときのみに記録電流補正および記録タイミング
補正をおこなうように構成したので、大きいシフト量が
生じる部分についてパターンシフトを行い、また記録電
流の補正を行うことで効率的にパターンシフトを抑制出
来、エラーレイトとの向上を図れ、位相マージンを十分
に大きくとれ、記録時の条件が悪くても誤り率を低くす
ることができる。また、オーバーライト時に前のデータ
も消えやすく、誤り率を一層低いものとすることができ
る効果を有する。

【図面の簡単な説明】

第１図はこの発明の一実施例による磁気記録装置を示す
ブロツク図、第２図は第１図のパターン識別回路および
タイミング補正回路の実際的な回路図の一例、第３図は
第１図の書き込み回路および記録電流補正回路の実際的
な回路図の一例、第４図は第２図に示した回路のタイミ
ングチヤート、第５図は第３図に示した回路のタイミン
グチヤート、第６図はパターンピークシフトを表した
図、第７図は記録電流補正および記録タイミング補正を
おこなつた場合の記録電流を示す波形図、第８図は従来
の記録電流補正方式を用いた磁気記録装置を示す具体的
な回路図、第９図は第８図に示した回路におけるタイミ
ングチヤート、第10図は従来のタイミング補正方式を用
いた磁気記録装置を示す具体的な回路図、第11図は第10
図に示した回路におけるタイミングチヤートである。 （１）……パターン識別回路、（２）……タイミング補
正回路、（３）……書き込み回路、（４）……記録電流
補正回路、（５）……磁気記録ヘッド。 なお、図中の同一符号は同一または相当部分を示す。

Claims (1)

(57)【特許請求の範囲】
1. 【請求項１】MFM変調方式を用いてディジタル信号に対
   応した記録信号に変換し、前記記録信号を磁気記録ヘッ
   ドに供給してその記録信号に応じて磁気記録媒体にディ
   ジタル信号を記録するように構成した磁気記録装置にお
   いて、 前記ディジタル信号のパターンを識別するパターン識別
   回路と、このパターン識別回路による識別パターンが最
   長記録波長域と二番目に長い記録波長とが相隣するパタ
   ーンのとき前記最長記録波長域の時間を調節するタイミ
   ング補正回路と、前記ディジタル信号を記録電流に変換
   して書込みを行う書き込み回路と、前記ディジタル信号
   が前記最長記録波長域と二番目に長い記録波長域とが相
   隣するパターンのときにこれを変換して得た前記記録電
   流を増，減補正する補正回路とを具備したことを特徴と
   する磁気記録装置。