JPS60157347A - 非同期補間法 - Google Patents
非同期補間法Info
- Publication number
- JPS60157347A JPS60157347A JP1194484A JP1194484A JPS60157347A JP S60157347 A JPS60157347 A JP S60157347A JP 1194484 A JP1194484 A JP 1194484A JP 1194484 A JP1194484 A JP 1194484A JP S60157347 A JPS60157347 A JP S60157347A
- Authority
- JP
- Japan
- Prior art keywords
- processing
- signals
- rate
- interpolation
- phase
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Classifications
-
- H—ELECTRICITY
- H04—ELECTRIC COMMUNICATION TECHNIQUE
- H04L—TRANSMISSION OF DIGITAL INFORMATION, e.g. TELEGRAPHIC COMMUNICATION
- H04L27/00—Modulated-carrier systems
- H04L27/32—Carrier systems characterised by combinations of two or more of the types covered by groups H04L27/02, H04L27/10, H04L27/18 or H04L27/26
- H04L27/34—Amplitude- and phase-modulated carrier systems, e.g. quadrature-amplitude modulated carrier systems
- H04L27/38—Demodulator circuits; Receiver circuits
Landscapes
- Engineering & Computer Science (AREA)
- Computer Networks & Wireless Communication (AREA)
- Signal Processing (AREA)
- Transmission Systems Not Characterized By The Medium Used For Transmission (AREA)
- Digital Transmission Methods That Use Modulated Carrier Waves (AREA)
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
〔発明の利用分野）
本発明は非同期補間法、更に詳しく言えばデータのボー
レートと処理装置のサンプリングレートが非同期のデー
タの処理方法において、識別値を補間によって得る方法
に関する。
レートと処理装置のサンプリングレートが非同期のデー
タの処理方法において、識別値を補間によって得る方法
に関する。
〔発明の背景］
従来、ディジタル信号処理型あるいはサンプル□値型の
モデムにおいては復調部のサンプリングレートをデータ
のボーレートの整数倍に同期させる −という手法がし
ばしば用いられてきた。これは処理系のクロックを入力
データのクロックに同期させることによって、非同期時
に生じる種々の復調処理上の困難を避けることが可能と
なるためである。しかし、システム設計の上で、サンプ
リングレートをボーレートと非同期に、設定する必要が
生じる場合があるー、このような場合、問題とな−るの
は非同期のために、データ識別のための最適識別点がサ
ンプリング点として得られないというととである。その
対策としては、入力データより抽出したボーレート成分
を適当な時間だけ遅延させ、最適識別位置を決定した後
、その両隣りのサンプル点を用いた１次又は高次の補間
関数によって最適識別値を補間するという手法が考えら
れる。
モデムにおいては復調部のサンプリングレートをデータ
のボーレートの整数倍に同期させる −という手法がし
ばしば用いられてきた。これは処理系のクロックを入力
データのクロックに同期させることによって、非同期時
に生じる種々の復調処理上の困難を避けることが可能と
なるためである。しかし、システム設計の上で、サンプ
リングレートをボーレートと非同期に、設定する必要が
生じる場合があるー、このような場合、問題とな−るの
は非同期のために、データ識別のための最適識別点がサ
ンプリング点として得られないというととである。その
対策としては、入力データより抽出したボーレート成分
を適当な時間だけ遅延させ、最適識別位置を決定した後
、その両隣りのサンプル点を用いた１次又は高次の補間
関数によって最適識別値を補間するという手法が考えら
れる。
又、この補間操作を含む復調処理をマイクロプログラム
制御のディジタル信号処理装置で実現する場合、最適識
別位置をマイクロプログラムの制御系に取り込ませる方
法としては、ｌ）１割り込み方式、ＩＩ）、ウォッチド
ッグ方式がよく知られている。しかし、１）、について
はレジスタ類の待避が問題となり、１１）、については
、ソフトのオーバーヘッドが問題となる。更に、両者と
も、サンプリングレートが高くなるにつれ、その処理時
間が、無視できなくなり、対策が必要となる。
制御のディジタル信号処理装置で実現する場合、最適識
別位置をマイクロプログラムの制御系に取り込ませる方
法としては、ｌ）１割り込み方式、ＩＩ）、ウォッチド
ッグ方式がよく知られている。しかし、１）、について
はレジスタ類の待避が問題となり、１１）、については
、ソフトのオーバーヘッドが問題となる。更に、両者と
も、サンプリングレートが高くなるにつれ、その処理時
間が、無視できなくなり、対策が必要となる。
本発明の目的は、データのボーレートとサンプリングプ
レートが非同期の信号処理において最適識別値の補間を
効率的に行う方法を実現することである。
レートが非同期の信号処理において最適識別値の補間を
効率的に行う方法を実現することである。
本発明は上記目的を達成するため、ボーレートとサンプ
リングレートがｊｉ、Ｊｎ（ｍは実数）であるベースバ
ンド入力信号から最適識別点を補間位置を示すフラグと
その両隣のサンプル点より補間する方法において、ボー
レート毎の処理をｍより大きい最小整数回以下に分割処
理するようにしたものである。
リングレートがｊｉ、Ｊｎ（ｍは実数）であるベースバ
ンド入力信号から最適識別点を補間位置を示すフラグと
その両隣のサンプル点より補間する方法において、ボー
レート毎の処理をｍより大きい最小整数回以下に分割処
理するようにしたものである。
ボーレートとサンプリングレートが１：ｍ（ｍは正の実
数）であるような非同期の信号処理において、最適識別
値の補間を行なう場合、演算処理自体は処理系（サンプ
リングレート）の持つ周期でしか動作することができず
、何らかの方法でデータ系（ボーレート）の周期を処理
系に知らせる必要がある。よく知られたウォッチドッグ
方式の場合、処理系としては、一般にｍが整数でないた
め、サンプリングロックの周期がｍより太き最小整数（
以下Ｌｍ」と表す）回の処理と、ｎｌより小さい最大整
数（以下［ｍ］と表す）回の処理の２つの周期を持つ処
理パターンに分かれる。従って最適識別点の補間演算は
、ＬｍＪが［ｍ］同周期行えばよいことになる。
数）であるような非同期の信号処理において、最適識別
値の補間を行なう場合、演算処理自体は処理系（サンプ
リングレート）の持つ周期でしか動作することができず
、何らかの方法でデータ系（ボーレート）の周期を処理
系に知らせる必要がある。よく知られたウォッチドッグ
方式の場合、処理系としては、一般にｍが整数でないた
め、サンプリングロックの周期がｍより太き最小整数（
以下Ｌｍ」と表す）回の処理と、ｎｌより小さい最大整
数（以下［ｍ］と表す）回の処理の２つの周期を持つ処
理パターンに分かれる。従って最適識別点の補間演算は
、ＬｍＪが［ｍ］同周期行えばよいことになる。
ここでの本発明は、まずボーレート単位の処理をＬｍ」
回以下に分割し、サンプルクロック毎にその処理を逐−
進めるものであり、サンプリングレートとボーレートが
非同期の場合でも１ｍ４回以下の割合ならば、補間位置
を示すグラフを用いて、同期をとることが可能となる。
回以下に分割し、サンプルクロック毎にその処理を逐−
進めるものであり、サンプリングレートとボーレートが
非同期の場合でも１ｍ４回以下の割合ならば、補間位置
を示すグラフを用いて、同期をとることが可能となる。
又、演算処理の周期が２つに分かれるという事実を考慮
すると、ウォッチドッグ方式による処理系のフラグの監
視は、下記に示す様に１ｍ４回以下の分割処理中。
すると、ウォッチドッグ方式による処理系のフラグの監
視は、下記に示す様に１ｍ４回以下の分割処理中。
連続した２箇所だけで良いことがわかり、これによって
マイクロプログラムのオーバーヘッドを大巾に削減させ
ることが可能となり、効率的である。
マイクロプログラムのオーバーヘッドを大巾に削減させ
ることが可能となり、効率的である。
今、ボーレート単位の処理をＬｍＪ個、すなわち−ｐ、
＃ ｐ、ｔ・・・ＰＬ−Ｊに分割したとする。
＃ ｐ、ｔ・・・ＰＬ−Ｊに分割したとする。
前回の識別位置がＰ、の処理の直前にあったとすれば、
次に識別位置が来るのはＰＬ−Ｊか、次回のＰ、の処理
中である。従って、ＬｍＪ個に分割した処理の内でフラ
グの監視が必要なのは２箇所だけでよいことがわかる。
次に識別位置が来るのはＰＬ−Ｊか、次回のＰ、の処理
中である。従って、ＬｍＪ個に分割した処理の内でフラ
グの監視が必要なのは２箇所だけでよいことがわかる。
更に、マイクロプログラムの制御を簡単かつ確実に行な
うには１度セットされたフラグを読み込みと同時にリセ
ットすればよいことがわかる。
うには１度セットされたフラグを読み込みと同時にリセ
ットすればよいことがわかる。
以下、本発明の非同期補間法を図面を用いて詳細に説明
する。
する。
第１図は本発明を適用したディジタル復調器の一実施例
のブロック図である。このディジタル復調器はディジタ
ル信号処理型式のＱＰＳＫ復調器であり、入力１．２は
前処理によってベースバンド帯域に変換された復調入力
信号Ｉ、Ｑであり、キャリア再生回路９によって計算さ
れた位相誤差情報６を用いて、位相回転３を行なう。こ
うして、位相補正されたＩ、Ｑ信号４，５を用いてクロ
ック再生を行ない、抽出クロック８を得る。以上の処理
はサンプリング周期毎に行なわれるが、以後キャリア再
生、絶対位相検波による位相不確定の除去および識別の
ためにボーレート毎のデータが必要となる。そこで、信
号４，５および抽出クロック８を用いて本発明による方
法によって直線補間処理１０を行ない、ボーレート毎の
最適な識別値１１．１３をそれぞれめ、これを用いて位
相差検出、ループフィルタを含むキャリア再生処理９を
行なう。更に復調の絶対位相の不確定性を除くための位
相不確定除去回路１４を通した後、識別用のＴ、Ｑ出力
信号１５．１６を得る。
のブロック図である。このディジタル復調器はディジタ
ル信号処理型式のＱＰＳＫ復調器であり、入力１．２は
前処理によってベースバンド帯域に変換された復調入力
信号Ｉ、Ｑであり、キャリア再生回路９によって計算さ
れた位相誤差情報６を用いて、位相回転３を行なう。こ
うして、位相補正されたＩ、Ｑ信号４，５を用いてクロ
ック再生を行ない、抽出クロック８を得る。以上の処理
はサンプリング周期毎に行なわれるが、以後キャリア再
生、絶対位相検波による位相不確定の除去および識別の
ためにボーレート毎のデータが必要となる。そこで、信
号４，５および抽出クロック８を用いて本発明による方
法によって直線補間処理１０を行ない、ボーレート毎の
最適な識別値１１．１３をそれぞれめ、これを用いて位
相差検出、ループフィルタを含むキャリア再生処理９を
行なう。更に復調の絶対位相の不確定性を除くための位
相不確定除去回路１４を通した後、識別用のＴ、Ｑ出力
信号１５．１６を得る。
第２図は、本発明を用いて直線補間を行なう場合の処理
タイムチャーｉ・を示す、Ａは位相補正されたベースバ
ンド信号であり、サンプリングクロックＢの立ち上がり
時点のみの信号が、サンプル値（Ａの０印部）として存
在する。更に、サンプリングクロックＢの周波数の整数
倍りの周波数で動作するカウンタを設け、そのカウンタ
をサンプリングクロックに同期させて、１ｏｏｄ Ｌカ
ウンタ（Ｌ−１個のクロックをカウントすると零にもど
ろカウンタ）として動作させる。今、抽出クロックＣの
立ち上がりを最適な補間位置と見なし、その時点で上記
カウンタの値を１サンプル期間ホールドする。このカウ
ンター値は、サンプリングクロックＢの立ち上がりでラ
ッチされる。又、Ｃの立上がりと同時に、マイクロプロ
グラム制御用のフラグＦをセットする。マイク町プログ
ラムはＨに示すように、ボーレート毎の処理の分割回数
のうち、任意の連続した２サンプル区間でフラグのチェ
ックＲ１，ＲＱを行ない、チェック時点でフラグＦがセ
ットされていれば、フラグＦをリセットしつつ、直線補
間処理に移る。チェック時点でフラグがリセットされて
いれば、補間は行なわない。上で述べた様に５、カウン
ター値はサンプリングクロックＢの立ち上がりでラッチ
さ九るため、ＡとＧかられかるように、カウンター値は
補間すべきサンプル区間より常に１サンプル遅れている
。
タイムチャーｉ・を示す、Ａは位相補正されたベースバ
ンド信号であり、サンプリングクロックＢの立ち上がり
時点のみの信号が、サンプル値（Ａの０印部）として存
在する。更に、サンプリングクロックＢの周波数の整数
倍りの周波数で動作するカウンタを設け、そのカウンタ
をサンプリングクロックに同期させて、１ｏｏｄ Ｌカ
ウンタ（Ｌ−１個のクロックをカウントすると零にもど
ろカウンタ）として動作させる。今、抽出クロックＣの
立ち上がりを最適な補間位置と見なし、その時点で上記
カウンタの値を１サンプル期間ホールドする。このカウ
ンター値は、サンプリングクロックＢの立ち上がりでラ
ッチされる。又、Ｃの立上がりと同時に、マイクロプロ
グラム制御用のフラグＦをセットする。マイク町プログ
ラムはＨに示すように、ボーレート毎の処理の分割回数
のうち、任意の連続した２サンプル区間でフラグのチェ
ックＲ１，ＲＱを行ない、チェック時点でフラグＦがセ
ットされていれば、フラグＦをリセットしつつ、直線補
間処理に移る。チェック時点でフラグがリセットされて
いれば、補間は行なわない。上で述べた様に５、カウン
ター値はサンプリングクロックＢの立ち上がりでラッチ
さ九るため、ＡとＧかられかるように、カウンター値は
補間すべきサンプル区間より常に１サンプル遅れている
。
そこで、この性質に注目して、連続したサンプル区間の
うち、最初のサンプルでフラグがセットされていれば、
次のサンプル区間にて、（ｘｌ。
うち、最初のサンプルでフラグがセットされていれば、
次のサンプル区間にて、（ｘｌ。
ＸＱ ９ ｎ、 ）を用いて。
”ｔ ＝ （ｎｔ・ＸＱ ＋（Ｌ ｎｉ ） ” Ｘｔ
］ ／ＬをＥｌの中で実行し、２回めのサンプルでフ
ラグがセットされていれば、そのサンプル区間にて、（
Ｘ３ ｅ ｘ４１ ｎｓ＋ ）を用いて、Ｘｓ ＝ （
ｎｇ ・ Ｘ４ ・ト（Ｌ−ｎｓ ） ・ Ｘ３ ）
／ ＬをＥ。の中で実行する。
］ ／ＬをＥｌの中で実行し、２回めのサンプルでフ
ラグがセットされていれば、そのサンプル区間にて、（
Ｘ３ ｅ ｘ４１ ｎｓ＋ ）を用いて、Ｘｓ ＝ （
ｎｇ ・ Ｘ４ ・ト（Ｌ−ｎｓ ） ・ Ｘ３ ）
／ ＬをＥ。の中で実行する。
第３図は第２図で説明した処理を実行する装置の一実施
例の構成を表したものである。サンプリングクロック×
周波数のＬ倍の周波数の基本クロックＣＬ１で動作する
■ａｄ Ｌカウンター１７に対し、抽出クロック信号Ｃ
Ｌ、 ２の立ち上がりによるラッチ信号をカウンター１
７のディスイネーブル信号ＤＥとし、カウント値ＣＵを
ホールドする。
例の構成を表したものである。サンプリングクロック×
周波数のＬ倍の周波数の基本クロックＣＬ１で動作する
■ａｄ Ｌカウンター１７に対し、抽出クロック信号Ｃ
Ｌ、 ２の立ち上がりによるラッチ信号をカウンター１
７のディスイネーブル信号ＤＥとし、カウント値ＣＵを
ホールドする。
この値はサンプリングクロックＳＣの立ち上がりでラッ
チ回路１８でラッチされ、リードオンリーメモリ（ＲＯ
Ｍ）１９を引いて内分比７の信号ＮＲに変換され、そし
てマイクロプログラム制御の信号処理プロセッサ２０の
入力データとなる。
チ回路１８でラッチされ、リードオンリーメモリ（ＲＯ
Ｍ）１９を引いて内分比７の信号ＮＲに変換され、そし
てマイクロプログラム制御の信号処理プロセッサ２０の
入力データとなる。
信号処理プロセッサ２０はシーケンス制御部２０−１．
演算部２０−２、メモリ部２ｏ−３から成り、補間に必
要な演算を全て行なう。又、カウンター１７の値は、サ
ンプリングクロックｓｃをラッチした信号ＳＣＬによっ
てリセットされ、次回のカウントに備える。又、本信号
ＳＣＬは同時にカウンタのディスイネーブルを解除する
。更に、信号処理プロセッサ２０のマイク、ロブログラ
ムの制御に当っては、抽出クロックＣＬ２の立ち上がり
でセットされ、読み込みと同時に出力データバス２１か
らデコーダ２２を通して復号される信号ＤＣによってリ
セットされる入力フラグＩＦを用いる。このフラグＩＰ
は演算部２０−２でセット／リセットの判定を行なった
後、シーケンス制御部の入力となる。
演算部２０−２、メモリ部２ｏ−３から成り、補間に必
要な演算を全て行なう。又、カウンター１７の値は、サ
ンプリングクロックｓｃをラッチした信号ＳＣＬによっ
てリセットされ、次回のカウントに備える。又、本信号
ＳＣＬは同時にカウンタのディスイネーブルを解除する
。更に、信号処理プロセッサ２０のマイク、ロブログラ
ムの制御に当っては、抽出クロックＣＬ２の立ち上がり
でセットされ、読み込みと同時に出力データバス２１か
らデコーダ２２を通して復号される信号ＤＣによってリ
セットされる入力フラグＩＦを用いる。このフラグＩＰ
は演算部２０−２でセット／リセットの判定を行なった
後、シーケンス制御部の入力となる。
第１図に示した復調処理の全てはマイクロプログラム制
御の信号処理プロセッサで行なっており、ここでの直線
補間演算もＲＯＭ、カウンタおよび敵側のラッチ（２４
，２５，２６）の追加のみで簡単に実現することが可能
である。
御の信号処理プロセッサで行なっており、ここでの直線
補間演算もＲＯＭ、カウンタおよび敵側のラッチ（２４
，２５，２６）の追加のみで簡単に実現することが可能
である。
本発明によれば、ボーレート毎の処理をＬｍ」同以下（
＝Ｍ回）に分割することができ、１回の分割処理あたり
にフラグの監視に必要なダイナミックステップ数をＫと
すると、本来ＫＸＭステップ必要なところを２ＸＫステ
ツプに削減することが出来、ボーレートに対するサンブ
レングレートが高い場合にその効果は大きくなる。
＝Ｍ回）に分割することができ、１回の分割処理あたり
にフラグの監視に必要なダイナミックステップ数をＫと
すると、本来ＫＸＭステップ必要なところを２ＸＫステ
ツプに削減することが出来、ボーレートに対するサンブ
レングレートが高い場合にその効果は大きくなる。
第１図は本発明の方法を実施したＱＰＳＫ復調装置のブ
ロック図、第２図は実施のタイムチャート、第３図は本
発明による直線補間を行なう場合の一実施例の箭成を表
す図面である。 １．２・・・復調入力信号、３・・・位相回転回路、４
゜５・・・位相補正信号、６・・・補正位相信号、７・
・・クロック再生回路、８・・・再生クロック信号、９
・・・キャリア再生回路、１０・・・直線補間回路、１
１．１３・・・識別信号、１４・・・位相不確定除去回
路、１５゜１６・・・復調出力信号、１７・・・モデュ
ロＬカウンタ、１８．２４，２５．２６・・・ラッチ回
路、１９・・・ＲＯＭ、２２・・・デユーダ、２０・・
・マイクロプログラム制御用信号処理プロセッサ、２０
−１・・・シーケンス制御部、２０−２・・・演算部、
２０−３・・・メモリ一部。 第 １ 図 罵 ２ 図
ロック図、第２図は実施のタイムチャート、第３図は本
発明による直線補間を行なう場合の一実施例の箭成を表
す図面である。 １．２・・・復調入力信号、３・・・位相回転回路、４
゜５・・・位相補正信号、６・・・補正位相信号、７・
・・クロック再生回路、８・・・再生クロック信号、９
・・・キャリア再生回路、１０・・・直線補間回路、１
１．１３・・・識別信号、１４・・・位相不確定除去回
路、１５゜１６・・・復調出力信号、１７・・・モデュ
ロＬカウンタ、１８．２４，２５．２６・・・ラッチ回
路、１９・・・ＲＯＭ、２２・・・デユーダ、２０・・
・マイクロプログラム制御用信号処理プロセッサ、２０
−１・・・シーケンス制御部、２０−２・・・演算部、
２０−３・・・メモリ一部。 第 １ 図 罵 ２ 図
Claims (1)
- 【特許請求の範囲】 １、ボーレートとサンプリングレートが１：ｍ（ｍは実
数）であるベースバンド入力信号から最適識別点を補間
位置を示すフラグとその両隣りのサンプル点より補間す
る信号処理方法において、ボーレート毎の処理をｍより
大きい最小整数回以下に分割処理することを特徴とする
非同期補間法。 ゛ ２．第１項記載の方法において、分割処理中連続し
た２サンプル入力時点のみに上記フラグの参照を行なう
ことを特徴とする非同期補間法。 ３、第１項記載の方法において、上記フラグを読み込む
と同時にリセットすることを特徴とする非同期補間法。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP1194484A JPS60157347A (ja) | 1984-01-27 | 1984-01-27 | 非同期補間法 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP1194484A JPS60157347A (ja) | 1984-01-27 | 1984-01-27 | 非同期補間法 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPS60157347A true JPS60157347A (ja) | 1985-08-17 |
Family
ID=11791754
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP1194484A Pending JPS60157347A (ja) | 1984-01-27 | 1984-01-27 | 非同期補間法 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPS60157347A (ja) |
Cited By (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH01264307A (ja) * | 1988-04-15 | 1989-10-20 | Canon Inc | 変調装置 |
| JPH01296745A (ja) * | 1988-05-25 | 1989-11-30 | Hitachi Ltd | ディジタル復調装置 |
| JP2001320434A (ja) * | 2000-05-04 | 2001-11-16 | Samsung Electronics Co Ltd | Ｖｓｂ／ｑａｍ共用受信器及び受信方法 |
-
1984
- 1984-01-27 JP JP1194484A patent/JPS60157347A/ja active Pending
Cited By (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH01264307A (ja) * | 1988-04-15 | 1989-10-20 | Canon Inc | 変調装置 |
| JPH01296745A (ja) * | 1988-05-25 | 1989-11-30 | Hitachi Ltd | ディジタル復調装置 |
| JP2001320434A (ja) * | 2000-05-04 | 2001-11-16 | Samsung Electronics Co Ltd | Ｖｓｂ／ｑａｍ共用受信器及び受信方法 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| KR100195756B1 (ko) | 가변 레이트 복조기의 심볼 타이밍 복원 회로 | |
| EP0088771A4 (en) | ZERO-CROSS-INTERPOLATOR FOR REDUCING ISOCHRONOUS DISTORTION IN A DIGITAL FREQUENCY REVERSE MODULE. | |
| JPS60157347A (ja) | 非同期補間法 | |
| JPH0271639A (ja) | ユニークワード検出方式及び装置 | |
| WO1997008867A1 (en) | Timing recovery and frame synchronization in a cellular communications system | |
| JP2001094531A (ja) | Ｏｆｄｍ信号におけるシンボル境界を表す同期パルスを生成する方法およびｏｆｄｍ信号の受信方法 | |
| JP3132043B2 (ja) | クロック抽出回路 | |
| EP0872985A2 (en) | Symbol synchronisation in multicarrier receivers | |
| US7899858B2 (en) | Filter circuit | |
| AU708424B2 (en) | Phase estimating circuit and demodulating circuit | |
| JPS62183247A (ja) | 位相変調信号復調方式 | |
| JPS5895447A (ja) | クロツク再生回路 | |
| KR0156196B1 (ko) | 디지탈 타이밍 복원장치 | |
| JPS6096051A (ja) | ビツトタイミング再生方式 | |
| JPS5974757A (ja) | 同期信号検出回路 | |
| KR100212065B1 (ko) | 에이엠피에스시스템에서의 에프엠 디지털 데이터 복조를 위한 심볼동기회로 | |
| US7336731B2 (en) | Demodulator with phase-adjusting function | |
| JPS59215115A (ja) | 位相差検出回路 | |
| JPH01240038A (ja) | ピーク値比較型タイミング再生方式 | |
| JP3555006B2 (ja) | フィルタ装置 | |
| KR20010056885A (ko) | 디지탈 심볼 복구용 보간기 | |
| CN117596371A (zh) | 一种逐行倒相标识的判断方法及装置 | |
| JPS6137819B2 (ja) | ||
| JPH03205940A (ja) | ディジタル復調器 | |
| JPS60126940A (ja) | シンボルタイミング抽出装置 |