JPH0722294B2 - 自動周波数制御方式 - Google Patents
自動周波数制御方式Info
- Publication number
- JPH0722294B2 JPH0722294B2 JP2109928A JP10992890A JPH0722294B2 JP H0722294 B2 JPH0722294 B2 JP H0722294B2 JP 2109928 A JP2109928 A JP 2109928A JP 10992890 A JP10992890 A JP 10992890A JP H0722294 B2 JPH0722294 B2 JP H0722294B2
- Authority
- JP
- Japan
- Prior art keywords
- signal
- output
- filter
- frequency
- time
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
Landscapes
- Digital Transmission Methods That Use Modulated Carrier Waves (AREA)
Description
【発明の詳細な説明】 （産業上の利用分野） 本発明は、位相偏移変調を用いたディジタル通信システ
ムにおいて、伝送路上で生じる搬送波周波数の不確定な
変動を受信器側で補償する自動周波数制御方式に関す
る。
ムにおいて、伝送路上で生じる搬送波周波数の不確定な
変動を受信器側で補償する自動周波数制御方式に関す
る。
（従来の技術） 数GHzの高い搬送波周波数を用いるディジタル通信シス
テムでは、伝送路上における周波数変換や無線局の移動
に伴うドップラー効果等が原因となって搬送波周波数に
大きな変動が生じる。特に、低変調速度の通信システム
では、最大周波数オフセットが変調周波数と同程度にな
る場合もある。一般に、この搬送波周波数の変動は、受
信器側での自動周波数制御によって補償される。
テムでは、伝送路上における周波数変換や無線局の移動
に伴うドップラー効果等が原因となって搬送波周波数に
大きな変動が生じる。特に、低変調速度の通信システム
では、最大周波数オフセットが変調周波数と同程度にな
る場合もある。一般に、この搬送波周波数の変動は、受
信器側での自動周波数制御によって補償される。
従来の自動周波数制御方式としては、第２図に示すよう
なクロスプロダクト型周波数弁別器を用いた自動周波数
制御方式がある。第２図中で、細線は実信号、太線は直
交信号を示す。複素乗算器14は、PSK（位相偏移変調）
信号を準同期復調した直交信号を入力し、VCO（電圧制
御発振器）23から供給される補償信号により入力する直
交信号の周波数変動の補償を行う。サンプラ15は、複素
乗算器14から出力される信号を受け、該信号を外部から
供給される変調クロックでサンプルし、変調周期Ｔ毎に
1/2変調周期の時刻T/2におけるサンプルＳ（T/2）、す
なわち信号点のサンプルを出力する。このサンプルＳ
（T/2）は、周波数変動が補償された受信信号として外
部に出力される。変調除去手段16は、サンプラ15から出
力されるサンプルＳ（T/2）を受け、逓倍操作により入
力信号であるサンプルＳ（T/2）の変調を除去する。遅
延手段17は、変調除去手段16から出力される信号の実部
を受け、該実部に変調周期Ｔの時間だけ遅延を与えて出
力する。遅延手段18は、変調除去手段16から出力される
信号の虚部を受け、該虚部に変調周期Ｔの時間だけ遅延
を与えて出力する。乗算器19は、遅延手段17の出力と変
調除去手段16から出力される信号の虚部とを乗算する。
乗算器20は、遅延手段18の出力と変調除去手段16から出
力される信号の実部とを乗算する。減算器21は、乗算器
19の出力から乗算器20の出力を減算する。この減算器21
の出力が前記周波数変動を示す信号である。ループフィ
ルタ22は、この周波数変動信号を平均する。VCO23は、
ループフィルタ22から出力される信号により出力信号の
周波数が制御され、該出力信号を前記周波数変動を補償
する補償信号として複素乗算器14に出力する。ここで、
受信搬送波の周波数変動をΔｆ、PSK信号の変調相数を
Ｍ（Ｍは正の整数）とおくと、変調除去手段16で変調を
除去された信号ｒ（ｔ）は、 ｒ（ｔ）＝exp（j2πＭΔft） と表される。したがって、減算器21の出力ｄ（nT）は、 ｄ（nT）＝sin（２πＭΔfT） （ｎ＝0,1,2,…） となる。上式より、引き込み可能な周波数変動の範囲｜
Δf|は、 ｜Δf|＜fs/2M となる。ここで、fsは変調周波数で1/Tで表される。
なクロスプロダクト型周波数弁別器を用いた自動周波数
制御方式がある。第２図中で、細線は実信号、太線は直
交信号を示す。複素乗算器14は、PSK（位相偏移変調）
信号を準同期復調した直交信号を入力し、VCO（電圧制
御発振器）23から供給される補償信号により入力する直
交信号の周波数変動の補償を行う。サンプラ15は、複素
乗算器14から出力される信号を受け、該信号を外部から
供給される変調クロックでサンプルし、変調周期Ｔ毎に
1/2変調周期の時刻T/2におけるサンプルＳ（T/2）、す
なわち信号点のサンプルを出力する。このサンプルＳ
（T/2）は、周波数変動が補償された受信信号として外
部に出力される。変調除去手段16は、サンプラ15から出
力されるサンプルＳ（T/2）を受け、逓倍操作により入
力信号であるサンプルＳ（T/2）の変調を除去する。遅
延手段17は、変調除去手段16から出力される信号の実部
を受け、該実部に変調周期Ｔの時間だけ遅延を与えて出
力する。遅延手段18は、変調除去手段16から出力される
信号の虚部を受け、該虚部に変調周期Ｔの時間だけ遅延
を与えて出力する。乗算器19は、遅延手段17の出力と変
調除去手段16から出力される信号の虚部とを乗算する。
乗算器20は、遅延手段18の出力と変調除去手段16から出
力される信号の実部とを乗算する。減算器21は、乗算器
19の出力から乗算器20の出力を減算する。この減算器21
の出力が前記周波数変動を示す信号である。ループフィ
ルタ22は、この周波数変動信号を平均する。VCO23は、
ループフィルタ22から出力される信号により出力信号の
周波数が制御され、該出力信号を前記周波数変動を補償
する補償信号として複素乗算器14に出力する。ここで、
受信搬送波の周波数変動をΔｆ、PSK信号の変調相数を
Ｍ（Ｍは正の整数）とおくと、変調除去手段16で変調を
除去された信号ｒ（ｔ）は、 ｒ（ｔ）＝exp（j2πＭΔft） と表される。したがって、減算器21の出力ｄ（nT）は、 ｄ（nT）＝sin（２πＭΔfT） （ｎ＝0,1,2,…） となる。上式より、引き込み可能な周波数変動の範囲｜
Δf|は、 ｜Δf|＜fs/2M となる。ここで、fsは変調周波数で1/Tで表される。
（発明が解決しようとする課題） 以上に説明したように従来の自動周波数制御方式では、
周波数誤差を検出するために、受信信号の変調を逓倍操
作により除去する必要がある。その結果、変調相数が増
加するにしたがい周波数引き込み範囲が狭くなる。ま
た、低SN時には非線形損失が問題となってくる。
周波数誤差を検出するために、受信信号の変調を逓倍操
作により除去する必要がある。その結果、変調相数が増
加するにしたがい周波数引き込み範囲が狭くなる。ま
た、低SN時には非線形損失が問題となってくる。
そこで本発明は、変調周期内の異なる時刻において、各
々別途等化した２点の収束信号を用いて周波数誤差を検
出し、その出力でVCOを制御して搬送波周波数変動を補
償することで、同期終了時のパターンジッタをなくし、
同時に広い周波数引き込み範囲を実現する自動周波数制
御方式を提供することを目的とする。
々別途等化した２点の収束信号を用いて周波数誤差を検
出し、その出力でVCOを制御して搬送波周波数変動を補
償することで、同期終了時のパターンジッタをなくし、
同時に広い周波数引き込み範囲を実現する自動周波数制
御方式を提供することを目的とする。
（課題を解決するための手段） 本発明の自動周波数制御方式は、 搬送波周波数が不確定に変動する位相偏移変調信号を直
交周波数変換した信号または前記位相偏移変調信号を準
同期復調した直交信号を入力信号として入力し、外部か
ら供給される補償信号により前記入力信号の周波数変動
の補償を行う周波数変動補償手段と、 該周波数変動補償手段から出力される信号を受け、該信
号を外部から供給される変調クロックに同期したクロッ
クでサンプルし、変調周期毎に変調周期内の第１の時刻
と第２の時刻と1/2変調周期の時刻におけるサンプルを
それぞれ第１のサンプル、第２のサンプルおよび周波数
変動を補償した受信信号として出力するサンプラと、 該サンプラから出力される第１のサンプルの実部を受
け、該実部に対して符号間干渉をなくすように等化を行
う第１のフィルタと、 該第１のフィルタと同特性を有し、前記サンプラから出
力される第１のサンプルの虚部を受け、該虚部に対して
符号間干渉をなくすように等化を行う第２のフィルタ
と、 前記サンプラから出力される第２のサンプルの実部を受
け、該実部に対して符号間干渉をなくすように等化を行
う第３のフィルタと、 該第３のフィルタと同特性を有し、前記サンプラから出
力される第２のサンプルの虚部を受け、該虚部に対して
符号間干渉をなくすように等化を行う第４のフィルタ
と、 前記第１のフィルタから出力される信号を受け、該信号
に前記第１の時刻から前記第２の時刻までの時間の遅延
を与える第１の遅延手段と、 前記第２のフィルタから出力される信号を受け、該信号
に前記第１の時刻から前記第２の時刻までの時間の遅延
を与える第２の遅延手段と、 前記第１の遅延手段から出力される信号と前記第４のフ
ィルタから出力される信号とを乗算する第１の乗算器
と、 前記第２の遅延手段から出力される信号と前記第３のフ
ィルタから出力される信号とを乗算する第２の乗算器
と、 前記第１の乗算器の出力と前記第２の乗算器の出力との
差を生成し、該差を前記周波数変動の信号として出力す
る減算器と、 該減算器から出力される前記周波数変動信号を受け、該
周波数変動信号を平均するループフィルタと、 該ループフィルタから出力される信号により出力信号の
周波数が制御され、該出力信号を前記周波数変動を補償
する前記補償信号として前記周波数変動補償手段に出力
する電圧制御発振器と を備える。
交周波数変換した信号または前記位相偏移変調信号を準
同期復調した直交信号を入力信号として入力し、外部か
ら供給される補償信号により前記入力信号の周波数変動
の補償を行う周波数変動補償手段と、 該周波数変動補償手段から出力される信号を受け、該信
号を外部から供給される変調クロックに同期したクロッ
クでサンプルし、変調周期毎に変調周期内の第１の時刻
と第２の時刻と1/2変調周期の時刻におけるサンプルを
それぞれ第１のサンプル、第２のサンプルおよび周波数
変動を補償した受信信号として出力するサンプラと、 該サンプラから出力される第１のサンプルの実部を受
け、該実部に対して符号間干渉をなくすように等化を行
う第１のフィルタと、 該第１のフィルタと同特性を有し、前記サンプラから出
力される第１のサンプルの虚部を受け、該虚部に対して
符号間干渉をなくすように等化を行う第２のフィルタ
と、 前記サンプラから出力される第２のサンプルの実部を受
け、該実部に対して符号間干渉をなくすように等化を行
う第３のフィルタと、 該第３のフィルタと同特性を有し、前記サンプラから出
力される第２のサンプルの虚部を受け、該虚部に対して
符号間干渉をなくすように等化を行う第４のフィルタ
と、 前記第１のフィルタから出力される信号を受け、該信号
に前記第１の時刻から前記第２の時刻までの時間の遅延
を与える第１の遅延手段と、 前記第２のフィルタから出力される信号を受け、該信号
に前記第１の時刻から前記第２の時刻までの時間の遅延
を与える第２の遅延手段と、 前記第１の遅延手段から出力される信号と前記第４のフ
ィルタから出力される信号とを乗算する第１の乗算器
と、 前記第２の遅延手段から出力される信号と前記第３のフ
ィルタから出力される信号とを乗算する第２の乗算器
と、 前記第１の乗算器の出力と前記第２の乗算器の出力との
差を生成し、該差を前記周波数変動の信号として出力す
る減算器と、 該減算器から出力される前記周波数変動信号を受け、該
周波数変動信号を平均するループフィルタと、 該ループフィルタから出力される信号により出力信号の
周波数が制御され、該出力信号を前記周波数変動を補償
する前記補償信号として前記周波数変動補償手段に出力
する電圧制御発振器と を備える。
（実施例） 次に、本発明について図面を参照して説明する。
第１図は本発明の自動周波数制御方式の一実施例の構成
を示すブロック図である。本実施例においては、サンプ
ラ２に供給するクロックとして変調クロックの４倍のク
ロックを用いると回路構成が容易になり、最も実用的で
あるから、サンプラ２に供給するクロックは変調クロッ
クの４倍のクロックとする。搬送波周波数が不確定に変
動するPSK（位相偏移変調）信号の周波数変動を補償す
るために、複素乗算器１は、PSK信号を準同期復調した
直交信号を入力として、VCO（電圧制御発振器）13から
供給される補償信号でその周波数変動の補償を行う。サ
ンプラ２は、複素乗算器１から出力される信号を受け、
該信号を変調クロックの４倍のクロックでサンプルし、
変調周期Ｔ毎に1/4変調周期の時刻T/4と、3/4変調周期
の時刻3T/4と、1/2変調周期の時刻T/2におけるサンプル
Ｓ（T/4）101、Ｓ（3T/4）102、Ｓ（T/2）103を出力す
る。サンプルＳ（T/2）103は、信号点のサンプルとな
り、周波数変動が補償された受信信号として外部に出力
される。フィルタ３は、サンプラ２から出力される1/4
変調周期の時刻T/4のサンプルＳ（T/4）101の実部Re
［Ｓ（T/4）］を受け、該実部に対して符号間干渉をな
くすように等化を行う。フィルタ４は、フィルタ３と同
特性を有し、サンプラ２から出力される1/4変調周期の
時刻T/4のサンプルＳ（T/4）101の虚部Im［Ｓ（T/4）］
を受け、該虚部に対して符号間干渉をなくすように等化
を行う。フィルタ５は、サンプラ２から出力される3/4
変調周期の時刻3T/4のサンプルＳ（3T/4）102の実部Re
［Ｓ（3T/4）］を受け、該実部に対して符号間干渉をな
くすように等化を行う。フィルタ６は、フィルタ５と同
特性を有し、サンプラ２から出力される3/4変調周期の
時刻3T/4のサンプルＳ（3T/4）102の虚部Im［Ｓ（3T/
4）］を受け、該虚部に対して符号間干渉をなくすよう
に等化を行う。遅延手段７はフィルタ３から出力される
信号を受け、該信号に1/2変調周期の時間T/2だけ遅延を
与える。遅延手段８はフィルタ４から出力される信号を
受け、該信号に1/2変調周期の時間T/2だけ遅延を与え
る。乗算器９は、遅延手段７の出力とフィルタ６の出力
とを乗算する。乗算器10は、遅延手段８の出力とフィル
タ５の出力とを乗算する。減算器11は、乗算器９の出力
から乗算器10の出力を減算する。この減算器11の出力が
前記周波数変動を示す信号である。ループフィルタ12
は、減算器11から出力される周波数変動信号を受け、該
周波数変動信号を平均する。VCO13は、ループフィルタ1
2から出力される信号により出力信号の周波数が制御さ
れ、該出力信号を周波数変動を補償する前記補償信号と
して複素乗算器１に出力する。
を示すブロック図である。本実施例においては、サンプ
ラ２に供給するクロックとして変調クロックの４倍のク
ロックを用いると回路構成が容易になり、最も実用的で
あるから、サンプラ２に供給するクロックは変調クロッ
クの４倍のクロックとする。搬送波周波数が不確定に変
動するPSK（位相偏移変調）信号の周波数変動を補償す
るために、複素乗算器１は、PSK信号を準同期復調した
直交信号を入力として、VCO（電圧制御発振器）13から
供給される補償信号でその周波数変動の補償を行う。サ
ンプラ２は、複素乗算器１から出力される信号を受け、
該信号を変調クロックの４倍のクロックでサンプルし、
変調周期Ｔ毎に1/4変調周期の時刻T/4と、3/4変調周期
の時刻3T/4と、1/2変調周期の時刻T/2におけるサンプル
Ｓ（T/4）101、Ｓ（3T/4）102、Ｓ（T/2）103を出力す
る。サンプルＳ（T/2）103は、信号点のサンプルとな
り、周波数変動が補償された受信信号として外部に出力
される。フィルタ３は、サンプラ２から出力される1/4
変調周期の時刻T/4のサンプルＳ（T/4）101の実部Re
［Ｓ（T/4）］を受け、該実部に対して符号間干渉をな
くすように等化を行う。フィルタ４は、フィルタ３と同
特性を有し、サンプラ２から出力される1/4変調周期の
時刻T/4のサンプルＳ（T/4）101の虚部Im［Ｓ（T/4）］
を受け、該虚部に対して符号間干渉をなくすように等化
を行う。フィルタ５は、サンプラ２から出力される3/4
変調周期の時刻3T/4のサンプルＳ（3T/4）102の実部Re
［Ｓ（3T/4）］を受け、該実部に対して符号間干渉をな
くすように等化を行う。フィルタ６は、フィルタ５と同
特性を有し、サンプラ２から出力される3/4変調周期の
時刻3T/4のサンプルＳ（3T/4）102の虚部Im［Ｓ（3T/
4）］を受け、該虚部に対して符号間干渉をなくすよう
に等化を行う。遅延手段７はフィルタ３から出力される
信号を受け、該信号に1/2変調周期の時間T/2だけ遅延を
与える。遅延手段８はフィルタ４から出力される信号を
受け、該信号に1/2変調周期の時間T/2だけ遅延を与え
る。乗算器９は、遅延手段７の出力とフィルタ６の出力
とを乗算する。乗算器10は、遅延手段８の出力とフィル
タ５の出力とを乗算する。減算器11は、乗算器９の出力
から乗算器10の出力を減算する。この減算器11の出力が
前記周波数変動を示す信号である。ループフィルタ12
は、減算器11から出力される周波数変動信号を受け、該
周波数変動信号を平均する。VCO13は、ループフィルタ1
2から出力される信号により出力信号の周波数が制御さ
れ、該出力信号を周波数変動を補償する前記補償信号と
して複素乗算器１に出力する。
第３図は搬送波周波数変動のないPSK信号を準同期復調
して一般に用いられる最適受信フィルタを通した後の復
調信号を示す図である。本図において、同一変調符号を
変調周期をＴで表す。第４図は第１図の実施例において
準同期復調信号をフィルタ３または４で等化した後の復
調信号を示す図である。本図では、1/4変調周期の時刻T
/4で信号が等化されている。第５図は第１図の実施例に
おいて準同期復調信号をフィルタ５または６で等化した
後の復調信号を示す図である。本図では、3T/4変調信号
の時刻3T/4で信号が等化されている。時間Ｔでは変調に
よる符号の変化は生じないから、時刻T/4と時刻3T/4で
の変調符号は同一である。したがって時刻T/4から時刻3
T/4までの時間T/2で生じた位相の変化は変調の影響を受
けず、周波数変動だけに起因する。よって、クロスプロ
ダクト型周波数弁別器に、時刻T/4と時刻3T/4で各々等
化した収束信号を入力することで周波数誤差を検出でき
る。このような方法で検出した周波数誤差に基づき、VC
O13を制御し、搬送波周波数変動の補償を行うのが本発
明の特徴である。以上の説明に用いた第３図、第４図お
よび第５図では、２相または４相変調信号を想定してい
るが、Ｍ相変調信号においても同様の効果が得られるこ
とは言うまでもない。
して一般に用いられる最適受信フィルタを通した後の復
調信号を示す図である。本図において、同一変調符号を
変調周期をＴで表す。第４図は第１図の実施例において
準同期復調信号をフィルタ３または４で等化した後の復
調信号を示す図である。本図では、1/4変調周期の時刻T
/4で信号が等化されている。第５図は第１図の実施例に
おいて準同期復調信号をフィルタ５または６で等化した
後の復調信号を示す図である。本図では、3T/4変調信号
の時刻3T/4で信号が等化されている。時間Ｔでは変調に
よる符号の変化は生じないから、時刻T/4と時刻3T/4で
の変調符号は同一である。したがって時刻T/4から時刻3
T/4までの時間T/2で生じた位相の変化は変調の影響を受
けず、周波数変動だけに起因する。よって、クロスプロ
ダクト型周波数弁別器に、時刻T/4と時刻3T/4で各々等
化した収束信号を入力することで周波数誤差を検出でき
る。このような方法で検出した周波数誤差に基づき、VC
O13を制御し、搬送波周波数変動の補償を行うのが本発
明の特徴である。以上の説明に用いた第３図、第４図お
よび第５図では、２相または４相変調信号を想定してい
るが、Ｍ相変調信号においても同様の効果が得られるこ
とは言うまでもない。
なお、第１図は、全ディジタル的に処理を行う自動周波
数制御方式の構成を示しているが、一部にアナログ処理
を取り入れることもできる。たとえば、複素乗算器１を
アナログ乗算器に置き換え、VCO13にIF帯域のアナログV
COを用い、アナログ乗算器とサンプラ２との間およびル
ープフィルタ12とVCO13との間に、各々A/D変換器、D/A
変換器をおく構成も当然考えられる。しかし、本質的に
は第１図と変わりない。
数制御方式の構成を示しているが、一部にアナログ処理
を取り入れることもできる。たとえば、複素乗算器１を
アナログ乗算器に置き換え、VCO13にIF帯域のアナログV
COを用い、アナログ乗算器とサンプラ２との間およびル
ープフィルタ12とVCO13との間に、各々A/D変換器、D/A
変換器をおく構成も当然考えられる。しかし、本質的に
は第１図と変わりない。
（発明の効果） 以上に説明したように本発明では、変調周期内の異なる
時刻において、各々別途等化した２点の収束信号の位相
変化を観測することで、変調による符号変化に依存せず
周波数誤差を検出できる。したがって、平均周波数誤差
がほぼ零となる同期終了時には、変調によるパターンジ
ッタがなくなる。また、変調除去手段を用いないから、
広い周波数引き込み範囲を実現でき、逓倍操作による非
線形損失が回避できる等の効果がある。
時刻において、各々別途等化した２点の収束信号の位相
変化を観測することで、変調による符号変化に依存せず
周波数誤差を検出できる。したがって、平均周波数誤差
がほぼ零となる同期終了時には、変調によるパターンジ
ッタがなくなる。また、変調除去手段を用いないから、
広い周波数引き込み範囲を実現でき、逓倍操作による非
線形損失が回避できる等の効果がある。
第１図は本発明の一実施例の構成を示すブロック図、第
２図は従来の自動周波数制御方式を示すブロック図、第
３図は搬送波周波数変動のないPSK信号を準同期復調し
て最適受信フィルタを通した後の復調信号を示す図、第
４図は第１図の実施例において準同期復調信号をフィル
タ３または４で等化した後の復調信号を示す図、第５図
は第１図の実施例において準同期復調信号をフィルタ５
または６で等化した後の復調信号を示す図である。 1,14…複素乗算器、2,15…サンプラ、3,4,5,6…フィル
タ、7,8,17,18…遅延手段、9,10,19,20…乗算器、11,21
…減算器、12,22…ループフィルタ、13,23…VCO（電圧
制御発振器）。
２図は従来の自動周波数制御方式を示すブロック図、第
３図は搬送波周波数変動のないPSK信号を準同期復調し
て最適受信フィルタを通した後の復調信号を示す図、第
４図は第１図の実施例において準同期復調信号をフィル
タ３または４で等化した後の復調信号を示す図、第５図
は第１図の実施例において準同期復調信号をフィルタ５
または６で等化した後の復調信号を示す図である。 1,14…複素乗算器、2,15…サンプラ、3,4,5,6…フィル
タ、7,8,17,18…遅延手段、9,10,19,20…乗算器、11,21
…減算器、12,22…ループフィルタ、13,23…VCO（電圧
制御発振器）。
Claims (1)
- 【請求項１】搬送波周波数が不確定に変動する位相偏移
変調信号を直交周波数変換した信号または前記位相偏移
変調信号を準同期復調した直交信号を入力信号として入
力し、外部から供給される補償信号により前記入力信号
の周波数変動の補償を行う周波数変動補償手段と、 該周波数変動補償手段から出力される信号を受け、該信
号を外部から供給される変調クロックに同期したクロッ
クでサンプルし、変調周期毎に変調周期内の第１の時刻
と第２の時刻と1/2変調周期の時刻におけるサンプルを
それぞれ第１のサンプル、第２のサンプルおよび周波数
変動を補償した受信信号として出力するサンプラと、 該サンプラから出力される第１のサンプルの実部を受
け、該実部に対して符号間干渉をなくすように等化を行
う第１のフィルタと、 該第１のフィルタと同特性を有し、前記サンプラから出
力される第１のサンプルの虚部を受け、該虚部に対して
符号間干渉をなくすように等化を行う第２のフィルタ
と、 前記サンプラから出力される第２のサンプルの実部を受
け、該実部に対して符号間干渉をなくすように等化を行
う第３のフィルタと、 該第３のフィルタと同特性を有し、前記サンプラから出
力される第２のサンプルの虚部を受け、該虚部に対して
符号間干渉をなくすように等化を行う第４のフィルタ
と、 前記第１のフィルタから出力される信号を受け、該信号
に前記第１の時刻から前記第２の時刻までの時間の遅延
を与える第１の遅延手段と、 前記第２のフィルタから出力される信号を受け、該信号
に前記第１の時刻から前記第２の時刻までの時間の遅延
を与える第２の遅延手段と、 前記第１の遅延手段から出力される信号と前記第４のフ
ィルタから出力される信号とを乗算する第１の乗算器
と、 前記第２の遅延手段から出力される信号と前記第３のフ
ィルタから出力される信号とを乗算する第２の乗算器
と、 前記第１の乗算器の出力と前記第２の乗算器の出力との
差を生成し、該差を前記周波数変動の信号として出力す
る減算器と、 該減算器から出力される前記周波数変動信号を受け、該
周波数変動信号を平均するループフィルタと、 該ループフィルタから出力される信号により出力信号の
周波数が制御され、該出力信号を前記周波数変動を補償
する前記補償信号として前記周波数変動補償手段に出力
する電圧制御発振器と を備えることを特徴とする自動周波数制御方式。
Priority Applications (4)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2109928A JPH0722294B2 (ja) | 1990-04-25 | 1990-04-25 | 自動周波数制御方式 |
| CA002025135A CA2025135C (en) | 1989-09-13 | 1990-09-12 | Frequency tracking circuit using samples equalized at different sampling instants of same clock period |
| AU62496/90A AU628765B2 (en) | 1989-09-13 | 1990-09-13 | Frequency tracking circuit using samples equalized at different sampling instants of same clock period |
| US07/582,147 US5036296A (en) | 1989-09-13 | 1990-09-13 | Frequency tracking circuit using samples equalized at different sampling instants of same clock period |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2109928A JPH0722294B2 (ja) | 1990-04-25 | 1990-04-25 | 自動周波数制御方式 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPH047942A JPH047942A (ja) | 1992-01-13 |
| JPH0722294B2 true JPH0722294B2 (ja) | 1995-03-08 |
Family
ID=14522666
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP2109928A Expired - Fee Related JPH0722294B2 (ja) | 1989-09-13 | 1990-04-25 | 自動周波数制御方式 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPH0722294B2 (ja) |
Families Citing this family (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP3190318B2 (ja) | 1999-07-07 | 2001-07-23 | 三菱電機株式会社 | 周波数誤差推定装置および周波数誤差推定方法 |
| CN112748409B (zh) * | 2020-12-21 | 2024-02-13 | 中国航天科工集团八五一一研究所 | 一种基于fpga的干扰信号压缩存储方法 |
-
1990
- 1990-04-25 JP JP2109928A patent/JPH0722294B2/ja not_active Expired - Fee Related
Also Published As
| Publication number | Publication date |
|---|---|
| JPH047942A (ja) | 1992-01-13 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US6295325B1 (en) | Fixed clock based arbitrary symbol rate timing recovery loop | |
| JP2712706B2 (ja) | 適応位相検出同期方法 | |
| US4320517A (en) | Method and device for effecting the initial adjustment of the clock in a synchronous data receiver | |
| US4344178A (en) | Costas loop QPSK demodulator | |
| US6654432B1 (en) | Joint maximum likelihood frame and timing estimation for a digital receiver | |
| US4583048A (en) | MSK digital demodulator for burst communications | |
| US5049830A (en) | Carrier recovery system and digital phase demodulator | |
| US6359878B1 (en) | Non-data-aided maximum likelihood based feedforward timing synchronization method | |
| JP3910443B2 (ja) | 自動周波数制御装置 | |
| CA2079292C (en) | Fast response matched filter receiver with decision feedback equalizer | |
| US6430235B1 (en) | Non-data-aided feedforward timing synchronization method | |
| US4518922A (en) | Decision-directed, automatic frequency control technique for non-coherently demodulated M-ARY frequency shift keying | |
| JPH03188738A (ja) | Ｐｓｋ信号復調方式及び装置 | |
| US5524126A (en) | Symbol timing recovery using fir data interpolators | |
| US6377634B1 (en) | Circuit for reproducing bit timing and method of reproducing bit timing | |
| US5036296A (en) | Frequency tracking circuit using samples equalized at different sampling instants of same clock period | |
| US5914985A (en) | Digital demodulator | |
| US5090027A (en) | Coherent PSK demodulator with adaptive line enhancer | |
| KR100504761B1 (ko) | 직교 진폭 변조를 위한 구성 성분의 타이밍 회복 시스템 | |
| EP0486839B1 (en) | Quasi-coherent MPSK demodulator | |
| US5442582A (en) | Transversal filter allrate equalizer for use at intermediate frequency | |
| JP2000244440A (ja) | 周波数オフセット補正装置 | |
| US4949357A (en) | Synchronizing circuit for offset quaternary phase shift keying | |
| US4712222A (en) | Adaptive recursive phase offset tracking system | |
| JPH0722294B2 (ja) | 自動周波数制御方式 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| LAPS | Cancellation because of no payment of annual fees |