JPH04262637A - アナログ−デジタル変換器 - Google Patents

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】

【０００１】

【産業上の利用分野】本発明はデイジタル信号処理によ
るデータ伝送に用いられるアナログ−デジタル変換（以
下「Ａ／Ｄ変換」と称す）に関するものである。

【０００２】

【従来の技術】一般に、通信端末側においては、データ
はデジタル処理されているが、データ伝送における通信
媒体である回線においては、アナログ信号によりデータ
の授受が行なわれている。このため、送信側で変調処理
されてアナログ信号に変換されて送られてくる伝送デー
タを受信した受信側端末においては、変復調装置（モデ
ム）で回線よりのアナログデータをＡ／Ｄ変換した後復
調処理を行ない、元のデータに戻していた。

【０００３】従来のデータ伝送システムにおいて用いら
れているモデムにおける、回線側からの受信、特に受信
タイミング抽出、および制御に関する回路構成を図４に
示す。図４において、符号４０１は回線より受信された
アナログ信号入力を、対応するデイジタル信号に変換す
るＡ／Ｄ変換器であり、符号４０２は位相誤差検出処理
を含むデイジタル信号処理を行なうデイジタルシグナル
プロセツサ（以下「ＤＳＰ」と称す）である。

【０００４】Ａ／Ｄ変換器４０１の可変分周器４１６は
、発振器４１７よりの発振クロツク信号を分周比設定部
４１５の設定分周比に従つて分周してＡ／Ｄ変換部４１
１に送り、該Ａ／Ｄ変換部４１１のＡ／Ｄ変換を行なう
サンプリングタイミング信号とするものである。アナロ
グ信号入力はＡ／Ｄ変換器４０１のＡ／Ｄ変換部４１１
に入力され、ここで対応するデイジタルデータに変換さ
れて、ＤＳＰ４０２の復調部４１２に入力される。復調
部４１２で復調されたデータは等化部４１８とともに、
タイミング抽出部４１３にも送られる。タイミング抽出
部４１３では、復調データよりタイミング成分を抽出し
て位相誤差検出部４１４に送り、位相誤差検出部４１４
によつて位相誤差が計算され、Ａ／Ｄ変換器４０１の分
周比設定部４１５に送られる。

【０００５】分周比設定部４１５は検出誤差を減少させ
るように分周比を設定して可変分周器４１６に設定する
。そして、変調タイミングと受信動作タイミングの位相
差に応じて可変分周器４１６の分周比を増加、減少させ
ることによつてタイミング同期が行なわれる。

【０００６】

【発明が解決しようとしている課題】しかしながら、可
変分周器４１６は微小な調整ができるのみであり、調整
できる分周比はサンプリング周波数の１％程度が上限で
ある。ＣＣＩＴＴ勧告Ｖ．２９を例にとると、データモ
ードの前に受信動作の準備としてトレーニングモードが
設けられており、その中でタイミング引込用としてセグ
メント２がある。

【０００７】等化器は、タイミング位相差によつて、そ
の性能が大きく低下する。このために、このセグメント
２（１２８シンボルインターバル）の間にタイミング位
相誤差を０にできなかつた場合、続いて行なわれる等化
器の調整（セグメント３）が正しく行なわれない場合が
ある。前述のような従来のＡ／Ｄ変換器４０１において
、発振器４１７よりのマスタークロツクの周波数を４．
９１５２ＭＨｚ、Ａ／Ｄ変換部４１１でのサンプリング
周波数を９６００Ｈｚ、変調速度を２４００ボーとする
場合の動作について説明する。

【０００８】この場合、分周比設定部４１５に、分周比
として５１２を設定することにより、可変分周器４１６
の出力は９６００Ｈｚとなる。Ａ／Ｄ変換部４１１は、
そのタイミングにしたがつて入力されるアナログ信号を
１／９６００秒ごとにサンプリングし、デイジタルデー
タに変換する。ここで、位相が所望のサンプリング点に
対し、１８０ｏ　ずれていると仮定する。位相を合わせ
込むために分周比設定部４１５に設定できる分周比の最
大の増減を２であるとすると、位相が合致するまでに少
なくとも１２８シンボルインターバルかかることになり
、セグメント２の間にタイミング同期が行なえない場合
がある。

【０００９】

【課題を解決するための手段】本発明は以上の課題を解
決することを目的として成されたもので、上述の課題を
解決する一手段として以下の構成を備える。即ち、入力
されたアナログ信号をデイジタル信号に変換するサンプ
リングを行なうためのサンプリングクロツクを削除する
ことによりサンプリングタイミングの調整を行なうサン
プリングタイミング調整手段と、該サンプリングタイミ
ング調整手段によるクロツク削除量を設定する設定手段
とを備える。

【００１０】

【作用】以上の構成において、Ａ／Ｄ変換におけるサン
プリングタイミングを広い範囲で変更することができ、
例えば、モデム等に適用することにより、変調タイミン
グと受信動作タイミングの位相誤差に応じて、Ａ／Ｄ変
換の動作基準クロツクの削除を制御して高速にタイミン
グ同期したクロツクを得ることができる。

【００１１】

【実施例】以下、図面を参照して本発明に係る一実施例
を詳細に説明する。図１は、本発明をデータ伝送システ
ムにおいて用いられているモデムにおける受信データの
Ａ／Ｄ変換部に適用した一実施例の、回線側からの受信
、特に受信タイミング抽出、および制御に関する回路構
成を示す図である。

【００１２】図１において、１０１はＡ／Ｄ変換器、１
０２はデイジタル信号処理部を示すブロツク図である。 符号１０２及び１１１〜１１８は、略図４に示した符号
４０２及び４１１　　〜４１８と同様構成である。本実
施例では、図４の構成に、クロツク削除部１１９及びク
ロツク削除量設定部１２０が追加された構成となつてい
る。

【００１３】まず、回線インターフエースよりのアナロ
グ入力信号がＡ／Ｄ変換器１０１のＡ／Ｄ変換部１１１
の入力に接続される。その出力はデイジタル信号処理部
１０２の復調部１１２の入力に接続され、復調部１１２
の出力はタイミング抽出部１１３に入力され、その出力
は位相誤差検出部１１４の入力となる。位相誤差検出部
１１４の出力は、Ａ／Ｄ変換器１０１の分周比設定部１
１５の入力に接続され、その出力は可変分周器１１６の
入力となる。

【００１４】位相誤差検出部１１４よりの出力は、クロ
ツク削除量設定部１２０に入力され、クロツク削除量設
定部１２０の出力はクロツク削除部１１９の一方入力に
入力されている。クロツク削除部１１９の他方入力には
可変分周器１１６の出力が接続される。そしてクロツク
削除部１１９の出力はＡ／Ｄ変換部１１１に入力される
。

【００１５】上述したクロツク削除部１１９の詳細な回
路例を図２に、その動作タイミングチヤートを図３に示
す。Ｖ．２９（９６００ｂｐｓ）モデムの場合を仮定す
ると、マスタクロツクの周波数が４．９１５２ＭＨｚの
ときには、分周比設定部１１５に“５１２”が設定され
、可変分周器１１６の出力（ＣＬＫＯ）は、Ａ／Ｄ変換
の動作基準クロツク（９６００Ｈｚ）となるよう分周さ
れる。また、フリツプフロツプ２０１〜２０４の基準ク
ロツクとなる。

【００１６】最適なクロツク削減量をクロツク削減量設
定部１１８に設定する際のＷＲＩＴＥ信号を各フリツプ
フロツプのＲＥＳＥＴ入力に接続する。Ａ／Ｄ変換の動
作基準クロツクは、ＡＮＤゲート２０６によつてフリツ
プフロツプ２０２〜２０４の出力Ｓ１〜Ｓ３と論理積が
とられ、それぞれ１〜３クロツク削除される。これは動
作基準クロツクをそれぞれ９０ｏ　，１８０ｏ，２７０
ｏ　だけ遅延させることに相当する。

【００１７】デイジタル信号処理部１０２によつて計算
されたタイミング位相誤差に応じて、サンプリングを行
なう動作基準クロツクの削除量をクロツク削除量設定部
１２０に設定することにより、セレクタ２０５はＳ１〜
Ｓ３から最適なものを選択し、結果として位相誤差をπ
／４以下に減少させることができる。次に、以上の構成
における動作について説明する。

【００１８】まず、Ａ／Ｄ変換器１０１のＡ／Ｄ変換部
１１１にアナログ・データが入力され、デイジタルデー
タに変換される。そのデータはデイジタル信号処理部１
０２に入力され、デイジタル信号処理される。その信号
処理においては、復調されたデータよりタイミング成分
を抽出し、位相誤差が計算される。位相誤差をΨ、シン
ボル間隔をＴＢ　、サンプリング間隔をＴＳ　とすると
、削減すべきサンプリング回数は、｛（Ψ／２π）・（
ＴＢ　／ＴＳ　）｝で表わされる。このため、クロツク
削除量設定部１２０には、可変分周器１１６よりの出力
クロツクに対する削除量として、変調タイミングと受信
動作タイミングが最も近づくような削除量を設定し、Ａ
／Ｄ変換部１１１の動作基準クロツクを削減する。これ
により、一度に位相誤差を（π／４）以下にまで縮小す
ることができる。この結果、本実施例の構成とすること
により、より広範囲での高速なタイミング同期が可能に
なる。

【００１９】なお、本発明は、複数の機器から構成され
るシステムに適用しても、また１つの機器からなる装置
に適用してもよい。更に、システムあるいは装置にプロ
グラムを供給することによつて達成される場合にも適用
できることは言うまでもない。

【００２０】

【発明の効果】以上説明したように、本発明によれば、
入力されたアナログ信号をデイジタル信号に変換するタ
イミングの微調整が可能なＡ／Ｄ変換器において、サン
プリングを行なうクロツクを削除する手段と、その削除
量を設定する手段を備えることにより、高速なタイミン
グ同期が可能になるという優れた効果がある。

【図面の簡単な説明】

【図１】本発明をデータ伝送システムにおいて用いられ
ているモデムにおける受信データのＡ／Ｄ変換部に適用
した一実施例の、回線側からの受信、特に受信タイミン
グ抽出、および制御に関する回路構成を示す図、

【図２
】図１のクロツク削除部の詳細構成を示す回路図、

【図３】図１のクロツク削除部の動作タイミングチヤー
ト、

【図４】従来のＡ／Ｄ変換器および受信デイジタル信号
処理部の構成を示すブロツク図である。

【符号の説明】

１０１　　　　Ａ／Ｄ変換器 １０２　　　　デイジタル信号処理部 １１１　　　　Ａ／Ｄ変換部 １１９　　　　クロツク削除部 １２０　　　　クロツク削除量設定部である。

Claims (1)

【特許請求の範囲】
1. 【請求項１】　　入力されたアナログ信号をデイジタル
   信号に変換するサンプリングを行なうためのサンプリン
   グクロツクを削除することによりサンプリングタイミン
   グの調整を行なうサンプリングタイミング調整手段と、
   該サンプリングタイミング調整手段によるクロツク削除
   量を設定する設定手段とを備えることを特徴とするアナ
   ログ−デジタル変換器。