JPS63142938A - 通信システムに用いられる受信装置 - Google Patents

通信システムに用いられる受信装置

Info

Publication number
JPS63142938A
JPS63142938A JP62297921A JP29792187A JPS63142938A JP S63142938 A JPS63142938 A JP S63142938A JP 62297921 A JP62297921 A JP 62297921A JP 29792187 A JP29792187 A JP 29792187A JP S63142938 A JPS63142938 A JP S63142938A
Authority
JP
Japan
Prior art keywords
significant bit
data signal
correlation
signal
receiving device
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP62297921A
Other languages
English (en)
Inventor
ルイス イワン レヴェスク
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
AT&T Corp
Original Assignee
American Telephone and Telegraph Co Inc
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by American Telephone and Telegraph Co Inc filed Critical American Telephone and Telegraph Co Inc
Publication of JPS63142938A publication Critical patent/JPS63142938A/ja
Pending legal-status Critical Current

Links

Classifications

    • HELECTRICITY
    • H04ELECTRIC COMMUNICATION TECHNIQUE
    • H04LTRANSMISSION OF DIGITAL INFORMATION, e.g. TELEGRAPHIC COMMUNICATION
    • H04L7/00Arrangements for synchronising receiver with transmitter
    • H04L7/0054Detection of the synchronisation error by features other than the received signal transition
    • HELECTRICITY
    • H04ELECTRIC COMMUNICATION TECHNIQUE
    • H04LTRANSMISSION OF DIGITAL INFORMATION, e.g. TELEGRAPHIC COMMUNICATION
    • H04L27/00Modulated-carrier systems
    • H04L27/32Carrier systems characterised by combinations of two or more of the types covered by groups H04L27/02, H04L27/10, H04L27/18 or H04L27/26
    • H04L27/34Amplitude- and phase-modulated carrier systems, e.g. quadrature-amplitude modulated carrier systems
    • H04L27/38Demodulator circuits; Receiver circuits
    • H04L27/3818Demodulator circuits; Receiver circuits using coherent demodulation, i.e. using one or more nominally phase synchronous carriers

Landscapes

  • Engineering & Computer Science (AREA)
  • Computer Networks & Wireless Communication (AREA)
  • Signal Processing (AREA)
  • Digital Transmission Methods That Use Modulated Carrier Waves (AREA)

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】 (発明の背景) [発明の属する技術分野] 本発明はディジタル通信システム、特に変調された直交
関係にある搬送波信号からデータ信号の再生を制御する
、改善されたタイミング及び搬送波再生回路に関する。
[従来技術の説明] 通信システムによく用いられる1つの変調手段では、デ
ータ信号は直交関係にある一対の搬送波信号を変調する
。この搬送波信号は同一の周波数で、その間に90″の
位相角を有する。
このような変調は多くの名称、例えば、直交振幅変調(
QAM)、位相偏移キーイング(P S K)または振
幅と位相偏移キーイング(A P S K)と呼ばれる
。データ信号は、当然、情報のほとんど無限のアレーで
、例えば、音声、ビデオ、ファクシミリなどである。更
に変調された搬送波信号を伝搬する伝送通路は制限され
ず、現在、無線、有線、または先導波路も含まれている
変調された直交関係にある搬送波信号を伝送する通信シ
ステムにおいて、データ信号の再生は、受信器内の搬送
波及びタイミング再生回路によって制御され、この受信
器は、発信器に用いられる搬送波及びタイミング信号の
写しを発生する。特に、搬送波再生回路は局所搬送波信
号を発生しそれは直交関係にある搬送波信号の復調に用
いられる。タイミング再生回路は復調された搬送波信号
を標本化するクロック信号を発生するために用いられる
あるシステム応用において、時変ひずみは伝送される搬
送波信号に入って、それが大きいときは搬送波及びタイ
ミング再生回路が伝送される搬送波信号と同期されな(
なり、データ信号は再生できなくなる。この同期が失わ
れる状態は通常タイミングまたは搬送波再生回路が“ア
ウトオブロック″ (out orlock)と呼ばれ
る。この際回路は同期を再獲得しなければならないが、
これが完遂されるために必要な時間は獲得時間と呼ばれ
る。同期が失われた際、搬送波またはタイミング再生回
路の性能に関するもう1つのパラメータは獲得範囲、即
ち回路の同期操作がもう一度得られる周波数と位相の範
囲、である。
現存の搬送波とタイミング再生回路における獲得時間と
範囲は多くのシステム応用に対して満足できるが、これ
らのパラメータは望ましいシステム性能の目的に適しな
い応用もある。更に、現存の回路のヒステリシス、位相
ジッタ、誤ロック(即ち、違う周波数及び位相にロック
すること)に関連する問題も起る。従って、これらの領
域で改善された性能を有する搬送波とタイミング再生回
路は非常に望まれる。
(発明の概要) 本発明の最も広義の概念によれば、変調された直交関係
にある搬送波信号からデータ信号の再生を制御する搬送
波またはタイミング再生回路の性能は、搬送波信号の復
調後の再生されたディジタル信号の最上位と第2位ビッ
トとを相関する回路を用いることによって改善される。
この相関は非常に広い周波数と位相誤り範囲にわたって
、同期する搬送波またはタイミング再生回路の操作に関
して非常に速い獲得を提供する制御信号を与える。
本発明の他の面によれば、上記の搬送波復調後の再生さ
れたディジタル信号のビット相関は位相ジッタを低減す
る回路と組合わせることができる。
この低減は再生されたディジタル信号の最上位ビットと
最下位ビットとの相関をとることによって得られる。
(実施例の説明) 第1図はEi4QAM信号を伝送する通信システムの受
信器に配置された本発明の実施例を示す。受信器では、
入力信号はよく知られている手段で周波数変換器(図示
せず)を通じてアンテナ(図示せず)からリード101
に入力される。この変換器は入力信号を中間周波数(I
F)にダウンコンバート(Down−Convert)
する。 このIF倍信号復調器102に連結される。こ
の復調器102は搬送波再生回路144により発生され
るリード149と150上の直交関係にある搬送波信号
を用いて、リード103と102にそれぞれ同位相(I
)チャンネル信号と直交(Q)チャンネル信号を発生す
る。等化および係数制御回路104と半ナイキストフィ
ルタ10BはそれぞれIチャンネル信号の歪みの除去と
スペクトル整形をする。当然、半ナイキストフィルタは
単に例示的なもので、任意のスペクトル整形を得るフィ
ルタも使用できる。■データ信号再生回路108はフィ
ルタ106の出力を受けて■データ信号の多数のビット
を再生する。同ビットは各CLK、パルス毎にリード1
16−119に出力される。
再生回路108はリード140と141上の相補クロッ
ク信号CLK  とCLK、及びリード162と163
! 上の基準信号によって制御される。これら4つの信号は
Iタイミング再生回路138により供給されるが、それ
はデータの決定で管理されるので、このIタイミング再
生回路138はリード116と119上のIデータ信号
の選択されたビットとリード107上のIチャンネル信
号に応じて、この4つの信号を発生する。クロック信号
を記述するのに用いられた用語“相補”はクロック信号
が等しく且つ逆の論理レベルを有することを意味する。
同様に等化および係数制御回路121と半ナイキストフ
ィルタ123はそれぞれIチャンネル信号の歪みの除去
とスペクトル整形をする。フィルター23の出力はQデ
ータ信号再生回路125に結合され、このQデータ信号
再生回路125はリード142と143上の相補クロッ
ク信号CLK  とCLKQ及びリード151と152
上の基準信号によって制御され、Qデータ信号のビット
を再生する。
Qデータ信号ビットは各CL k Qパルス毎にり−ド
134−137上に現れる。Qデータ信号再生回路12
5を制御するクロック信号と基準信号はデータの決定で
管理されるQタイミング再生回路139によって発生さ
れる。
この再生回路139はリード134と137上のQデー
タ信号の選択されたビットとリード124上のQチャン
ネル信号に応じて、これらのクロック信号と基準信号を
発生する。
■データ信号再生回路10gは増幅器109、アナログ
−ディジタル(A/D)変換器110とリタイマー11
5を含む。A/D変換器110は増幅器109からの増
幅されたIチャンネル信号を量子化して、各CLK、パ
ルス毎にIデータ信号をリード111−114上に生じ
させる。信号CLK、でクロックされるリタイマー11
5は、■データ信号のビットに同期して、A/D変換器
110によってリード111−114てのビットが形成
される時間差を補う。同期されたIデータ信号ビットは
リード116上の最上位ビット(MSBI)、リード1
17上の第2位ビット(2ndM S B I) 、リ
ード118上の第3位ビットとリード119上の最下位
ビット(LSB、)を含み、もつと先の信号処理をする
ために他のベースバンド回路に結合される。上述したI
データ信号ビットの略号に、添字は対応したデータ信号
を表す。Qデータ信号再生回路125は増幅器126、
A/D変換器12Bとりタイマー133を含む。
CLKQ でクロックされる変換器128は変換器11
0と同様に、増幅器12Bにより増幅されたQチャンネ
ル信号をQデータ信号のビットに量子化する。これらの
ビットはリード129−132に現れ、各CLKQパル
ス毎にリタイマー133によって時間の再調節が行われ
る、その後、134−137により他のベースバンド信
号処理回路に連結される。Qデータ信号はリード134
上のビットMSBQ、  リード135上の2 nd 
M S B Qlり一白36上の第3位ビットとリード
137上のLSBQを含む。また、上述したQデータ信
号ビットの略号に、添字は対応したデータ信号を表す。
1信号とQ信号において最上位ビットは対応したチャン
ネル信号のグランドに対する極性を表す。
最下位ビットは誤り極性、即ち対応したチャンネルのA
/D変換器の最も近い量子化レベルに対する極性を表す
搬送波再生回路144は、リード11G上のMSB。
リード119上のLSB  、     リード134
上の! MSB   リード137上のLSBQ及びIタイミQ
ゝ ング再生回路138で発生されたリード145と146
上の他のビットと、Qタイミング再生回路139で発生
されたリード147と148上の他のビットに応じて、
リード149と150上で直交関係にある搬送波信号を
発生する。リード145と146上のビ・ソトはリード
107上の信号を最上位と第2位ビットに量子化するこ
とによって発生される。これらのビットはそれぞれMS
B、、、2 nd M S B + 、と称される。添
字工は対応するデータ信号を表し、ダッシュ(′)はA
/D変換器110で発生された、リード11Gと117
上にあるビットとを区別する。同様に、リード147と
148上の信号はり−ド124での信号を最上位と第2
位ビットを量子化することによって発生される。これら
のビットはそれぞれMSB  、と2 n d M S
 B Q−と称される。添字Qは対応するデータ信号を
表わし、ダッシュ(′)はA/D変換器128で発生さ
れたリード134と135上にあるビットとを区別する
これまでの信号処理を検討すると、lデータとQデータ
信号の再生はIタイミング再生回路とQタイミング再生
回路と搬送波再生回路によって制御されることは明らか
である。以後で述べるように、本実施例でのこれらの各
回路はlデータ信号とQデータ信号の最上位と第2位ビ
ットとの相関をとることによってクロック信号と搬送波
信号を発生する。
第2図には、■タイミング再生回路138の内部回路が
示されている。この再生回路138は位相検出器21B
を含み、この位相検出器216は低周波発信器228を
介して電圧制御発振器(VCO)230につながり、■
データ信号の特定ビットの相関で生じた誤り信号を与え
る。この誤り信号はVCO230を駆動して送信器に使
用される信号と同位相のクロック信号を与える。図示さ
れたように、リード107上の1チャンネル信号はA/
D変換器125に連結されて、A/D変換器は同信号を
最上位ビットMSB、、、第2位ビット2 nd M 
S B + 、と最下位ビットLSB、、を量子化する
。添字にあるダッシュ(′)はタイミング再生回路内で
生じたビットを表わす。最上位と最下位ビットは前述の
ように、それぞれ対応したチャンネル信号の信号誤り極
性を表す。変換器215は同信号が移相器214を通し
た後、CLK、でクロックされる。この移相器を使用す
る理由は以後で述べる。CLK、でクロックされるリタ
イマー218は MSB  と2 ndM S B Iを同期してこれら
を排他■ 的ORゲート221に供給する。    このゲート2
21はリード145上のMSB、とリード146上の2
ndMSB、との相関をとる。ビットMSB、、もLS
B、、もしきい値検出回路224に与えられ、そこでリ
ード225と226によってA/D変換器215に連結
されて、基準信号の発生に用いられる。
ゲート22■で与えられたビット相関は vC0230
を駆動するために用いられるが、この相関を平均するこ
とが望ましい。この平均は、出力が加算器213とつな
がっているループフィルタ222で与えられる=さらに
ゲート221の平均された相関が低周波発振器228を
通してからV CO230に連結することも好ましい。
発振器228は、VCO230より数オーダ小さい名目
上の周波数を有し、また好ましくは正弦波出力を提供す
る。その出力は獲得時間をさらに低減するためにV C
O230の周波数を掃引する。低周波発振器228は位
相ロックができたら発振器を停止して、それによって生
じた残留位相誤を除去する、既に述べたように、Iデー
タ信号の上位2つのビット間の相関はより速い獲得時間
を有するタイミング再生回路を与える。
現在、位相ジッタが問題となる応用において、このジッ
タは獲得時間の短縮をたもちながらIデータ信号の上位
2のビットの相関と同信号の最上位及び最下位ビットの
相互相関との結合によって低減できる。但し、この結合
には、最上位ビットと第2位ビットとの相関で与えられ
た位相検出器の特性を、最上位と最下位ビットの相互相
関と同調させることが必要である。
この同調はA/D変換器110をクロックする信号CL
K、と移相器214からの信号CLK、の位相シフトバ
ージョンを使用する必要がある。上述のビット相関と相
互相関との結合は第2図に示されるが、以下で述べる。
第2図を参照すれば、 リード116と119上のMS
B  とLSB、はシフトレジタス回路に連結■ される。CLK、でクロックされた回路201は2つの
連続クロック期間にIデータ信号の最上位ビットと最下
位ビットを出力する。LSB、で表示された最下位ビッ
トとMSB、で表示された最上位ビットは以後で更に添
字0と1で明示される。
そこで、0は2つのクロック期間の後のものを表し、1
は前のクロック期間を表す。
排他的ORゲート207は後のクロック期間での最下位
ビットL S B Ioと前のクロック期間での最上位
ビットMSB、1との相互相関をとり、排他的ORゲー
ト208は後のクロック期間での最上位ビットMSB、
oと前のクロック期間での最下位ビットLSB  との
相互相関をとる。ビットL S B 、。
とMSB、oはしきい値検出回路206にも連結されて
いる。そこからリード162と163でA/D変換器1
10用の基準信号を発生する。
ゲート207と208からの相互相関の差はフィルタ2
22の出力と直接に結合できるが、これらの相互相関の
差を平均することが好ましい。図示されたように、この
平均はループフィルタ211で与えられる。フィルタ2
21と222の出力は加算器213で結合される。よっ
て、位ト目ジッタの低減が要求されない場合においては
、加算器213を使わなくでも良い。上述の平均された
ビット相互相関とループフィルタ222からの平均され
た相関との加算は必要ではない。
第1図と第2図を再度参照すると、  一方のA/D変
換器は第1セツトの基準信号で供給されるのであるが、
MSB  、と20dMSB、、との相関に用いられ、
他のA/D変換器は第1のセットとは独立の第2セツト
の基準信号で供給されるのであるが、MSB  とLS
B、との相関に用いられす る。この構成は同期操作が失われたとき、タイミング再
生回路138に正しい操作を与える。
第1図のQタイミング再生回路139は、リード124
上のQデータと、リード134上のMSBQと137上
のLSBQに対して応答することを除けば第2図と構造
的に同一である。言い換えれば、Qタイミング再生回路
は、“スレーブユニットであって、それはただ予め決め
られた手動或いは自動的に制御された位相シフトを信号
CLK、とCLK、に導入し、それによってごマスター
“タイミング再生回路138で与えられた工とQチャン
ネル間信号の伝搬時間差を補償する。後者の場合、信号
cLK  Sr口臂、CLKQとC口%はエデータ信号
の最上位、第2位と最下位ビットに応じてタイミング再
生回路によって発生される。更に、マスターとスレーブ
を逆に指定できるように、上述の4つのクロック信号は
選択された1つのデータ信号の、最上位、第2位と最下
位ビットに応じて発生されるともいえる。
搬送波再生回路144の操作を示す第3図を参照された
い。搬送波再生回路144は位相検出器314、低周波
発振器315 、 VCO317と一π/2移相器31
8を含む。誤り信号は位相検出器314によって発生さ
れて、リード149と150での局所直交関係にある搬
送波信号を第1図のリード101での入力搬送波と位相
同調をさせる。タイミング再生回路と同様に、このエラ
ー信号は■データ信号とQデータ信号からの2つの最上
位ビットの異なる結合を相関することによって発生され
る。そこで、相関の各ビットは異なるデータ信号の異な
る2つのビット位置の1つからのものである。図示され
たように、排他的ORゲート303はリード147にあ
るQタイミング再生回路139で発生されたQデータ信
号の最上位ビットMSBQ、と、リード146にあるI
タイミング再生回路138に生じたIデータ信号の第2
位ビット2 nd M S B + 、との相関をとる
更に、排他的ORゲート304はリード145にある■
タイミング再生回路で発生されたIデータ信号の最上位
ビットMSB、、と、リード148にあるQタイミング
再生回路で発生されたQデータ信号の第2位ビット2 
nd M S B q 、どの相関をとる。また、ゲー
ト303と304からの相関の間の差はVC0317に
直接に連結できるが、図に示されたように、ループフィ
ルタ810を通しこの差を平均することは好ましいこと
である。更に、搬送波再生回路144の獲得時間を更に
短縮するために、平均された相関が低周波発振器315
を介してVCO317に連結されることも好ましい。低
周波発振器315はVCO317より数オーダ小さい名
目上の周波数を有し、第2図のタイミング再生回路の対
応部分と同様の手段で役割を果たす。
タイミング再生回路の動作と同様に、位相ジッタを低減
するために、ゲート303と304との相関はIデータ
信号とQデータ信号の最上位と最下位ビットの相互相関
と結合できる。しかし、搬送波再生動作に対して、異な
るデータ信号の最上位と最下位ビットの各界なる結合は
、同データ信号の同ビットの相互相関が形成されている
タイミング再生回路と比較すれば、相関されている。図
示されたように、排他的ORゲート301はLSB、と
MSBQとを相関し、排他的ORゲート802LSBQ
とMSBQとを相関する。ゲート301と302からの
相関の差はまたループフィルタ309で好ましくは平均
されて加算器313によってゲート303と304から
の平均された相関の差と加算される。前述の全ての相関
の和はVCO317を駆動して、リード149上の搬送
波信号を与え、それは1つの直交関係にある入力搬送波
信号と位相同調されている。もう1つの直交関係にある
搬送波信号はり一ド149での搬送波信号を−π/2移
相器318に入力することによってリード150上に発
生される。
当然ながら、本発明は特殊の実施例に関して開示されて
いるが、本発明の主旨と範囲からはずれない多数の別の
構成は当業者には明らかであることは理解されるべきで
ある。 例えば、本発明は64QAM通信システムを参
照して開示されたが、本発明は変調レベルの特定の数値
に制限されていない。しかも、本発明は16QAM、4
PSKなどに使用できる。その上、独立のA/D変換器
再生とタイミング再生回路に用いられたが、この様な1
つの変換器はこれらの回路に共通に使用できる。共同使
用する為にはただA/D出力を最上位と第2位ビットか
、または最上位ビットと最下位ビットを相関する回路に
導く転換スイッチを用いることが要求されて、前者の相
関は獲得中で与えられるが、後者の相関は同期操作が得
られたときに与えられる。転換スイッチの制御は手動的
にも自動的にもできるが、後者は低周波発振器の操作を
リード229に結合された、よ(知られている回路によ
って検出すれば直ちに得られる。
【図面の簡単な説明】
第1図は本発明の実施例の通信システムの典型的な受信
器のブロック図、 第2図は第1図に示されたタイミング再生回路の概要図
、 第3図は第1図に用いられた搬送波再生回路の概要図で
ある。 102・・・復調器 104.121・・・等価および係数制御回路108.
123・・・半ナイキストフィルタ109.126・・
・増幅器 110.129・・・A/D変換器 115.133・・・リタイマー 138・・・Iタイミング再生回路 139・・・Qタイミング再生回路 144・・・搬送波再生回路

Claims (8)

    【特許請求の範囲】
  1. (1)第1のデータ信号(例えば116−119)と第
    2(例えば134−137)のデータ信号が、直交関係
    にある変調搬送波(例えば101)から再生され、少な
    くともこれらのデータ信号の1つは最上位ビット(MS
    B_I或はMSB_Q)、第2ビット(2ndMSB_
    I或は2ndMSB_Q)と最下位ビット(LSB_I
    或はLSB_Q)からなる通信システムに用いられる受
    信装置において、 この受信装置は与えられた時点に再生された少なくとも
    前記データ信号の一つの最上位ビットと第2位ビットと
    の相関をとる第1の相関手段(例えば138、139、
    144)と、 前記第1の相関手段に応答し、与えられた時点の次のも
    う一つの時点に直交関係にある搬送波信号から第1デー
    タ信号と第2のデータ信号の再生を制御する制御手段(
    例えば102、108、125)とを有すること特徴と
    する通信システムに用いられる受信装置。
  2. (2)第1の相関手段は第1のデータ信号の最上位ビッ
    トと第2位ビットとの相関をとり、かつ第2のデータ信
    号の最上位ビットと第2位ビットとの相関をとることを
    特徴とする特許請求範囲第1項に記載の通信システムに
    用いられる受信装置。
  3. (3)第1の相関手段は第1のデータ信号の最上位ビッ
    トと第2のデータ信号の第2位ビットとの相関をとり、 かつ第2のデータ信号の最上位ビットと第1のデータ信
    号の第2位ビットとの相関をとることを特徴とする特許
    請求範囲第2項に記載の通信システムに用いられる受信
    装置。
  4. (4)第1の相関手段は第1のデータ信号の最上位ビッ
    トと第2のデータ信号の第2位ビットとの相関をとり、 かつ第2のデータ信号の最上位ビットと第1のデータ信
    号の第2位ビットとの相関をとることを特徴とする特許
    請求範囲第1項に記載の通信システムに用いられる受信
    装置。
  5. (5)第1のデータ信号と第2のデータ信号は連続する
    各時点に再生されることを特徴とする特許請求範囲第2
    項に記載の通信システムに用いられる受信装置であつて
    、 少なくともデータ信号の一つの最上位ビットと最下位ビ
    ットとの相関をとる第2の相関手段(例えば207、2
    08)を有し、 最上位ビットと最下位ビットは同一のデータ信号からで
    、最上位ビットは第1の時点で、最下位ビットは第2の
    時点で再生され、 この第2の相関手段で与えられた相関が制御手段に供給
    されることを特徴とする通信システムに用いられる受信
    装置。
  6. (6)第1のデータ信号と第2のデータ信号は連続する
    各時点に再生されることを特徴とする特許請求範囲第4
    項に記載の通信システムに用いられる受信装置において
    、 少なくともデータ信号の一つの最上位ビットと最下位ビ
    ットとの相関をとる第2の相関手段(例えば207、2
    08)を有し、 最上位ビットと最下位ビットは同一のデータ信号からで
    あり、最上位ビットは第1の時点で、最下位ビットは第
    2の時点で再生され、 第2の相関手段で与えられた相関が制御手段に供給され
    ることを特徴とする通信システムに用いられる受信装置
  7. (7)制御手段はデータ信号を再生するためのクロック
    信号を発生するタイミング再生回路(例えば138或は
    139)を含むことを特徴とする特許請求範囲第1項に
    記載の通信システムに用いられる受信装置。
  8. (8)制御手段は直交関係にある搬送波信号を復調する
    ための一対の局所直交関係にある搬送波信号を発生する
    搬送波再生回路(例えば144)を含むことを特徴とす
    る特許請求範囲第1項に記載の通信システムに用いられ
    る受信装置。
JP62297921A 1986-11-28 1987-11-27 通信システムに用いられる受信装置 Pending JPS63142938A (ja)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
US935940 1986-11-28
US06/935,940 US4726043A (en) 1986-11-28 1986-11-28 Data decision-directed timing and carrier recovery circuits

Publications (1)

Publication Number Publication Date
JPS63142938A true JPS63142938A (ja) 1988-06-15

Family

ID=25467927

Family Applications (1)

Application Number Title Priority Date Filing Date
JP62297921A Pending JPS63142938A (ja) 1986-11-28 1987-11-27 通信システムに用いられる受信装置

Country Status (3)

Country Link
US (1) US4726043A (ja)
JP (1) JPS63142938A (ja)
DE (1) DE3739484A1 (ja)

Families Citing this family (14)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
DE3707760C1 (de) * 1987-03-11 1988-06-23 Ant Nachrichtentech Verfahren zur Taktsynchronisation
DE3707763C1 (de) * 1987-03-11 1988-06-23 Ant Nachrichtentech Taktphasendetektor
US4937841A (en) * 1988-06-29 1990-06-26 Bell Communications Research, Inc. Method and circuitry for carrier recovery for time division multiple access radio systems
IL89461A (en) * 1989-03-02 1994-06-24 Eci Telecom Limited Telephone communication compression system
FR2662890B1 (fr) * 1990-05-29 1992-09-04 Europ Agence Spatiale Demodulateur numerique pour signal module par deplacement de phase a plusieurs etats.
US5245632A (en) * 1990-08-08 1993-09-14 National Semiconductor Corporation Synchronous FSK detection
US5132926A (en) * 1990-09-21 1992-07-21 Proteon, Inc. Token ring equalizer
EP0750411B1 (en) * 1991-07-30 2003-06-11 Nec Corporation Unique word detector for use in a coherent demodulator
FR2682841B1 (fr) * 1991-10-21 1993-11-19 Alcatel Telspace Procede de detection de faux accrochages d'un signal de reference sur un signal initialement module en modulation numerique plurivalente decalee, procede de demodulation numerique coherente l'utilisant.
JP3787790B2 (ja) * 1994-03-25 2006-06-21 富士通株式会社 タイミング再生回路及びディジタル伝送用受信回路
US5793821A (en) * 1995-06-07 1998-08-11 3Com Corporation Timing Recovery using group delay compensation
US6707863B1 (en) 1999-05-04 2004-03-16 Northrop Grumman Corporation Baseband signal carrier recovery of a suppressed carrier modulation signal
US6760076B2 (en) * 2000-12-08 2004-07-06 Koninklijke Philips Electronics N.V. System and method of synchronization recovery in the presence of pilot carrier phase rotation for an ATSC-HDTV receiver
KR100414153B1 (ko) * 2001-05-15 2004-01-07 학교법인대우학원 개별 다중 톤 시스템을 위한 클럭 타이밍 복원 회로 및클럭 타이밍 복원 방법

Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS57131151A (en) * 1981-02-06 1982-08-13 Nec Corp Carrier wave reproducing circuit
JPS6124356A (ja) * 1984-07-12 1986-02-03 Nec Corp 復調装置

Family Cites Families (9)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US3436480A (en) * 1963-04-12 1969-04-01 Bell Telephone Labor Inc Synchronization of code systems
US3440548A (en) * 1966-10-06 1969-04-22 Bell Telephone Labor Inc Timing recovery circuit using time derivative of data signals
US4021757A (en) * 1976-04-08 1977-05-03 Rca Corporation Phase lock-loop modulator using an arithmetic synthesizer
FR2419614A1 (fr) * 1978-03-10 1979-10-05 Cit Alcatel Circuit de recuperation de la porteuse d'un signal numerique synchrone transmis par modulation d'amplitude
US4206425A (en) * 1978-08-29 1980-06-03 Rca Corporation Digitized frequency synthesizer
US4404675A (en) * 1981-04-27 1983-09-13 Gte Automatic Electric Incorporated Frame detection and synchronization system for high speed digital transmission systems
US4426712A (en) * 1981-05-22 1984-01-17 Massachusetts Institute Of Technology Correlation system for global position receiver
US4494239A (en) * 1982-05-26 1985-01-15 At&T Bell Laboratories Frame synchronization and phase ambiguity resolution in QAM transmission systems
FR2563398B1 (fr) * 1984-04-20 1986-06-13 Bojarski Alain Procede et dispositif de recuperation du verrouillage de trame pour un mot de verrouillage de trame a bits repartis dans la trame

Patent Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS57131151A (en) * 1981-02-06 1982-08-13 Nec Corp Carrier wave reproducing circuit
JPS6124356A (ja) * 1984-07-12 1986-02-03 Nec Corp 復調装置

Also Published As

Publication number Publication date
US4726043A (en) 1988-02-16
DE3739484C2 (ja) 1992-08-20
DE3739484A1 (de) 1988-06-09

Similar Documents

Publication Publication Date Title
US5440268A (en) AFC circuit for QPSK demodulator
JPS63142938A (ja) 通信システムに用いられる受信装置
JPH082060B2 (ja) 搬送波再生方式およびディジタル位相復調装置
US4438524A (en) Receiver for angle-modulated carrier signals
JPH11177644A (ja) ビットタイミング再生回路
US3984777A (en) Carrier wave reproducer device for use in the reception of a multi-phase phase-modulated wave
JPH03258147A (ja) 非同期直交復調器
US6002721A (en) Carrier frequency estimator for a signal receiver
US5170131A (en) Demodulator for demodulating digital signal modulated by minimum shift keying and method therefor
JPH0136745B2 (ja)
JP3489493B2 (ja) シンボル同期装置および周波数ホッピング受信装置
JPH0420545B2 (ja)
JPH09214461A (ja) ディジタル多重無線の交差偏波伝送受信機
EP0534180B1 (en) MSK signal demodulating circuit
JPH06232939A (ja) フレーム同期回路
JP3449341B2 (ja) 復調装置
JP2696948B2 (ja) 搬送波再生回路
JPH066397A (ja) 遅延検波器
JP3339093B2 (ja) クロック再生回路及び多値qam復調器
JP3134442B2 (ja) 復調装置
JP2540982B2 (ja) ディジタル復調装置
JP2689922B2 (ja) 復調装置
JPS60189354A (ja) 通信方式
JPH05260014A (ja) 交差偏波間干渉補償システム
JPH04321345A (ja) データ受信装置