JPS6177453A - 16qam回路 - Google Patents
16qam回路Info
- Publication number
- JPS6177453A JPS6177453A JP59199023A JP19902384A JPS6177453A JP S6177453 A JPS6177453 A JP S6177453A JP 59199023 A JP59199023 A JP 59199023A JP 19902384 A JP19902384 A JP 19902384A JP S6177453 A JPS6177453 A JP S6177453A
- Authority
- JP
- Japan
- Prior art keywords
- signal
- circuit
- period
- supplied
- phase
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Classifications
-
- H—ELECTRICITY
- H04—ELECTRIC COMMUNICATION TECHNIQUE
- H04L—TRANSMISSION OF DIGITAL INFORMATION, e.g. TELEGRAPHIC COMMUNICATION
- H04L27/00—Modulated-carrier systems
- H04L27/32—Carrier systems characterised by combinations of two or more of the types covered by groups H04L27/02, H04L27/10, H04L27/18 or H04L27/26
- H04L27/34—Amplitude- and phase-modulated carrier systems, e.g. quadrature-amplitude modulated carrier systems
- H04L27/38—Demodulator circuits; Receiver circuits
Landscapes
- Engineering & Computer Science (AREA)
- Computer Networks & Wireless Communication (AREA)
- Signal Processing (AREA)
- Digital Transmission Methods That Use Modulated Carrier Waves (AREA)
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
〔産業上の利用分野〕
この発明は、16QAM (16値直交振幅変開)に関
する。
する。
CATVの信号ラインのように、比較的C/Nが良好な
信号ラインを使用して高速のデータ、例えばデジタル化
されたビデオ信号を伝送する技術として16CA Mが
ある(例えば、特公昭5B−23022号公報)。
信号ラインを使用して高速のデータ、例えばデジタル化
されたビデオ信号を伝送する技術として16CA Mが
ある(例えば、特公昭5B−23022号公報)。
そして、この16Q A Mは、帯域利用効率の点で優
れている。
れている。
従来の16Q A Mにおいては、差動符号化を要する
などハードウェアの構成が複雑であり、通用が容易でな
い。
などハードウェアの構成が複雑であり、通用が容易でな
い。
デジタルデータSdに、所定の期間Thごとに、所定の
値00Hの同期データを付加し、この同期データの付加
されたデジタルデータSdにより同期データの期間には
、被変調信号のレベル及び位相が所定の一定値となるよ
うに16Q A Mを行うようにしたものである。
値00Hの同期データを付加し、この同期データの付加
されたデジタルデータSdにより同期データの期間には
、被変調信号のレベル及び位相が所定の一定値となるよ
うに16Q A Mを行うようにしたものである。
デジタルデータSdに、所定の期間Thごとに、所定の
値00I(の同期データが付加され、ごの同期データの
付加されたデジタルデータSdにより同期データの期間
には、同期データにより被変調信号のレベル及び位相が
所定の一定値となるように16CA Mが行われる。
値00I(の同期データが付加され、ごの同期データの
付加されたデジタルデータSdにより同期データの期間
には、同期データにより被変調信号のレベル及び位相が
所定の一定値となるように16CA Mが行われる。
第1図は送信回路、第2図は受信回路を示す。
そして、送信回路において、例えばNTSC方式のカラ
ービデオ信号Saが、端子(11)を通じてA/Dコン
バータ(12)に供給されると共に、形成回路(31)
に供給されて信号Saに含まれるバースト信号sbから
その周波数’ b (: 3.58MHz >の3倍
の周波数3fbで、かつ、そのバースト信号sbに同期
したクロックCK3が形成され、このクロックCK3が
コンバータ(12)に供給されて信号Saはサンプリン
グ周波数が3fbで、1サンプルが8ビツトのデジタル
信号Sdに変換される。
ービデオ信号Saが、端子(11)を通じてA/Dコン
バータ(12)に供給されると共に、形成回路(31)
に供給されて信号Saに含まれるバースト信号sbから
その周波数’ b (: 3.58MHz >の3倍
の周波数3fbで、かつ、そのバースト信号sbに同期
したクロックCK3が形成され、このクロックCK3が
コンバータ(12)に供給されて信号Saはサンプリン
グ周波数が3fbで、1サンプルが8ビツトのデジタル
信号Sdに変換される。
なお、このとき、第4図に実線で示すように、信号Sa
のペデスクルレベル(OIRIりが信号Sdの40H1
シンクチツプレベル(−401RE)が08Hとなるよ
うな極性及び比率でA/D変換される。
のペデスクルレベル(OIRIりが信号Sdの40H1
シンクチツプレベル(−401RE)が08Hとなるよ
うな極性及び比率でA/D変換される。
さらに、この信号Sdが補正回路(13)に供給される
と共に、クロックCK3が補正回路(13)に供給され
て同図に破線で示すようにシンクチップ期間Thには、
信号Sdのシンクチップレベルは08HからOOHに補
正され、この補正後の信号Sdが加算回路(I4)に供
給されると共に、クロックCK3が形成回路(32)に
供給されてM系列のスクランブル信号Ssが形成され、
この信号Ssが加算回路(14)に供給されて信号Sd
はシンクチップ部分(期間Th)を除いた区間がスクラ
ンブルされる。なお、補正回F!1r(13)によるシ
ンクチップレベルの補+Eは、2oサンプル程度につい
て行えばよい。また、信号Ssによるスクランブルは、
1tit号Sd (SQ)の相関をなくすための操作
である。
と共に、クロックCK3が補正回路(13)に供給され
て同図に破線で示すようにシンクチップ期間Thには、
信号Sdのシンクチップレベルは08HからOOHに補
正され、この補正後の信号Sdが加算回路(I4)に供
給されると共に、クロックCK3が形成回路(32)に
供給されてM系列のスクランブル信号Ssが形成され、
この信号Ssが加算回路(14)に供給されて信号Sd
はシンクチップ部分(期間Th)を除いた区間がスクラ
ンブルされる。なお、補正回F!1r(13)によるシ
ンクチップレベルの補+Eは、2oサンプル程度につい
て行えばよい。また、信号Ssによるスクランブルは、
1tit号Sd (SQ)の相関をなくすための操作
である。
そルて、このスクランブルされた信号Sdが、変換回路
(16ンに供給されると共に、形成回路(31)からバ
ースト信号sbの6倍の周波数で、かつ、この信号sb
に同期したクロックCK @が取り出され、このクロッ
クCK gとクロックCK 3とが変換回路(16)に
供給されて信号Sdは、そのlサンプル8ビツトが4ビ
ツトづつに分割される。すなわち、信号Sdの1サンプ
ルのMSBがらLSBを順にビットb7〜bOとすると
、信号Sdの1サンプル期間(クロックCK ]の周期
)に、ビットb7とb3、bOとb2、b5とbl、b
4とbOとがそれぞれ〃サンプル期間(クロックCK
sの周期)ごとに取り出される。
(16ンに供給されると共に、形成回路(31)からバ
ースト信号sbの6倍の周波数で、かつ、この信号sb
に同期したクロックCK @が取り出され、このクロッ
クCK gとクロックCK 3とが変換回路(16)に
供給されて信号Sdは、そのlサンプル8ビツトが4ビ
ツトづつに分割される。すなわち、信号Sdの1サンプ
ルのMSBがらLSBを順にビットb7〜bOとすると
、信号Sdの1サンプル期間(クロックCK ]の周期
)に、ビットb7とb3、bOとb2、b5とbl、b
4とbOとがそれぞれ〃サンプル期間(クロックCK
sの周期)ごとに取り出される。
そして、この取り出されたビットb7とb3、bOとb
2、b5とbl、b4とbOとが、バイナリ−トランス
バーサルフィルタ(16^)〜(16D)にそれぞれ供
給されてOレベルを中心としたサイン波形の基本波信号
とされ、すなわち、受信側で(夏開されるベースバンド
信号が正確にナイキストの第1基14a(インパルス応
答波形の軸との等間隔交差)を満たすようにスペクトラ
ムの補正が時間領域で行われる。なお、このとき、形成
回路(31)において、バースト信号sbの12倍の周
波数で、かつ、この信号sbに同期したクロックCK
12が形成され、このクロックCK 12がフィルタ(
16^)〜(16D)に供給される。
2、b5とbl、b4とbOとが、バイナリ−トランス
バーサルフィルタ(16^)〜(16D)にそれぞれ供
給されてOレベルを中心としたサイン波形の基本波信号
とされ、すなわち、受信側で(夏開されるベースバンド
信号が正確にナイキストの第1基14a(インパルス応
答波形の軸との等間隔交差)を満たすようにスペクトラ
ムの補正が時間領域で行われる。なお、このとき、形成
回路(31)において、バースト信号sbの12倍の周
波数で、かつ、この信号sbに同期したクロックCK
12が形成され、このクロックCK 12がフィルタ(
16^)〜(16D)に供給される。
そして、このフィルタ(16A )〜(160)の出力
信号をそれぞれ信号Ba−Bdとすると、信号Baが加
算回路(17A)に供給されると共に、信号Bbがアッ
テネータ(17B)に供給されて2のレベルとされてか
ら加算回路(17A)に供給されて加算回′ItII(
17A)からは、Bi −Ba +’ABbで示される
加算信号Btが取り出される。この場合、簡単のため、
フィルタ(17八)、(17B)がらの信号Ba、Bb
が矩形波信号であるとすると、第5図に示すように、加
算回路(17^)に供給される信号Baのレベル(ピー
ク値)は+1または=1であり、信号Bbのレベルは十
Aまたは一〃であるから、加算信号B1のレベルは、信
号Ba。
信号をそれぞれ信号Ba−Bdとすると、信号Baが加
算回路(17A)に供給されると共に、信号Bbがアッ
テネータ(17B)に供給されて2のレベルとされてか
ら加算回路(17A)に供給されて加算回′ItII(
17A)からは、Bi −Ba +’ABbで示される
加算信号Btが取り出される。この場合、簡単のため、
フィルタ(17八)、(17B)がらの信号Ba、Bb
が矩形波信号であるとすると、第5図に示すように、加
算回路(17^)に供給される信号Baのレベル(ピー
ク値)は+1または=1であり、信号Bbのレベルは十
Aまたは一〃であるから、加算信号B1のレベルは、信
号Ba。
Bbのレベルに対応し’?: + 1.5. + 0.
51−0.5.−1.5のいずれかの値となる。
51−0.5.−1.5のいずれかの値となる。
また、フィルタ(16C)からの信号Bcが加算回路(
17C)に供給されると共に、フィルタ(160)から
の信号Bdがアッテネータ(17[1)により4のレベ
ルとされてから加算回路(17G)に供給されてBQ
=Bc ”/SBdで示される加算信号Bqが取り出さ
れる6なお、この信号Bqも信号Btと同様に4値の・
)らのいずれかの値となる。
17C)に供給されると共に、フィルタ(160)から
の信号Bdがアッテネータ(17[1)により4のレベ
ルとされてから加算回路(17G)に供給されてBQ
=Bc ”/SBdで示される加算信号Bqが取り出さ
れる6なお、この信号Bqも信号Btと同様に4値の・
)らのいずれかの値となる。
ぞして、これ’+f*QBi、Bqがローパスフィルタ
(18へ)、(IIIC)に供給されて不要成分が除去
されてからダブルバランス型の平衡変調回路(21^)
、(21C)に変調入力として供給されると共に、発振
回路(35)において所定の周波数、例えば130MH
zの発振信号Soが形成され、この発振信号Soが移相
回路(36)に供給されて位相が互いに90°異なるキ
ャリア信号Ci、Cqとされ、これら4ts号Ci、C
qが変調回路(21^)、(21G)に供給されて信号
Bi、Bqにより平衡変調されて被変調信号S i、s
qが取り出され、この信号Si+Sqが加算回路(2
2)に供給されてSm =Si +Sq″?!ボされる
加算信号SLI+が取り出される。
(18へ)、(IIIC)に供給されて不要成分が除去
されてからダブルバランス型の平衡変調回路(21^)
、(21C)に変調入力として供給されると共に、発振
回路(35)において所定の周波数、例えば130MH
zの発振信号Soが形成され、この発振信号Soが移相
回路(36)に供給されて位相が互いに90°異なるキ
ャリア信号Ci、Cqとされ、これら4ts号Ci、C
qが変調回路(21^)、(21G)に供給されて信号
Bi、Bqにより平衡変調されて被変調信号S i、s
qが取り出され、この信号Si+Sqが加算回路(2
2)に供給されてSm =Si +Sq″?!ボされる
加算信号SLI+が取り出される。
この場合、信号SII+は第6図のように示すことがで
きる。すなわち、信号Cf、Cqは互いに90”の位相
差を有しているので、信号Ci、Cqの位相軸をI軸及
びQ軸とすれば、これらI軸及びQ軸は互いに直交する
。そして、信号C3,Cqを変調している信号Bi、B
qのレベル(ピーク値)は、■軸上及びQ軸上の±1.
5.±0.5のいずれかの値しかとらない。従って、X
印をつけた点が信号5I11のとり得る点(有意な点)
となる。また、この信号Smのとり1qる点(×印)を
、もとの信号Ba〜Bdにより示すと、すなわち、符号
配置を示すと、第7図のようになる。従って、信4)
S mは、16Q A Mによる被変蘭信号である。
きる。すなわち、信号Cf、Cqは互いに90”の位相
差を有しているので、信号Ci、Cqの位相軸をI軸及
びQ軸とすれば、これらI軸及びQ軸は互いに直交する
。そして、信号C3,Cqを変調している信号Bi、B
qのレベル(ピーク値)は、■軸上及びQ軸上の±1.
5.±0.5のいずれかの値しかとらない。従って、X
印をつけた点が信号5I11のとり得る点(有意な点)
となる。また、この信号Smのとり1qる点(×印)を
、もとの信号Ba〜Bdにより示すと、すなわち、符号
配置を示すと、第7図のようになる。従って、信4)
S mは、16Q A Mによる被変蘭信号である。
そして、この信号Ssにおいて、Ba−Bd−“ooo
o”の点Rは、■軸に対して位相が255°で、レベル
が1.s、/Tとなるが、2回続けてBa=Bd・=“
oooo″となるのは、5d−00Hのとき、すなわち
、ビデオ信号SQのシンクチップ期間Thのときである
。つまり、この点Rは同期パルスに相当する。
o”の点Rは、■軸に対して位相が255°で、レベル
が1.s、/Tとなるが、2回続けてBa=Bd・=“
oooo″となるのは、5d−00Hのとき、すなわち
、ビデオ信号SQのシンクチップ期間Thのときである
。つまり、この点Rは同期パルスに相当する。
また、ビデオ信号S8のシンクチップ部分は、その20
サンプルをOOHとしているので、シンクチップ期間T
hには、点Rが20サンプル期間連続することになる。
サンプルをOOHとしているので、シンクチップ期間T
hには、点Rが20サンプル期間連続することになる。
従って、信号Smにおいて、点只のレベル及び位相が2
0サンプル期間連続したらそれはシンクチップ期間1゛
hである。
0サンプル期間連続したらそれはシンクチップ期間1゛
hである。
そCて、このfハllすSmがバンドパスフィルタ(2
3)に供給されて不要成分が除去されてから端子(24
ンに取り出され、さらに例えばCATシライン(25)
に送り出される。
3)に供給されて不要成分が除去されてから端子(24
ンに取り出され、さらに例えばCATシライン(25)
に送り出される。
また、受信回路において、ライン(25)からの信号S
n+が、端子(41)を通じ、さらにバンドパスフィル
タ(42)を通じてAGC回路(43)に供給されて一
定レベルの信号sIIとされ、この信号S1mが同期検
波回路(44^)、(44G)に供給されると共に、再
生回路(61)に供給されてキャリア信号が再生され、
この信号が移相回路(62)に供給されてキャリア信号
Cf、Cqとされ、これら信号Ci+ Cqが検波回路
(44A ) 、 (44C)に供給されて信号Sm
から信号Bi、BqがIfI調され、信号Biが電圧比
較回路(51A )〜(51C>に供給されて第8図に
示すようにレベルが1.0.−1の基準電圧Va=Vc
とそれぞれ電圧比較され、比較回路(51^)〜(51
C)がらはB i ≧V a +Bi≧V b + B
s≧Vcのときそれぞれ“1“になる比較出力が取り
出され、この比較出刃が変換回路(52A )に供給さ
れてもとの2ビツトの信号B a + B bに変換さ
れ、この信号B a + B bが変換回路(53)に
供給される。
n+が、端子(41)を通じ、さらにバンドパスフィル
タ(42)を通じてAGC回路(43)に供給されて一
定レベルの信号sIIとされ、この信号S1mが同期検
波回路(44^)、(44G)に供給されると共に、再
生回路(61)に供給されてキャリア信号が再生され、
この信号が移相回路(62)に供給されてキャリア信号
Cf、Cqとされ、これら信号Ci+ Cqが検波回路
(44A ) 、 (44C)に供給されて信号Sm
から信号Bi、BqがIfI調され、信号Biが電圧比
較回路(51A )〜(51C>に供給されて第8図に
示すようにレベルが1.0.−1の基準電圧Va=Vc
とそれぞれ電圧比較され、比較回路(51^)〜(51
C)がらはB i ≧V a +Bi≧V b + B
s≧Vcのときそれぞれ“1“になる比較出力が取り
出され、この比較出刃が変換回路(52A )に供給さ
れてもとの2ビツトの信号B a + B bに変換さ
れ、この信号B a + B bが変換回路(53)に
供給される。
さらに、同様に、検波回路(44C)からの信号Bqが
、電圧比較回路(510)〜(51F)に供給されて電
圧Va−Vcと電圧比較され、その比較出力が変換回路
(52C)に供給されてもとの信号Bc、Bdに変換さ
れ、この信号Bc、Bdが変換回路(53)に供給され
る。
、電圧比較回路(510)〜(51F)に供給されて電
圧Va−Vcと電圧比較され、その比較出力が変換回路
(52C)に供給されてもとの信号Bc、Bdに変換さ
れ、この信号Bc、Bdが変換回路(53)に供給され
る。
そして、例えば比較回路(51E )の比較出力が形成
回路(63)に供給されてクロックCKsが形成され、
このクロックCKeが変換回路(53)に供給されて(
−1号1311〜I3dは信号Sdに変更され、この信
号Sdがデスクランブル回路(54)に供給されると共
に、形成1ii+1/3 (63)からクロックCK3
が供給され゛(信’;l S dにデスクランブルが行
われ、このデスクランブルされた信号SdがD/Aコン
バータ(55)に供給されると共に、形成回路(63)
からクロックC1(3が供給されて16号Sdはちと(
7)NTSCカラービデオ信号Saに変換され、この信
号Saが端子(56)に取り出される。
回路(63)に供給されてクロックCKsが形成され、
このクロックCKeが変換回路(53)に供給されて(
−1号1311〜I3dは信号Sdに変更され、この信
号Sdがデスクランブル回路(54)に供給されると共
に、形成1ii+1/3 (63)からクロックCK3
が供給され゛(信’;l S dにデスクランブルが行
われ、このデスクランブルされた信号SdがD/Aコン
バータ(55)に供給されると共に、形成回路(63)
からクロックC1(3が供給されて16号Sdはちと(
7)NTSCカラービデオ信号Saに変換され、この信
号Saが端子(56)に取り出される。
第3図は形成回M3(61)の−例をポし、第9図はそ
の各部の波形を示す(以下この図を波形図と呼ぶ)。
の各部の波形を示す(以下この図を波形図と呼ぶ)。
そして、この形成回路(61)において、(70)はP
LLを示し、AGC回路(43)からの信号Smが位相
比較回路(71)に供給されると共に、VCO(74)
から自走周波数が信号SII+のキャリア周波数に等し
い発振信号Soが取り出され、この信号Soが比較回路
(71)に供給されて信号5LIlとS。
LLを示し、AGC回路(43)からの信号Smが位相
比較回路(71)に供給されると共に、VCO(74)
から自走周波数が信号SII+のキャリア周波数に等し
い発振信号Soが取り出され、この信号Soが比較回路
(71)に供給されて信号5LIlとS。
とが位相比較され、その比較出力S1がゲート回路(7
2)に供給される。
2)に供給される。
この場合、信号S+wは、シンクチップ部分では、20
サンプル期間にわたって上述した点Rのレベル及び位相
に固定されているが、他の期間には信号Saのレベルに
対応したX点のレベル及び位相となっている。従って、
波形図のAに信号Ssの波形を示すが、これは、シンク
チップ期間Thには一定のレベルで一定の位相の正弦波
であり、他の期間Tdには信号Saのレベルに対応した
レベル及び位相である。
サンプル期間にわたって上述した点Rのレベル及び位相
に固定されているが、他の期間には信号Saのレベルに
対応したX点のレベル及び位相となっている。従って、
波形図のAに信号Ssの波形を示すが、これは、シンク
チップ期間Thには一定のレベルで一定の位相の正弦波
であり、他の期間Tdには信号Saのレベルに対応した
レベル及び位相である。
そして、比較回路(71)においては、そのような信号
S1wと信号Soとが位相比較されるのであるから、期
間Thにおける位相比較出力S1は、信号Soが信号S
sにロックしていれば、一定のI/ベベル直流信号とな
り、ロックしていなければ、波形図のBに示すように、
信号5fflとSOとの位相差に対応した速度で極性及
びレベルが変化していく直流信号となる。また期間Td
には、信号5L11に対応した交番信号となる。
S1wと信号Soとが位相比較されるのであるから、期
間Thにおける位相比較出力S1は、信号Soが信号S
sにロックしていれば、一定のI/ベベル直流信号とな
り、ロックしていなければ、波形図のBに示すように、
信号5fflとSOとの位相差に対応した速度で極性及
びレベルが変化していく直流信号となる。また期間Td
には、信号5L11に対応した交番信号となる。
そこで、ゲート回WR(72)において、後述するパル
スphにより期間Thにおける信号S1だけが取り出さ
れ、この取り出された信号S1がローパスフィルタ(7
3)に供給されて期間Thにおける信号S#lとSoと
の位相差に対応した極性及びレベルの直流1d号とされ
、この信号がVCO(74)にその制御td′+とじて
供給される。従って、定常時には、VCO(74)の発
振信号Soは、期間Thにおける信号Smに位相ロック
し、すなわち、上述した点Rに対して90°の位相差を
有する一定の位相の発振信号となる。
スphにより期間Thにおける信号S1だけが取り出さ
れ、この取り出された信号S1がローパスフィルタ(7
3)に供給されて期間Thにおける信号S#lとSoと
の位相差に対応した極性及びレベルの直流1d号とされ
、この信号がVCO(74)にその制御td′+とじて
供給される。従って、定常時には、VCO(74)の発
振信号Soは、期間Thにおける信号Smに位相ロック
し、すなわち、上述した点Rに対して90°の位相差を
有する一定の位相の発振信号となる。
そして、この信号SOが移相回路(62)に供給されて
キャリア信号Ci、Cqとされ、さらに、この信号Ci
、Cqが検波回II (44A ) 、 (44C)
に供給されて信号Smから信号Bi、Bqが1tLta
される。
キャリア信号Ci、Cqとされ、さらに、この信号Ci
、Cqが検波回II (44A ) 、 (44C)
に供給されて信号Smから信号Bi、Bqが1tLta
される。
さらに、(80)はシンクチップ期間の検出回路を示し
、AGC回路(43)からの信号Smが位相比較回路(
81)に供給されると共に、信号SOが比較回路(81
)に供給されて比較回路(81)からも信号S1が取り
出され、この信号S1がリミッタアンプ(82)に供給
されてリミットされることにより波形図のCに示すよう
に期間Thにおける直流信号shのレベルが+1 (最
大値)または−1(最小値)に固定された信号S2とさ
れ、この信号S2が二乗回路(83)に供給されて二乗
されることにより波形図のDに示すように期間Thにお
ける直流信号shが“1”レベルの信号S3とされる。
、AGC回路(43)からの信号Smが位相比較回路(
81)に供給されると共に、信号SOが比較回路(81
)に供給されて比較回路(81)からも信号S1が取り
出され、この信号S1がリミッタアンプ(82)に供給
されてリミットされることにより波形図のCに示すよう
に期間Thにおける直流信号shのレベルが+1 (最
大値)または−1(最小値)に固定された信号S2とさ
れ、この信号S2が二乗回路(83)に供給されて二乗
されることにより波形図のDに示すように期間Thにお
ける直流信号shが“1”レベルの信号S3とされる。
なお、この信号S3は、期間Tdには、信号Saに対応
して“O”または“1”のいずれかのレベルである。
して“O”または“1”のいずれかのレベルである。
そして、この信号S3がカウンタ(84)のクリア入力
CLに供給されると共に、形成回路(63)からクロッ
クCK1がカウンタ(84)にカウント入力として供給
される。従って、カウンタ(84)はクロックCK3を
カウントするが、期間Tdにば信号S3はひんばんに“
0”と“1”とを繰り返すと共に、S3−“0”のとき
、カウンタ(84)はクリアされるの<rllR形図の
Eに示すように、カウンタ(84)のカウント値はあま
り増加することがなく、そのキャリ出力CYはO″のま
まである。しかし、期間]゛hには、20サンプル期間
にわたってS3−1”の状態が続いてカウンタ(84)
がクリ゛Iされることがないので、カウンタ(84)の
カウント値は次第に増加し、期間Thにおけるある時点
にキャリ出力CYが“1”となる。
CLに供給されると共に、形成回路(63)からクロッ
クCK1がカウンタ(84)にカウント入力として供給
される。従って、カウンタ(84)はクロックCK3を
カウントするが、期間Tdにば信号S3はひんばんに“
0”と“1”とを繰り返すと共に、S3−“0”のとき
、カウンタ(84)はクリアされるの<rllR形図の
Eに示すように、カウンタ(84)のカウント値はあま
り増加することがなく、そのキャリ出力CYはO″のま
まである。しかし、期間]゛hには、20サンプル期間
にわたってS3−1”の状態が続いてカウンタ(84)
がクリ゛Iされることがないので、カウンタ(84)の
カウント値は次第に増加し、期間Thにおけるある時点
にキャリ出力CYが“1”となる。
そして、このキャリ出力CYが整形回路(85)に供給
されて波形図のFにボすように次の期間Thに所定のパ
ルス幅を有するパルスPhとされ、このパルスphがゲ
ート回路(72)にその制御出力として供給されて信号
Smのうち期間Thの直流信号がフィルタ(73)に供
給される。従っ°ζ、PI、L(70)におい°ζは、
上述のように、信号So ’が期間Thの信号
Smに位相ロックする。
されて波形図のFにボすように次の期間Thに所定のパ
ルス幅を有するパルスPhとされ、このパルスphがゲ
ート回路(72)にその制御出力として供給されて信号
Smのうち期間Thの直流信号がフィルタ(73)に供
給される。従っ°ζ、PI、L(70)におい°ζは、
上述のように、信号So ’が期間Thの信号
Smに位相ロックする。
以上のようにして、カラービデオ信号Saが送受信され
るが、この場合、この発明によれば、シンクチップ期間
Thには16Q A M変調信号5I11を点Rとして
示される基準のレベル及び位相としているので、受信回
路においては、この点Rのレベル及び位相から容易に復
調用のキャリア信号Ci。
るが、この場合、この発明によれば、シンクチップ期間
Thには16Q A M変調信号5I11を点Rとして
示される基準のレベル及び位相としているので、受信回
路においては、この点Rのレベル及び位相から容易に復
調用のキャリア信号Ci。
cqを形成することができ、そのハードウェアが簡単で
ある。また、送信回路及び受信回路も全体としてハード
ウェアが簡単である。
ある。また、送信回路及び受信回路も全体としてハード
ウェアが簡単である。
なお、同期検波回路と位相比較回路とは本質的に同一で
あるから、上述において、比較回路(81)を回路(3
1)あるいは(44C)と兼用にできる。
あるから、上述において、比較回路(81)を回路(3
1)あるいは(44C)と兼用にできる。
また、連続した情報信号、例えば音声信号の場合には、
送信回路においては、デジタル信号Sdとしたのち、単
位期間ごとに時間軸圧縮してシンクチップ期間Thに相
当する同期期間を形成し、この期間のレベルをOOHと
すると共に、受信回路ニオイて、信号Sdの時間軸伸張
を行えばよい。
送信回路においては、デジタル信号Sdとしたのち、単
位期間ごとに時間軸圧縮してシンクチップ期間Thに相
当する同期期間を形成し、この期間のレベルをOOHと
すると共に、受信回路ニオイて、信号Sdの時間軸伸張
を行えばよい。
デジタル信号Sdに、シンクチップ期間Thごとに、所
定の値00Hの同期データを付加し、シンクチップ期間
i’ hには16Q A M変調信号Ssを点Rとして
ポされる基′tlluのレベル及び位相としているので
、受信回路においては、この点Rのレベル及び位相から
容易に復調用のキャリア信号Ci、Cqを形成すること
ができ、そのハードウェアが簡単である。また、送信1
111路及び受信回路も全体としてハードウェアが簡(
(>である。
定の値00Hの同期データを付加し、シンクチップ期間
i’ hには16Q A M変調信号Ssを点Rとして
ポされる基′tlluのレベル及び位相としているので
、受信回路においては、この点Rのレベル及び位相から
容易に復調用のキャリア信号Ci、Cqを形成すること
ができ、そのハードウェアが簡単である。また、送信1
111路及び受信回路も全体としてハードウェアが簡(
(>である。
第1図はこの発明の一例の系統図、第2図〜第9図はそ
の説明のための図である。 (12)はA / I)コンバータ、(15) 、
(52A ) 。 (52C) 、 (53)は変換回路、(21A )
、 (21C)は平衡変調回路、(31) 、
(65)は形成回路、(44^−) 、 (44G)
は同期検波回路、(51^)〜(51F )は電圧比較
回路、(55)はD/Aコンバータ、(70)はP L
L、(71) 、 (81)は位相比較回路、(8
0)は検出回路、(82)はリミッタアンプ、(83)
は二乗回路、(84)はカウンタである。 cr3 第4図 第5図 第6図 。 δL 第7図 8b −’0”!2 ″O°′1″ 第8図 δi 第9図
の説明のための図である。 (12)はA / I)コンバータ、(15) 、
(52A ) 。 (52C) 、 (53)は変換回路、(21A )
、 (21C)は平衡変調回路、(31) 、
(65)は形成回路、(44^−) 、 (44G)
は同期検波回路、(51^)〜(51F )は電圧比較
回路、(55)はD/Aコンバータ、(70)はP L
L、(71) 、 (81)は位相比較回路、(8
0)は検出回路、(82)はリミッタアンプ、(83)
は二乗回路、(84)はカウンタである。 cr3 第4図 第5図 第6図 。 δL 第7図 8b −’0”!2 ″O°′1″ 第8図 δi 第9図
Claims (1)
- デジタルデータに、所定の期間ごとに、所定の値の同期
データを付加し、この同期データの付加されたデジタル
データにより上記同期データの期間には、被変調信号の
レベル及び位相が所定の一定値となるように16QAM
を行うようにした16QAM回路。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP59199023A JPS6177453A (ja) | 1984-09-21 | 1984-09-21 | 16qam回路 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP59199023A JPS6177453A (ja) | 1984-09-21 | 1984-09-21 | 16qam回路 |
Publications (1)
Publication Number | Publication Date |
---|---|
JPS6177453A true JPS6177453A (ja) | 1986-04-21 |
Family
ID=16400834
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP59199023A Pending JPS6177453A (ja) | 1984-09-21 | 1984-09-21 | 16qam回路 |
Country Status (1)
Country | Link |
---|---|
JP (1) | JPS6177453A (ja) |
Cited By (2)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPH07170304A (ja) * | 1993-12-14 | 1995-07-04 | Chikyu Kagaku Sogo Kenkyusho:Kk | 地質構造調査装置 |
KR100489392B1 (ko) * | 2002-06-19 | 2005-05-16 | 현대자동차주식회사 | 차량용 차동장치 |
-
1984
- 1984-09-21 JP JP59199023A patent/JPS6177453A/ja active Pending
Cited By (2)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPH07170304A (ja) * | 1993-12-14 | 1995-07-04 | Chikyu Kagaku Sogo Kenkyusho:Kk | 地質構造調査装置 |
KR100489392B1 (ko) * | 2002-06-19 | 2005-05-16 | 현대자동차주식회사 | 차량용 차동장치 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
US3887768A (en) | Signal structures for double side band-quadrature carrier modulation | |
US4267591A (en) | QPSK Suppressed carrier with rotating reference phase | |
US3984778A (en) | Carrier recovery scheme for a SSB-SC signal | |
JP3490186B2 (ja) | 高品位テレビジョン受信機において、記号レートの約数で最後の中間周波数搬送波を有するディジタル残留側波帯(vsb)検出器 | |
US4918718A (en) | Quadrature amplitude modulation with line synchronization pulse for video telephone | |
NL8302354A (nl) | Keteninrichting voor het herstellen van een draaggolf. | |
JP3517056B2 (ja) | Vsb変調信号におけるサンプリングタイミング位相誤差検出器 | |
US4074199A (en) | Vestigial-sideband transmission system for synchronous data signals | |
US4217467A (en) | Amplitude and periodic phase modulation transmission system | |
US5170131A (en) | Demodulator for demodulating digital signal modulated by minimum shift keying and method therefor | |
JPS6177453A (ja) | 16qam回路 | |
JPS60235563A (ja) | クロツク信号発生装置 | |
US6700940B1 (en) | Carrier reproduction circuit | |
CA1162620A (en) | Method and apparatus for converting binary information into a single-sideband 3-level correlative signal | |
USRE33056E (en) | Signal structures for double side band-quadrature carrier modulation | |
JPH0428185B2 (ja) | ||
CA1178665A (en) | Method and apparatus for converting binary information into a high density single-side band signal | |
US3909752A (en) | Carrier phase correction circuit for data communications system | |
JP3266432B2 (ja) | 非ナイキスト伝送方式でのトレーニング方法及び非ナイキスト伝送方式のトレーニングデータ送信装置 | |
JP3359927B2 (ja) | 直交振幅変調方式ディジタル無線装置の復調装置 | |
JPS6177455A (ja) | キヤリア信号の再生回路 | |
JPS6177454A (ja) | 16qamの送信回路 | |
GB2261563A (en) | Determining phase error and phase locking | |
JP3103106B2 (ja) | 多相psk変復調方式 | |
JP2017092668A (ja) | デジタル変復調システム及びデジタル変復調方法 |