JPH0227862B2 - - Google Patents
Info
- Publication number
- JPH0227862B2 JPH0227862B2 JP55015684A JP1568480A JPH0227862B2 JP H0227862 B2 JPH0227862 B2 JP H0227862B2 JP 55015684 A JP55015684 A JP 55015684A JP 1568480 A JP1568480 A JP 1568480A JP H0227862 B2 JPH0227862 B2 JP H0227862B2
- Authority
- JP
- Japan
- Prior art keywords
- signal
- output
- circuit
- phase
- carrier wave
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Lifetime
Links
- 238000001514 detection method Methods 0.000 claims description 4
- 230000000737 periodic effect Effects 0.000 claims description 4
- 238000000034 method Methods 0.000 description 9
- 238000010586 diagram Methods 0.000 description 6
- 238000004891 communication Methods 0.000 description 3
- 230000010355 oscillation Effects 0.000 description 3
- 239000013598 vector Substances 0.000 description 3
- 230000005540 biological transmission Effects 0.000 description 1
- 238000006243 chemical reaction Methods 0.000 description 1
- 230000001934 delay Effects 0.000 description 1
- 230000000694 effects Effects 0.000 description 1
- 239000000463 material Substances 0.000 description 1
- 238000005070 sampling Methods 0.000 description 1
- 238000007493 shaping process Methods 0.000 description 1
- 230000001360 synchronised effect Effects 0.000 description 1
Classifications
-
- H—ELECTRICITY
- H04—ELECTRIC COMMUNICATION TECHNIQUE
- H04L—TRANSMISSION OF DIGITAL INFORMATION, e.g. TELEGRAPHIC COMMUNICATION
- H04L27/00—Modulated-carrier systems
- H04L27/02—Amplitude-modulated carrier systems, e.g. using on-off keying; Single sideband or vestigial sideband modulation
- H04L27/06—Demodulator circuits; Receiver circuits
- H04L27/066—Carrier recovery circuits
Landscapes
- Engineering & Computer Science (AREA)
- Computer Networks & Wireless Communication (AREA)
- Signal Processing (AREA)
- Stabilization Of Oscillater, Synchronisation, Frequency Synthesizers (AREA)
- Digital Transmission Methods That Use Modulated Carrier Waves (AREA)
Description
【発明の詳細な説明】
この発明は多値多相変調波より基準搬送波を効
率よく再生する位相同期装置に関するものであ
る。
率よく再生する位相同期装置に関するものであ
る。
現在、多相PSK変調を用いた搬送波デジタル
伝送方式がすでに実用化されている。又、最近は
周波数を有効に利用するために、位相面のみなら
ず振幅面においても同時に変調をかける、いわゆ
る多値多相変調方式について検討が進められてい
る。この多値多相変調方式には、例えば16QAM
（Quadrature Amplitude Modulation）方式等
が知られている。このような16QAM方式では情
報量は増すが、その反面回路実現上に困難さがあ
る。特に基準搬送波を再生する位相同期装置にお
いては、従来の多相PSK波に用いられるそれに
比して新たな困難さが生ずる。
伝送方式がすでに実用化されている。又、最近は
周波数を有効に利用するために、位相面のみなら
ず振幅面においても同時に変調をかける、いわゆ
る多値多相変調方式について検討が進められてい
る。この多値多相変調方式には、例えば16QAM
（Quadrature Amplitude Modulation）方式等
が知られている。このような16QAM方式では情
報量は増すが、その反面回路実現上に困難さがあ
る。特に基準搬送波を再生する位相同期装置にお
いては、従来の多相PSK波に用いられるそれに
比して新たな困難さが生ずる。
即ち、従来の多相PSK波の出力信号ベクトル
は周知のように、等振幅で且つ等しい位相差を有
しているが、16QAM波の出力レベルは互いに違
つた振幅で且つ違つた位相差を有している。よつ
て16QAM用位相同期装置には多相PSK用のそれ
のような、入力信号を単純に逓倍する手段を用い
ることができない。
は周知のように、等振幅で且つ等しい位相差を有
しているが、16QAM波の出力レベルは互いに違
つた振幅で且つ違つた位相差を有している。よつ
て16QAM用位相同期装置には多相PSK用のそれ
のような、入力信号を単純に逓倍する手段を用い
ることができない。
そこで従来において、種々の16QAM用位相同
期装置が提案されている。その中の１つに特開昭
52−114256号公報記載の位相同期装置がある。こ
れは復調信号を用いて変調信号の各々の位相位置
を判別し、その判別出力信号を制御信号として位
相変調器、振幅変調器あるいはアナログスイツチ
のいずれかを駆動して、変調波の位相及び振幅を
表わしたベクトル図中の４象限に各々存在する４
つの変調ベクトルを一つに縮退させ、16QAM変
調波を等価的に4PSK波に変換し、その変換され
た4PSK波により4PSK位相同期制御を行なうよ
うにする。更に簡便な手段としてこの特開昭52−
114256号記載の表現を借りれば「位相誤差信号に
含まれる位相変動は、第一変調波と第２変調波と
の位相差がπ／２又は３／２π時に生じ、第６図、第９ 図ではその時位相補償を行つたが、その時その位
相誤差信号をオフにし、位相誤差信号として第１
変調波と第２変調波との位相差が０及びπの時の
位相誤差信号のみを使用する方法もある。」とい
う手段も提案している。
期装置が提案されている。その中の１つに特開昭
52−114256号公報記載の位相同期装置がある。こ
れは復調信号を用いて変調信号の各々の位相位置
を判別し、その判別出力信号を制御信号として位
相変調器、振幅変調器あるいはアナログスイツチ
のいずれかを駆動して、変調波の位相及び振幅を
表わしたベクトル図中の４象限に各々存在する４
つの変調ベクトルを一つに縮退させ、16QAM変
調波を等価的に4PSK波に変換し、その変換され
た4PSK波により4PSK位相同期制御を行なうよ
うにする。更に簡便な手段としてこの特開昭52−
114256号記載の表現を借りれば「位相誤差信号に
含まれる位相変動は、第一変調波と第２変調波と
の位相差がπ／２又は３／２π時に生じ、第６図、第９ 図ではその時位相補償を行つたが、その時その位
相誤差信号をオフにし、位相誤差信号として第１
変調波と第２変調波との位相差が０及びπの時の
位相誤差信号のみを使用する方法もある。」とい
う手段も提案している。
この提案と同一観点にたつている従来例の１つ
として、電子通信学会、通信方式研究会資料
CS76−200「ロールオフ整形16値QAM変復調系の
特性」に記載された位相同期装置を第１図に示
す。この装置の動作は上記資料に詳細に記載され
ているので、こゝでは簡単に説明する。位相検波
器１１及び１２によつて端子１３からの入力信号
は直交位相検波され、復調信号Ｐ，Ｑに変換され
る。その復調信号Ｐ，Ｑはデジタル４逓倍回路１
４に入り、４てい倍され、位相誤差信号が作られ
る。こゝで、入力信号が4PSK波であるならば４
てい倍回路１４の出力を低域ろ波器１５に直接供
給し、そのろ波出力により電圧制御発振器１６の
発振位相を制御し、その発振出力及び移相器１７
でπ／２移相したものをそれぞれ位相検波器１１， １２へ供給することにより4PSK波用位相同期装
置として動作する。しかし入力信号は第２図に示
すように信号配置を有する16QAM信号であり、
従つて第２図中、Ａ信号は位相誤差信号を作るの
に有効であるが、Ｂ信号は位相誤差信号を作るの
には寄与せず単に雑音を増すのみである。このた
めてい倍回路１４の出力を直接低域通過ろ波器１
５へ供給した場合はキヤリアジツタ（搬送波のゆ
れ）の少ない基準搬送波を再生することはできな
い。そこで位相検波器１１，１２の出力はAD変
換器１８，１９でそれぞれデジタル信号に変換さ
れ、これら変換出力は判定回路２１で必要な信号
Ａ信号と不必要な信号Ｂ信号とが判別され、その
判定回路の出力S2と端子２２からのクロツク信号
との論理積がAND回路２３でとられ、AND回路
２３からＡ信号のときのみパルスが発生される。
このパルスによつててい倍回路１４の出力信号S1
をＡ信号のときのみＤ形フリツプフロツプ２４に
読込み、Ｂ信号のときは前Ａ信号を保持するよう
にする。そのフリツプフロツプ２４の出力が低域
通過ろ波器１５へ供給される。このようにしてＢ
信号は削除されＡ信号のみで位相誤差信号が作ら
れている。従つて第１図に示した装置によつてキ
ヤリアジツタの少ない基準搬送波を再生すること
ができる。もう少し説明を加えると、入力端子１
３に入力される変調信号がＡ信号のみの場合、て
い倍回路１４の出力であるS1はループを制御でき
る有効な位相誤差信号となる。入力変調信号の中
心周波数のずれがない正常時には、出力S1はタイ
ムスロツト毎に変化する１，０の値を等確率で発
生する２値データ信号であり、その平均直流電圧
は１／２（１＋０）であるが、入力変調信号の中心 周波数にずれが生じた時出力S1における１，０の
発生確率がずれの極性に対応した一方向へ変化
し、その平均直流電圧のずれが低域ろ波器１５の
出力で検出され、このずれが０となるようにルー
プが制御される。この時ループ利得が無限大であ
れば、このずれ値は０近くとなるが、ループ利得
は有限値であるため、入力変調信号の中心周波数
のずれが大きくなるにつれてずれ値が残留する。
出力S1の変化可能範囲は０の発生確率が０から１
までの間の１／２±１／２であり、結局前述の残留ずれ 値はこの値１／２を、超えることはできず、残留ず れ値として１／２を与える入力変調信号の中心周波 数ずれ値が第１図の同期保持範囲となる。
として、電子通信学会、通信方式研究会資料
CS76−200「ロールオフ整形16値QAM変復調系の
特性」に記載された位相同期装置を第１図に示
す。この装置の動作は上記資料に詳細に記載され
ているので、こゝでは簡単に説明する。位相検波
器１１及び１２によつて端子１３からの入力信号
は直交位相検波され、復調信号Ｐ，Ｑに変換され
る。その復調信号Ｐ，Ｑはデジタル４逓倍回路１
４に入り、４てい倍され、位相誤差信号が作られ
る。こゝで、入力信号が4PSK波であるならば４
てい倍回路１４の出力を低域ろ波器１５に直接供
給し、そのろ波出力により電圧制御発振器１６の
発振位相を制御し、その発振出力及び移相器１７
でπ／２移相したものをそれぞれ位相検波器１１， １２へ供給することにより4PSK波用位相同期装
置として動作する。しかし入力信号は第２図に示
すように信号配置を有する16QAM信号であり、
従つて第２図中、Ａ信号は位相誤差信号を作るの
に有効であるが、Ｂ信号は位相誤差信号を作るの
には寄与せず単に雑音を増すのみである。このた
めてい倍回路１４の出力を直接低域通過ろ波器１
５へ供給した場合はキヤリアジツタ（搬送波のゆ
れ）の少ない基準搬送波を再生することはできな
い。そこで位相検波器１１，１２の出力はAD変
換器１８，１９でそれぞれデジタル信号に変換さ
れ、これら変換出力は判定回路２１で必要な信号
Ａ信号と不必要な信号Ｂ信号とが判別され、その
判定回路の出力S2と端子２２からのクロツク信号
との論理積がAND回路２３でとられ、AND回路
２３からＡ信号のときのみパルスが発生される。
このパルスによつててい倍回路１４の出力信号S1
をＡ信号のときのみＤ形フリツプフロツプ２４に
読込み、Ｂ信号のときは前Ａ信号を保持するよう
にする。そのフリツプフロツプ２４の出力が低域
通過ろ波器１５へ供給される。このようにしてＢ
信号は削除されＡ信号のみで位相誤差信号が作ら
れている。従つて第１図に示した装置によつてキ
ヤリアジツタの少ない基準搬送波を再生すること
ができる。もう少し説明を加えると、入力端子１
３に入力される変調信号がＡ信号のみの場合、て
い倍回路１４の出力であるS1はループを制御でき
る有効な位相誤差信号となる。入力変調信号の中
心周波数のずれがない正常時には、出力S1はタイ
ムスロツト毎に変化する１，０の値を等確率で発
生する２値データ信号であり、その平均直流電圧
は１／２（１＋０）であるが、入力変調信号の中心 周波数にずれが生じた時出力S1における１，０の
発生確率がずれの極性に対応した一方向へ変化
し、その平均直流電圧のずれが低域ろ波器１５の
出力で検出され、このずれが０となるようにルー
プが制御される。この時ループ利得が無限大であ
れば、このずれ値は０近くとなるが、ループ利得
は有限値であるため、入力変調信号の中心周波数
のずれが大きくなるにつれてずれ値が残留する。
出力S1の変化可能範囲は０の発生確率が０から１
までの間の１／２±１／２であり、結局前述の残留ずれ 値はこの値１／２を、超えることはできず、残留ず れ値として１／２を与える入力変調信号の中心周波 数ずれ値が第１図の同期保持範囲となる。
この場合出力S1の変化可能範囲は正負同一値の
±１／２であるので、同期保持範囲は正負同じ値と なる。
±１／２であるので、同期保持範囲は正負同じ値と なる。
入力端子１３に入力される変調信号がＢ信号の
場合には前述したように、フリツプフロツプ２４
にてそのＢ信号直前のタイムスロツトのＡ信号で
作られた出力S1を保持している。この時、入力変
調信号を構成するＡ信号とＢ信号の発生確率が
１／ループ帯域間隔毎においてほぼ等しくて且つＢ 信号の連続する時間が１／ループ帯域に比して十分 小さく、又、入力変調信号の中心周波数ずれがな
ければ、Ｂ信号時のフリツプフロツプ２４の出力
の１，０の発生確率は等確率となる。何故なら
ば、その確率はＡ信号時の発生確率に依存するか
らである。よつて第１図の回路に第２図で示され
る変調波が中心周波数のずれがない状態で入力さ
れた時にはフリツプフロツプ２４の出力での１，
０の発生確率は共に１／２となる。その時の平均値 直流電圧値はＡ信号時の平均直流電圧×１／２＋Ｂ の信号時の平均直流電圧×１／２＝１／２×１／２＋１
／２× １／２＝１／２で結局１／２となり、この値はフリツプ
フ ロツプ２４の変化可能範囲の１から０の中央値で
あるため、前に述べた理由によつて同期保持範囲
は正負同じ値になる。なお第１図に示した装置に
おいてAD変換回路１８，１９、AND回路２３
を除いた装置は特公昭53−9704号位相同期回路に
詳述されているので参照されたい。
場合には前述したように、フリツプフロツプ２４
にてそのＢ信号直前のタイムスロツトのＡ信号で
作られた出力S1を保持している。この時、入力変
調信号を構成するＡ信号とＢ信号の発生確率が
１／ループ帯域間隔毎においてほぼ等しくて且つＢ 信号の連続する時間が１／ループ帯域に比して十分 小さく、又、入力変調信号の中心周波数ずれがな
ければ、Ｂ信号時のフリツプフロツプ２４の出力
の１，０の発生確率は等確率となる。何故なら
ば、その確率はＡ信号時の発生確率に依存するか
らである。よつて第１図の回路に第２図で示され
る変調波が中心周波数のずれがない状態で入力さ
れた時にはフリツプフロツプ２４の出力での１，
０の発生確率は共に１／２となる。その時の平均値 直流電圧値はＡ信号時の平均直流電圧×１／２＋Ｂ の信号時の平均直流電圧×１／２＝１／２×１／２＋１
／２× １／２＝１／２で結局１／２となり、この値はフリツプ
フ ロツプ２４の変化可能範囲の１から０の中央値で
あるため、前に述べた理由によつて同期保持範囲
は正負同じ値になる。なお第１図に示した装置に
おいてAD変換回路１８，１９、AND回路２３
を除いた装置は特公昭53−9704号位相同期回路に
詳述されているので参照されたい。
第１図に示した従来装置は簡単な回路でキヤリ
アジツタの少ない基準搬送波を再生できる点では
有効であるが、その反面次のような欠点があつ
た。第１にループの１巡遅延時間が長くなること
である。即ちこの装置においては識別回路として
てい倍回路１４及びＤ形フリツプフロツプ２４の
２個有しており、これによつて１ビツトの遅延を
生ずる。何んとなれば、識別回路は入力アイ
（eye）信号の中央値でサンプリング識別するよ
うに動作させるため、１個当り半ビツトの遅延を
生ずる。このループの１巡の遅延時間は、種々の
文献例えば大黒「遅延を含む位相同期回路の考
察」通信方式研資CS71−115（1971−12）に示さ
れているように同期引込範囲を狭くするため、で
きるだけ少なくせねばならない。
アジツタの少ない基準搬送波を再生できる点では
有効であるが、その反面次のような欠点があつ
た。第１にループの１巡遅延時間が長くなること
である。即ちこの装置においては識別回路として
てい倍回路１４及びＤ形フリツプフロツプ２４の
２個有しており、これによつて１ビツトの遅延を
生ずる。何んとなれば、識別回路は入力アイ
（eye）信号の中央値でサンプリング識別するよ
うに動作させるため、１個当り半ビツトの遅延を
生ずる。このループの１巡の遅延時間は、種々の
文献例えば大黒「遅延を含む位相同期回路の考
察」通信方式研資CS71−115（1971−12）に示さ
れているように同期引込範囲を狭くするため、で
きるだけ少なくせねばならない。
第２に第１図に示した従来の装置はＢ信号のと
きは前信号を保持しているので、Ｂ信号が連続し
た場合、Ｄ形フリツプフロツプ２４の出力は２値
のうちどちらかに固定されるためループが暴走す
る。よつてベースバンド信号のパターン列組合せ
はＢ信号が連続しないような制約を設ける必要が
あつた。
きは前信号を保持しているので、Ｂ信号が連続し
た場合、Ｄ形フリツプフロツプ２４の出力は２値
のうちどちらかに固定されるためループが暴走す
る。よつてベースバンド信号のパターン列組合せ
はＢ信号が連続しないような制約を設ける必要が
あつた。
前述したように第１図において、入力変調信号
の中心周波数にずれがない状態で、Ｂ信号の連続
する時間が１／ループ帯域に比して十分小さい場合 は、フリツプフロツプ２４の出力の１，０の発生
確率は等確率となり、低域ろ波器１５の出力の平
均直流電圧は1/2であるが、Ｂ信号の連続回数が
前述条件より多くなつた場合、Ｂ信号時のフリツ
プフロツプ２４の出力の１，０の発生確率が1/2
でなく、どちらかにかたよる。その結果、フリツ
プフロツプ２４の出力の平均直流電圧が、入力変
調信号の中心周波数にずれがないにもかかわら
ず、1/2よりずれ、ループを誤つた方向に制御し
てしまうことになり、場合によつては位相同期回
路の同期保持が不可能となる。このためＢ信号が
連続しないような制約を設ける必要があつた。
の中心周波数にずれがない状態で、Ｂ信号の連続
する時間が１／ループ帯域に比して十分小さい場合 は、フリツプフロツプ２４の出力の１，０の発生
確率は等確率となり、低域ろ波器１５の出力の平
均直流電圧は1/2であるが、Ｂ信号の連続回数が
前述条件より多くなつた場合、Ｂ信号時のフリツ
プフロツプ２４の出力の１，０の発生確率が1/2
でなく、どちらかにかたよる。その結果、フリツ
プフロツプ２４の出力の平均直流電圧が、入力変
調信号の中心周波数にずれがないにもかかわら
ず、1/2よりずれ、ループを誤つた方向に制御し
てしまうことになり、場合によつては位相同期回
路の同期保持が不可能となる。このためＢ信号が
連続しないような制約を設ける必要があつた。
この発明の目的は制御ループの遅延時間が小さ
く、従つて同期引込範囲が広く、かつ位相誤差信
号を作るために有効でない信号が続いても制御ル
ープが暴走するおそれがなく、このためベースバ
ンド信号のパターン列組合せを特に制約する必要
がない位相同期装置を提供することにある。
く、従つて同期引込範囲が広く、かつ位相誤差信
号を作るために有効でない信号が続いても制御ル
ープが暴走するおそれがなく、このためベースバ
ンド信号のパターン列組合せを特に制約する必要
がない位相同期装置を提供することにある。
この発明によれば直交検波出力が位相同期に必
要な信号かあるいは不要な信号かを判定し、その
判定出力により直交検波器の出力をデジタル的に
てい倍した出力あるいはデユーテイ比50％の周期
的信号（クロツク）をゲートで選択し、そのゲー
ト出力により直交検波用の電圧制御発振器の発振
を制御する。
要な信号かあるいは不要な信号かを判定し、その
判定出力により直交検波器の出力をデジタル的に
てい倍した出力あるいはデユーテイ比50％の周期
的信号（クロツク）をゲートで選択し、そのゲー
ト出力により直交検波用の電圧制御発振器の発振
を制御する。
第３図はこの発明による位相同期装置の実施例
であり、第１図と対比する部分に同一符号を付け
てある。この発明では４てい倍回路１４の出力S1
（第５図Ａ）及び端子２２の振幅１、デユーテイ
比50％（平均値1/2）のクロツク信号CL（第５図
Ｂ）はゲート回路２５へ供給され、このゲート回
路２５は判定回路２１の出力S2（第５図Ｃ）によ
り次のように制御される。変調搬送波信号が第２
図におけるＡ信号の場合、デジタル４てい倍回路
１４の出力がゲート回路２５の出力信号となり、
又Ｂ信号の場合は端子２２のクロツク信号がゲー
ト回路２５の出力信号となる（第５図Ｄ）。入力
変調信号の中心周波数にずれがない状態における
ゲート回路２５の出力信号の平均レベルを求める
と、Ａ信号と対応する誤差信号S1による平均レベ
ルは従来と同様 １／２（０×１／２＋１×１／２）＝１／４となり、
Ｂ信号 と対応するクロツク信号CLによる平均レベルは、
Ｂ信号の生起する確率1/2とクロツクCLの平均値
1/2との積１／２×１／２＝１／４となる。従つて合計
の平 均レベルは１／４＋１／４＝１／２となる。即ち理論レ
ベ ルの中心値となる。平均レベルは、クロツクCL
の平均値が1/2であるから、Ｂ信号が連続するか
否かには依存せず常に1/2となる。つまり、Ｂ信
号が連続してもループ制御が暴走したり、同期保
持範囲にアンバランスを生じ不安定となる恐れは
ない。従つて従来のようにＢ信号が連続しないよ
うな制約を設ける必要はない。
であり、第１図と対比する部分に同一符号を付け
てある。この発明では４てい倍回路１４の出力S1
（第５図Ａ）及び端子２２の振幅１、デユーテイ
比50％（平均値1/2）のクロツク信号CL（第５図
Ｂ）はゲート回路２５へ供給され、このゲート回
路２５は判定回路２１の出力S2（第５図Ｃ）によ
り次のように制御される。変調搬送波信号が第２
図におけるＡ信号の場合、デジタル４てい倍回路
１４の出力がゲート回路２５の出力信号となり、
又Ｂ信号の場合は端子２２のクロツク信号がゲー
ト回路２５の出力信号となる（第５図Ｄ）。入力
変調信号の中心周波数にずれがない状態における
ゲート回路２５の出力信号の平均レベルを求める
と、Ａ信号と対応する誤差信号S1による平均レベ
ルは従来と同様 １／２（０×１／２＋１×１／２）＝１／４となり、
Ｂ信号 と対応するクロツク信号CLによる平均レベルは、
Ｂ信号の生起する確率1/2とクロツクCLの平均値
1/2との積１／２×１／２＝１／４となる。従つて合計
の平 均レベルは１／４＋１／４＝１／２となる。即ち理論レ
ベ ルの中心値となる。平均レベルは、クロツクCL
の平均値が1/2であるから、Ｂ信号が連続するか
否かには依存せず常に1/2となる。つまり、Ｂ信
号が連続してもループ制御が暴走したり、同期保
持範囲にアンバランスを生じ不安定となる恐れは
ない。従つて従来のようにＢ信号が連続しないよ
うな制約を設ける必要はない。
第５図で誤差信号S1と判定回路の出力S2とは図
のように同期している必要がある。又判定回路の
出力S2の単位長とクロツクCLの周期とは等しい
必要があるが、相互の位相は任意でよい。何とな
れば、誤差信号に代つて挿入されるクロツクCL
の平均値は、どんな位相で挿入されても、常に1/
２に等しいからである。
のように同期している必要がある。又判定回路の
出力S2の単位長とクロツクCLの周期とは等しい
必要があるが、相互の位相は任意でよい。何とな
れば、誤差信号に代つて挿入されるクロツクCL
の平均値は、どんな位相で挿入されても、常に1/
２に等しいからである。
第４図はゲート回路２５の一例を示し、判定回
路２１からの制御信号S2はOR／NOR回路２６へ
供給され、回路２６の肯定出力及び４てい倍回路
１４の出力S1はAND回路２７へ供給され、否定
出力及び端子２２のクロツク信号CLはAND回路
２８へ供給される。AND回路２７，２８の出力
はOR回路２９へ供給され、OR回路２９の出力
がゲート回路２５の出力となる。S2信号が１の状
態で、S1信号が出力され、S2信号が０の状態でク
ロツク信号が出力される。
路２１からの制御信号S2はOR／NOR回路２６へ
供給され、回路２６の肯定出力及び４てい倍回路
１４の出力S1はAND回路２７へ供給され、否定
出力及び端子２２のクロツク信号CLはAND回路
２８へ供給される。AND回路２７，２８の出力
はOR回路２９へ供給され、OR回路２９の出力
がゲート回路２５の出力となる。S2信号が１の状
態で、S1信号が出力され、S2信号が０の状態でク
ロツク信号が出力される。
以上述べた位相同期装置によれば変調搬送波が
第２図におけるＢ信号の場合にはゲート回路２５
でクロツク信号CLが出力される。これによつて
位相誤差信号には寄与せず、単に雑音になるＢ信
号は除去され、そのＢ信号はクロツク信号に置換
される。クロツク信号CLの交流分は低域通過ろ
波器１５によつて十分除去されるので雑音成分と
はならずキヤリアジツタの少ない基準搬送波を再
生することができる。更に識別器は４てい倍回路
１４に１個設けられるのみであるため、第１図に
示した従来例に比して半ビツト分、ループ遅延時
間を少なくすることができる。又、Ｂ信号が連続
した場合においても、位相誤差信号が２値のどち
らかに固定されることはないので制御ループが暴
走することはない。又位相同期回路の同期保持範
囲にアンバランスを生ずる恐れはない。
第２図におけるＢ信号の場合にはゲート回路２５
でクロツク信号CLが出力される。これによつて
位相誤差信号には寄与せず、単に雑音になるＢ信
号は除去され、そのＢ信号はクロツク信号に置換
される。クロツク信号CLの交流分は低域通過ろ
波器１５によつて十分除去されるので雑音成分と
はならずキヤリアジツタの少ない基準搬送波を再
生することができる。更に識別器は４てい倍回路
１４に１個設けられるのみであるため、第１図に
示した従来例に比して半ビツト分、ループ遅延時
間を少なくすることができる。又、Ｂ信号が連続
した場合においても、位相誤差信号が２値のどち
らかに固定されることはないので制御ループが暴
走することはない。又位相同期回路の同期保持範
囲にアンバランスを生ずる恐れはない。
なお、クロツク信号CLの代わりに直流電圧を
与える手段も原理的には可能であるが、この手段
によると次のような欠点を有する。
与える手段も原理的には可能であるが、この手段
によると次のような欠点を有する。
すなわち、デジタル処理を行うことができなく
なるので、ゲート回路２５は使用できず、アナロ
グスイツチ回路とする必要がある。更にアナログ
直線領域動作を行う回路で構成されるので、前述
の直流電圧を与える直流電圧源及びアナログスイ
ツチ回路等の直流ドリフト補償回路が必要とな
る。このように直流電圧を与える手段は一見簡単
そうに見えるが実現するためにはかなりの困難さ
を伴なう。これに対して、本発明によるクロツク
信号CLを付加する手段はすべてデジタル処理で
扱うことができ、LSI化に適している効果があ
る。又非線形動作をさせている、直流ドリフト補
償回路は不要となる。
なるので、ゲート回路２５は使用できず、アナロ
グスイツチ回路とする必要がある。更にアナログ
直線領域動作を行う回路で構成されるので、前述
の直流電圧を与える直流電圧源及びアナログスイ
ツチ回路等の直流ドリフト補償回路が必要とな
る。このように直流電圧を与える手段は一見簡単
そうに見えるが実現するためにはかなりの困難さ
を伴なう。これに対して、本発明によるクロツク
信号CLを付加する手段はすべてデジタル処理で
扱うことができ、LSI化に適している効果があ
る。又非線形動作をさせている、直流ドリフト補
償回路は不要となる。
このようにこの発明によれば、従来例が有して
いる欠点をすべて除去することができ、非常に有
効な位相同期装置を提供することができる。第３
図においては、Ｂ信号と置換する信号にクロツク
信号を用いたが、低域通過ろ波器１５によつて十
分抑圧されるマーク率（あるいはデユーテイ）50
％の周期信号であれば何んでもよい。更に以上の
説明においては16QAM方式を例にとつて説明し
たが、この発明の特徴である不要な信号を周期信
号に置換する手段はこれに限定されるものではな
く、すべての多値多相変調方式に適用できること
は明らかである。
いる欠点をすべて除去することができ、非常に有
効な位相同期装置を提供することができる。第３
図においては、Ｂ信号と置換する信号にクロツク
信号を用いたが、低域通過ろ波器１５によつて十
分抑圧されるマーク率（あるいはデユーテイ）50
％の周期信号であれば何んでもよい。更に以上の
説明においては16QAM方式を例にとつて説明し
たが、この発明の特徴である不要な信号を周期信
号に置換する手段はこれに限定されるものではな
く、すべての多値多相変調方式に適用できること
は明らかである。
第１図は従来の位相同期装置を示すブロツク
図、第２図は変調信号配置図、第３図はこの発明
による位相同期装置の実施例を示すブロツク図、
第４図はゲート回路２５の一例を示す論理回路
図、第５図は第３図の動作を説明するための波形
図である。 １１，１２：位相検波器、１３：入力端子、１
４：デジタル４てい倍回路、１５：低域ろ波器、
１６：電圧制御発振器、１７：π／２移相器、１
８，１９：AD変換器、２１：判定回路。
図、第２図は変調信号配置図、第３図はこの発明
による位相同期装置の実施例を示すブロツク図、
第４図はゲート回路２５の一例を示す論理回路
図、第５図は第３図の動作を説明するための波形
図である。 １１，１２：位相検波器、１３：入力端子、１
４：デジタル４てい倍回路、１５：低域ろ波器、
１６：電圧制御発振器、１７：π／２移相器、１
８，１９：AD変換器、２１：判定回路。
Claims (1)
- １ 制御信号に応答して基準搬送波を生ずる電圧
制御発振器と、多値多相変調を受けた被変調搬送
波と前記基準搬送波との供給を受けてその被変調
搬送波を位相検波する直交検波器と、その直交検
波器の出力が位相同期に必要な信号か、あるいは
不要な信号かを判定する手段と、前記直交検波器
の出力をデジタル的に逓倍するデジタル逓倍手段
と、前記判定手段の出力により制御され、、前記
デジタル逓倍手段出力あるいはデユーテイ50％の
周期的信号出力を選択して出力するゲート手段
と、そのゲート手段の出力を前記制御信号として
前記電圧制御発振器に供給する手段とを具備する
位相同期装置。
Priority Applications (5)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP1568480A JPS56112164A (en) | 1980-02-12 | 1980-02-12 | Phase synchronizing device |
| US06/175,988 US4334312A (en) | 1979-08-10 | 1980-08-07 | Phase synchronizing circuit for use in multi-level, multi-phase, superposition-modulated signal transmission system |
| DE3030145A DE3030145C2 (de) | 1979-08-10 | 1980-08-08 | Phasensynchronisationsschaltkreis für die Übertragung von Signalen mit mehrstufiger, mehrphasiger Überlagerungsmodulation |
| FR8017669A FR2466145A1 (fr) | 1979-08-10 | 1980-08-11 | Circuit de synchronisation de phases pour systeme de transmission de signaux modules par superposition a phases multiples, a niveaux multiples |
| CA000357961A CA1145401A (en) | 1979-08-10 | 1980-08-11 | Phase synchronizing circuit for use in multi-level, multi-phase, superposition- modulated signal transmission system |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP1568480A JPS56112164A (en) | 1980-02-12 | 1980-02-12 | Phase synchronizing device |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPS56112164A JPS56112164A (en) | 1981-09-04 |
| JPH0227862B2 true JPH0227862B2 (ja) | 1990-06-20 |
Family
ID=11895572
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP1568480A Granted JPS56112164A (en) | 1979-08-10 | 1980-02-12 | Phase synchronizing device |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPS56112164A (ja) |
Citations (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS5297661A (en) * | 1976-02-13 | 1977-08-16 | Nippon Telegr & Teleph Corp <Ntt> | Carrier wave reproduction equipment |
-
1980
- 1980-02-12 JP JP1568480A patent/JPS56112164A/ja active Granted
Patent Citations (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS5297661A (en) * | 1976-02-13 | 1977-08-16 | Nippon Telegr & Teleph Corp <Ntt> | Carrier wave reproduction equipment |
Also Published As
| Publication number | Publication date |
|---|---|
| JPS56112164A (en) | 1981-09-04 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| EP0034383B1 (en) | Coherent receiver for angle-modulated data signals | |
| GB2240674A (en) | Demodulator for PI/4 shifted QPSK signal | |
| US6127897A (en) | Zero-crossing detection type clock recovery circuit operated at symbol rate | |
| US4334312A (en) | Phase synchronizing circuit for use in multi-level, multi-phase, superposition-modulated signal transmission system | |
| EP0118119A2 (en) | Timing synchronizing circuit | |
| US4320499A (en) | System for multi-level data transmission by means of an angle-modulated carrier having a constant amplitude | |
| JPS5831065B2 (ja) | Ｆｓｋ復調装置 | |
| US4114710A (en) | Carrier regeneration circuit | |
| US5448201A (en) | Clock recovery circuit in π/4 shift quadriphase PSK demodulator | |
| EP0108358B1 (en) | Phase demodulator | |
| EP0484914B1 (en) | Demodulator and method for demodulating digital signals modulated by a minimum shift keying | |
| JPS58114654A (ja) | 基準搬送波再生回路 | |
| JPH0227862B2 (ja) | ||
| EP0729251B1 (en) | Data reproducing unit with sampling | |
| US4686689A (en) | Phase-locked loop circuit | |
| US3659202A (en) | Data transmission system | |
| JPH10229423A (ja) | タイミング再生回路及びこれを用いた復調器 | |
| JPH0334705B2 (ja) | ||
| JPS6316937B2 (ja) | ||
| JPH0136746B2 (ja) | ||
| JP3332042B2 (ja) | 搬送波位相誤差検出方法および回路 | |
| JP4101777B2 (ja) | タイミング同期回路 | |
| JPS62118660A (ja) | 搬送波再生回路 | |
| JPS6124356A (ja) | 復調装置 | |
| JP2901414B2 (ja) | ディジタル無線通信方式 |