JP6268627B1 - ＩｏＴに対応可能な低コストを実現したＦＳＫ変復調回路 - Google Patents
ＩｏＴに対応可能な低コストを実現したＦＳＫ変復調回路 Download PDFInfo
- Publication number
- JP6268627B1 JP6268627B1 JP2017189287A JP2017189287A JP6268627B1 JP 6268627 B1 JP6268627 B1 JP 6268627B1 JP 2017189287 A JP2017189287 A JP 2017189287A JP 2017189287 A JP2017189287 A JP 2017189287A JP 6268627 B1 JP6268627 B1 JP 6268627B1
- Authority
- JP
- Japan
- Prior art keywords
- signal
- clock
- degree
- quadrature
- frequency
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Active
Links
Images
Landscapes
- Noise Elimination (AREA)
- Transmitters (AREA)
Abstract
【課題】４００ＭＨｚ帯特定小電力無線を搭載した検針装置等において、低コストのＦＳＫ（周波数偏移変調）変復調装置を提供する。【解決手段】所望の中心周波数ｆ０のｎ分の１（ｎは奇数）のｍ倍（ｍは偶数）の基準クロックｃ３を生成する発振回路１１０１と、これをｍ分周し０度の基準位相クロックと＋９０度のクロックとを合成した＋４５度のローカルクロック信号ｃ４、ｃ６と、前記０度の基準位相クロックと−９０度のクロックとを合成した−４５度のローカルクロック信号ｃ５、ｃ７を生成する分周回路０３５３とを用い、送信ベースバンド信号ａ５、ａ６を直交変調する直交変調０３４２と、受信信号ｂ７を直交復調する直交復調０３６２と、（ｎ−２）次以下及び（ｎ＋２）次以上の不要な周波数成分を除去するＢＰＦ０３４４（バンドパスフィルタ）とを用いて、所望のＦＳＫ信号を直交変復調する。【選択図】図１１
Description
本発明はデータ通信分野であり、より具体的には、無線通信機能を搭載した間欠処理型検針装置等において、低コストを実現したＦＳＫ（Ｆｒｅｑｕｅｎｃｙ Ｓｈｉｆｔ Ｋｅｙｉｎｇ：周波数偏移変調）変復調装置に関する。
特定小電力無線（４００ＭＨｚ（メガヘルツ）／１２００ＭＨｚ帯使用）は、テレメータ／テレコントロール用の遠隔制御やデータ取得用に国内で標準仕様化されたもので、現在では、例えば、水道等の社会インフラのみならず、クレーン／溶鉱炉制御装置／無人搬送台車や構内ディーゼル機関車など、鉄鋼・建設分野等の産業用途を中心に利用が進んでいる。
総務省の電波の利用状況調査（平成２１〜２６年度）によれば、これらの出荷台数は毎年１３０万台前後で推移しており、最近では、新たに、ドローン制御／農薬散布／無人重機／救助用ロボット／山岳遭難事故対策用登山者や、鳥獣被害対策用狩猟者の位置把握、更に、社会インフラのスマート化など、ＩｏＴ（Ｉｎｔｅｒｎｅｔ ｏｆ Ｔｈｉｎｇｓ：モノのインターネット）用途での検討も進んでいる。
一方、これら利用用途の拡大により、特にＩｏＴ用途市場では、装置の更なる小型／軽量／低消費電力／低コスト化が求められて来ている。このため、半導体メーカなどでは、アナログ部の高精度専用ＬＳＩ（Ｌａｒｇｅ Ｓｃａｌｅ Ｉｎｔｅｇｒａｔｉｏｎ）化により開発対応しているが、高精度化に伴い、消費電力の増大と共に、ＬＳＩ制御のための新たなＣＰＵ（Ｃｅｎｔｒａｌ Ｐｒｏｃｅｓｓｉｎｇ Ｕｎｉｔ：中央処理装置）が必要となっており、コストアップとなっていた。
（特許文献１：特開２０１４−５３６８７号公報、ダイレクトコンバージョン）
装置の小型化／軽量化／低消費電力化／低コスト化は装置として重要なテーマである。
この実現策の一つとしては、特許文献１の段落番号０００２にも記載されているように、基本構成としてダイレクトコンバージョン方式を採用することがあげられる。しかしながら、特許文献１の段落番号０００４にも記載されているように、一般的な直交変復調回路ではアナログのばらつきが大きいため何らかの高精度対応が必要となっている。
装置の小型化／軽量化／低消費電力化／低コスト化は装置として重要なテーマである。
この実現策の一つとしては、特許文献１の段落番号０００２にも記載されているように、基本構成としてダイレクトコンバージョン方式を採用することがあげられる。しかしながら、特許文献１の段落番号０００４にも記載されているように、一般的な直交変復調回路ではアナログのばらつきが大きいため何らかの高精度対応が必要となっている。
（特許文献２：特開平１１−６８４６８号公報、直交ミキサ）
ダイレクトコンバージョンでは直交ミキサが必須であるが、この時にミキサに供給される９０度移相分周回路の出力位相が極めて重要である。特許文献２では、この対策として、９０度移相分周回路と直交ミキサ回路間に新たに「パルスデューティ回路（図１、段落番号００４２参照）」を設け、出力位相を最適化し、偶数次高調波を抑圧している例が記載されているが、アナログ回路であり、精度的には必ずしも十分とは言い難い。また、コスト面でも回路部品追加によるコストアップが懸念される。
ダイレクトコンバージョンでは直交ミキサが必須であるが、この時にミキサに供給される９０度移相分周回路の出力位相が極めて重要である。特許文献２では、この対策として、９０度移相分周回路と直交ミキサ回路間に新たに「パルスデューティ回路（図１、段落番号００４２参照）」を設け、出力位相を最適化し、偶数次高調波を抑圧している例が記載されているが、アナログ回路であり、精度的には必ずしも十分とは言い難い。また、コスト面でも回路部品追加によるコストアップが懸念される。
（特許文献３：特開２０１３−９０００３号公報、ＩＱ（Ｉｎ−ｐｈａｓｅ Ｑｕａｄｒａｔｕｒｅ−ｐｈａｓｅ）インバランス）
ダイレクトコンバージョンにおけるＩＱインバランスを高精度補償する場合には、一般的に高速デジタル処理となる。特許文献３の図３及び段落番号００１９／００２０にも記載されているように、デジタル処理を行う場合には、多数の乗算器と加算器を搭載したＤＳＰ／ＦＰＧＡ等を用い、かつ、サンプリング速度で高速に動作させる必要がある。このため、高速処理が苦手な低速ＣＰＵで高精度補償を行うことは一般的ではない。また、高価な部品採用によるコストアップも避けられないでいる。
ダイレクトコンバージョンにおけるＩＱインバランスを高精度補償する場合には、一般的に高速デジタル処理となる。特許文献３の図３及び段落番号００１９／００２０にも記載されているように、デジタル処理を行う場合には、多数の乗算器と加算器を搭載したＤＳＰ／ＦＰＧＡ等を用い、かつ、サンプリング速度で高速に動作させる必要がある。このため、高速処理が苦手な低速ＣＰＵで高精度補償を行うことは一般的ではない。また、高価な部品採用によるコストアップも避けられないでいる。
（特許文献４：特開平７−２６４６７９号公報、間欠受信）
間欠処理型無線検針装置の低消費電力化の最大の鍵は、如何に間欠受信時の消費電力を低減するかである。この中で、特許文献４の図８及び段落番号０００５／０００６には従来例として、起動信号と受信可能時間は非同期なため、受信可能時間として少なくとも起動信号の２周期分（１０桁ＩＤ（ＩＤｅｎｔｉｆｉｅｒ：識別子）の場合、約３００ｍｓが必要）と記載されている。ただし、この１０桁ＩＤの長さそのものを低減する手法は記載されていない。
間欠処理型無線検針装置の低消費電力化の最大の鍵は、如何に間欠受信時の消費電力を低減するかである。この中で、特許文献４の図８及び段落番号０００５／０００６には従来例として、起動信号と受信可能時間は非同期なため、受信可能時間として少なくとも起動信号の２周期分（１０桁ＩＤ（ＩＤｅｎｔｉｆｉｅｒ：識別子）の場合、約３００ｍｓが必要）と記載されている。ただし、この１０桁ＩＤの長さそのものを低減する手法は記載されていない。
（特許文献５：特開２００１−３１９２８４号公報、起動信号の短縮）
一方、特許文献５では、上記と同様な無線検針装置において、図１及び段落番号００２６／００３２／００３３に記載されているように、１４桁のＩＤを１２ビットの短縮した概略識別符号に変換することで、起動信号そのものを短縮する策が記載されている。ただし、この場合でも、頭部を２周期分とした１５ビット長の受信可能時間を必要としており、特許文献４同様、起動信号１周期分で受信可能とする内容は記載されていない。
一方、特許文献５では、上記と同様な無線検針装置において、図１及び段落番号００２６／００３２／００３３に記載されているように、１４桁のＩＤを１２ビットの短縮した概略識別符号に変換することで、起動信号そのものを短縮する策が記載されている。ただし、この場合でも、頭部を２周期分とした１５ビット長の受信可能時間を必要としており、特許文献４同様、起動信号１周期分で受信可能とする内容は記載されていない。
本発明の課題は、上記問題点を解決のため、４００ＭＨｚ帯特定小電力無線２値ＦＳＫを搭載した検針装置等において、低コストのＦＳＫ変復調装置を提供することにある。
送信ベースバンド信号（ａ５、ａ６）を直交変調し、送信信号を得る直交変調装置において、
所望の中心周波数ｆ０のｎ分の１（ｎは奇数）のｍ倍（ｍは偶数）の基準クロック（ｃ３：０７００）を生成する発振回路（１１０１）と、
これをｍ分周し０度の基準位相クロック（０７０１）と＋９０度のクロック（０７０３）とを合成した＋４５度のローカルクロック信号（ｃ４：０７０４）と、
前記０度の基準位相クロック（０７０１）と−９０度のクロック（０７０２）とを合成した−４５度のローカルクロック信号（ｃ５：０７０５）を生成する分周回路（０３５３）とを用い、
前記送信ベースバンド信号（ａ５、ａ６）を直交変調（０３４２）し、バンドパスフィルタ（ＢＰＦ：０３４４）にて前記直交変調後の信号から（ｎ−２）次以下及び（ｎ＋２）次以上の不要な周波数成分を除去することで、前記送信信号を得ることを特徴とする直交変調装置。
所望の中心周波数ｆ０のｎ分の１（ｎは奇数）のｍ倍（ｍは偶数）の基準クロック（ｃ３：０７００）を生成する発振回路（１１０１）と、
これをｍ分周し０度の基準位相クロック（０７０１）と＋９０度のクロック（０７０３）とを合成した＋４５度のローカルクロック信号（ｃ４：０７０４）と、
前記０度の基準位相クロック（０７０１）と−９０度のクロック（０７０２）とを合成した−４５度のローカルクロック信号（ｃ５：０７０５）を生成する分周回路（０３５３）とを用い、
前記送信ベースバンド信号（ａ５、ａ６）を直交変調（０３４２）し、バンドパスフィルタ（ＢＰＦ：０３４４）にて前記直交変調後の信号から（ｎ−２）次以下及び（ｎ＋２）次以上の不要な周波数成分を除去することで、前記送信信号を得ることを特徴とする直交変調装置。
受信信号を直交復調し、受信ベースバンド信号（ｂ５、ｂ６）を得る直交復調装置において、
所望の中心周波数ｆ０のｎ分の１（ｎは奇数）のｍ倍（ｍは偶数）の基準クロック（ｃ３：０７００）を生成する発振回路（１１０１）と、
これをｍ分周し０度の基準位相クロック（０７０１）と＋９０度のクロック（０７０３）とを合成した＋４５度のローカルクロック信号（ｃ６：０７０４）と、
前記０度の基準位相クロック（０７０１）と−９０度のクロック（０７０２）とを合成した−４５度のローカルクロック信号（ｃ７：０７０５）を生成する分周回路（０３５３）とを用い、
バンドパスフィルタ（ＢＰＦ：０３４４）にて前記受信信号から（ｎ−２）次以下及び（ｎ＋２）次以上の不要な周波数成分を除去し、前記除去後の信号（ｂ７）を前記＋４５度のローカルクロック信号（ｃ６：０７０４）及び前記−４５度のローカルクロック信号（ｃ７：０７０５）を用いて直交復調（０３６２）し、前記受信ベースバンド信号（ｂ５、ｂ６）を得ることを特徴とする直交復調装置。
所望の中心周波数ｆ０のｎ分の１（ｎは奇数）のｍ倍（ｍは偶数）の基準クロック（ｃ３：０７００）を生成する発振回路（１１０１）と、
これをｍ分周し０度の基準位相クロック（０７０１）と＋９０度のクロック（０７０３）とを合成した＋４５度のローカルクロック信号（ｃ６：０７０４）と、
前記０度の基準位相クロック（０７０１）と−９０度のクロック（０７０２）とを合成した−４５度のローカルクロック信号（ｃ７：０７０５）を生成する分周回路（０３５３）とを用い、
バンドパスフィルタ（ＢＰＦ：０３４４）にて前記受信信号から（ｎ−２）次以下及び（ｎ＋２）次以上の不要な周波数成分を除去し、前記除去後の信号（ｂ７）を前記＋４５度のローカルクロック信号（ｃ６：０７０４）及び前記−４５度のローカルクロック信号（ｃ７：０７０５）を用いて直交復調（０３６２）し、前記受信ベースバンド信号（ｂ５、ｂ６）を得ることを特徴とする直交復調装置。
前記直交変調装置において、
直交変調（０３４２）は、それぞれ１個のトランジスタ回路からなる送信乗算Ａ（０４０１）と送信乗算Ｂ（０４０２）とを含み、
前記＋４５度のローカルクロック信号（ｃ４：０７０４）と前記−４５度のローカルクロック信号（ｃ５：０７０５）は、それぞれ前記トランジスタのベース及びエミッタに供給され、ローカルリークを抑圧したことを特徴とする直交変調装置。
直交変調（０３４２）は、それぞれ１個のトランジスタ回路からなる送信乗算Ａ（０４０１）と送信乗算Ｂ（０４０２）とを含み、
前記＋４５度のローカルクロック信号（ｃ４：０７０４）と前記−４５度のローカルクロック信号（ｃ５：０７０５）は、それぞれ前記トランジスタのベース及びエミッタに供給され、ローカルリークを抑圧したことを特徴とする直交変調装置。
本発明では、４００ＭＨｚ帯特定小電力無線２値ＦＳＫのモデムコアに、今回開発の新たな３つのアルゴリズムを適用することで、具体的には「ベクトル信号合成型直交変復調」並びに「低速高精度デジタル補償」を適用することで、アナログ部の簡易化／低コスト化、装置としての高精度化を実現し、さらに「低速高精度デジタル復調」を適用することで、起動信号の取り込み時間長を理論限界まで最小化し、低速ＣＰＵながらも高精度処理による起動信号の安定した受信を実現した。
本発明では、主に、上記の中で最も重要な「ベクトル信号合成型直交変復調」について説明している。
このモデムコアにより、装置の小型／軽量／低コスト化が可能となり、例えば、電池２個で運用していた既存のテレメータ／テレコントロールシステムをシステム形態によっては、電池１個に切り替えることができ、より安定した運用が可能となる。また、より低コストが望まれるＩｏＴ市場においても、今回開発アルゴリズムを適用可能である。
本発明では、主に、上記の中で最も重要な「ベクトル信号合成型直交変復調」について説明している。
このモデムコアにより、装置の小型／軽量／低コスト化が可能となり、例えば、電池２個で運用していた既存のテレメータ／テレコントロールシステムをシステム形態によっては、電池１個に切り替えることができ、より安定した運用が可能となる。また、より低コストが望まれるＩｏＴ市場においても、今回開発アルゴリズムを適用可能である。
以下では、実施の形態であるＩｏＴに対応可能な低コストを実現したＦＳＫ変復調装置（以降では単に「装置」と略す）を、図面を参照して詳細に説明する。
以降では大きく、開発の基本コンセプト、解決手段に分けて説明している。
以降では大きく、開発の基本コンセプト、解決手段に分けて説明している。
＜開発の基本コンセプト＞
図１は、実施の形態の、開発の基本コンセプトを示したものである。
図１の横軸は装置のコストであり、縦軸は装置の電力（消費電力）を示している。図１では、大きく２つのエリア、即ち、高価／高消費のエリア０１００と、安価／低消費のエリア０１０１である。当然であるが、装置としてはエリア０１００よりは、エリア０１０１が強く望まれる。
図１は、実施の形態の、開発の基本コンセプトを示したものである。
図１の横軸は装置のコストであり、縦軸は装置の電力（消費電力）を示している。図１では、大きく２つのエリア、即ち、高価／高消費のエリア０１００と、安価／低消費のエリア０１０１である。当然であるが、装置としてはエリア０１００よりは、エリア０１０１が強く望まれる。
さて、アナログ回路であるが、これは、アナログ部品であるがためのデバイスとしてのバラツキが存在する。具体的には、デバイス自身の静的バラツキもさることながら、温度変動や電圧変動、さらに経年変化等の動的変動も存在する。そして、これらのバラツキは、一般的に、扱う周波数が高くなればなるほど大きな値となり、無視できない値となる。従って、アナログ回路を用いた装置では、これらの精度劣化に伴う対策が必要となる。
例えば、特許文献２では、直交ミキサ回路（特許文献２の図１）において、アナログ回路によるパルスデューティ制御回路（特許文献２の図３）を付加することで、アナログ回路を高精度化し、偶数次高調波の低減を実現している。しかしながら、この実施例では、高精度化に伴い、アナログ回路が複雑化し、部品追加に伴いコストアップとなっている。即ち、図１の０１００のエリアの設計となっている。
また、特許文献３では、アナログ回路での精度劣化をデジタル回路で補償し高精度化を実現しているが、特許文献３では、段落番号００２０並びに図３にも記載されているように、高価な高速デジタル処理が可能なＦＰＧＡ（Ｆｉｅｌｄ Ｐｒｏｇｒａｍｍａｂｌｅ Ｇａｔｅ Ａｒｒａｙ：プログラマブルロジックデバイスの１種）で実現しており、やはり図１の０１００で示した高価／高消費の設計となっている。
本実施の形態では、ＩｏＴに対応可能な低コスト／低消費電力を実現したＦＳＫ変復調装置が望まれており、より具体的には、電池１個で少なくとも１０年以上安定稼働が可能な装置が望まれている。このため、図１のエリア０１００の設計では要求仕様に合致していなく、要求仕様に合致するエリア０１０１の安価／低消費の設計が望まれている。
この図１のエリア０１０１の開発の基本コンセプトは、アナログ回路を必要最小限の精度が確保できる簡易な回路構成とすることで低精度ではあるが安価な構成とし、かつ、これらを高速高価／高消費のデジタル処理でなく、低速安価／低消費のデジタル処理により高精度補償することで、装置の安価／低消費を実現することにある。
以上により、本発明では、ＦＳＫ変復調装置を低コストで動作可能としており、ＩｏＴに対応可能とするばかりでなく、システムによっては、電池１個での長期安定稼働を実現可能としている。
以上により、本発明では、ＦＳＫ変復調装置を低コストで動作可能としており、ＩｏＴに対応可能とするばかりでなく、システムによっては、電池１個での長期安定稼働を実現可能としている。
本発明では、以下に示す３つの解決手段が開発された。具体的には、第１の解決手段は、直交ミキサによるデューティ比変動対策回路であり、第２の解決手段は、送信側のデジタルインバランス補償回路であり、第３の解決手段は、受信側の間欠受信時間の最小化であるが、本発明では、最も重要な第１及び第２の解決手段について以下に説明している。
＜第１、第２の解決手段：簡易直交ミキサ回路の実現、直交インバランス補償＞
（日本国内標準仕様）
本発明での装置は、例えば、検針装置等に用いられる４００ＭＨｚ帯専用の装置であり、以下、日本国内の標準仕様に準拠している。
具体的には、日本国内の標準仕様書「特定小電力無線局４００ＭＨｚ帯及び１，２００ＭＨｚ帯テレメータ用、テレコントロール用及びデータ伝送用無線設備ＡＲＩＢ ＳＴＤ−Ｔ６７（Ａｓｓｏｃｉａｔｉｏｎ ｏｆ Ｒａｄｉｏ Ｉｎｄｕｓｔｒｉｅｓ ａｎｄ Ｂｕｓｉｎｅｓｓｅｓ Ｓｔａｎｄａｒｄ−Ｔ６７：一般社団法人電波産業会 標準規格Ｔ−６７）１．３版 平成１９年９月２６日改定」に準拠している。
（日本国内標準仕様）
本発明での装置は、例えば、検針装置等に用いられる４００ＭＨｚ帯専用の装置であり、以下、日本国内の標準仕様に準拠している。
具体的には、日本国内の標準仕様書「特定小電力無線局４００ＭＨｚ帯及び１，２００ＭＨｚ帯テレメータ用、テレコントロール用及びデータ伝送用無線設備ＡＲＩＢ ＳＴＤ−Ｔ６７（Ａｓｓｏｃｉａｔｉｏｎ ｏｆ Ｒａｄｉｏ Ｉｎｄｕｓｔｒｉｅｓ ａｎｄ Ｂｕｓｉｎｅｓｓｅｓ Ｓｔａｎｄａｒｄ−Ｔ６７：一般社団法人電波産業会 標準規格Ｔ−６７）１．３版 平成１９年９月２６日改定」に準拠している。
詳細は割愛するが、本発明の装置に関連する主な仕様は、以下に示すとおりである。
□電波の周波数 ：４００ＭＨｚ帯
□チャネル間隔 ：１２．５ｋＨｚ（キロヘルツ）
□占有周波数帯幅 ：８．５ｋＨｚ以下
□局部発振器の周波数変動：±４．０ｐｐｍ以下（ピーピーエム）
□データ通信速度 ：２４００ｂｐｓ（ｂｉｔ ｐｅｒ ｓｅｃｏｎｄ）
起動信号時の通信速度は、２４００ｂｐｓ〜４８００ｂｐｓの範囲内でシステム要求仕様により決定されている。
□電波の周波数 ：４００ＭＨｚ帯
□チャネル間隔 ：１２．５ｋＨｚ（キロヘルツ）
□占有周波数帯幅 ：８．５ｋＨｚ以下
□局部発振器の周波数変動：±４．０ｐｐｍ以下（ピーピーエム）
□データ通信速度 ：２４００ｂｐｓ（ｂｉｔ ｐｅｒ ｓｅｃｏｎｄ）
起動信号時の通信速度は、２４００ｂｐｓ〜４８００ｂｐｓの範囲内でシステム要求仕様により決定されている。
（他社比較表）
図２は、上記標準仕様に準拠した装置の「他社比較表」の目標仕様を示している。
図２は、準拠規格／変調方式／電池個数／起動信号必要周期数のそれぞれについて、Ａ社０２００／Ｂ社０２０１／本発明０２０２、の比較を示したものである。
いずれも上記標準仕様に準じているが、最終的な電池個数が、Ａ社０２００が３個に対し、Ｂ社０２０１は２個、本発明０２０２は１個となっている。本発明では低コスト化が一番重要なテーマであるが、出願人は開発メーカであるため、コストによる比較は割愛している。
本発明では、図２の本発明０２０２に示す通り、装置を電池１個で長期安定稼働を実現することが要求仕様となっている。このため、本発明では、４００ＭＨｚ帯特定小電力無線２値ＦＳＫのモデムコアに、今回開発の新たな３つのアルゴリズムを適用することで、具体的には「ベクトル信号合成型直交変復調」並びに「低速高精度デジタル補償」を適用することで、アナログ部の簡易化／低消費電力化／低コスト化、装置としての高精度化を実現し、さらに「低速高精度デジタル復調」を適用することで、受信信号の取り込み時間長を理論限界まで最小化し、低速ＣＰＵながらも高精度処理による起動信号の安定した受信を実現した。以上から、システムによっては、１０年間の長期安定運用が可能である。
図２は、上記標準仕様に準拠した装置の「他社比較表」の目標仕様を示している。
図２は、準拠規格／変調方式／電池個数／起動信号必要周期数のそれぞれについて、Ａ社０２００／Ｂ社０２０１／本発明０２０２、の比較を示したものである。
いずれも上記標準仕様に準じているが、最終的な電池個数が、Ａ社０２００が３個に対し、Ｂ社０２０１は２個、本発明０２０２は１個となっている。本発明では低コスト化が一番重要なテーマであるが、出願人は開発メーカであるため、コストによる比較は割愛している。
本発明では、図２の本発明０２０２に示す通り、装置を電池１個で長期安定稼働を実現することが要求仕様となっている。このため、本発明では、４００ＭＨｚ帯特定小電力無線２値ＦＳＫのモデムコアに、今回開発の新たな３つのアルゴリズムを適用することで、具体的には「ベクトル信号合成型直交変復調」並びに「低速高精度デジタル補償」を適用することで、アナログ部の簡易化／低消費電力化／低コスト化、装置としての高精度化を実現し、さらに「低速高精度デジタル復調」を適用することで、受信信号の取り込み時間長を理論限界まで最小化し、低速ＣＰＵながらも高精度処理による起動信号の安定した受信を実現した。以上から、システムによっては、１０年間の長期安定運用が可能である。
（基本ブロック図）
図３は、本発明の実施の形態の基本ブロック図を示したものである。
図３は、ＣＰＵ（中央処理装置：Ｃｅｎｔｒａｌ Ｐｒｏｃｅｓｓｉｎｇ Ｕｎｉｔ）部０３０１、アナログハード部０３０２、アンテナ部０３０３からなる。
図３は、本発明の実施の形態の基本ブロック図を示したものである。
図３は、ＣＰＵ（中央処理装置：Ｃｅｎｔｒａｌ Ｐｒｏｃｅｓｓｉｎｇ Ｕｎｉｔ）部０３０１、アナログハード部０３０２、アンテナ部０３０３からなる。
ＣＰＵ部０３０１は、例えば、市販の汎用の１チップＣＰＵであり、例えば１６ビットのＣＰＵである。ＣＰＵ部０３０１の内部は、演算処理を行うＣＰＵ部（図示せず）と、演算用のプログラムやデータを格納するＲＯＭ（Ｒｅａｄ Ｏｎｌｙ Ｍｅｍｏｒｙ：図示せず）と、各種データを格納するＲＡＭ（Ｒａｎｄｏｍ Ａｃｃｅｓｓ Ｍｅｍｏｒｙ：図示せず）から構成されている。
また、ＣＰＵ部０３０１の入出力機能に関しては、ＤＴＥ（Ｄａｔａ Ｔｅｒｍｉｎａｌ Ｅｑｕｉｐｍｅｎｔ：図示せず）側は、例えば、送信側ＵＡＲＴ（Ｕｎｉｖｅｒｓａｌ Ａｓｙｎｃｈｒｏｎｏｕｓ Ｒｅｃｅｉｖｅｒ Ｔｒａｎｓｍｉｔｔｅｒ：図示せず）および受信側ＵＡＲＴ（図示せず）、その他Ｉ／Ｏ（Ｉｎｐｕｔ／Ｏｕｔｐｕｔ：図示せず）により、各種デジタル情報を入出力できる。また、回線側は、送信Ｄ／Ａ（Ｄｉｇｉｔａｌ ｔｏ Ａｎａｌｏｇ ｃｏｎｖｅｒｔｅｒ）０３１２および、受信Ａ／Ｄ（Ａｎａｌｏｇ ｔｏ Ｄｉｇｉｔａｌ ｃｏｎｖｅｒｔｅｒ）０３３１により、各種アナログ情報を入出力できる。ＣＰＵ部０３０１には、さらにＬＦＯ（Ｌｏｗ Ｆｒｅｑｕｅｎｃｙ Ｏｓｃｉｌｌａｔｏｒ：低周波発振器）０３２１も搭載されており、低消費電力モードでの各種低速処理も実現可能となっている。
システムで必要とする各種機能は、基本的にＣＰＵ部０３０１のソフトウェアによるプログラムにより実現を行っている。
本発明の実施の形態では、ＦＳＫ変復調で必須となる主要ベースバンド機能の大半をこのＣＰＵ部０３０１にて実現している。
本発明の実施の形態では、ＦＳＫ変復調で必須となる主要ベースバンド機能の大半をこのＣＰＵ部０３０１にて実現している。
上記以外に、電池部（図示せず）は、電源制御部（図示せず）に電源を供給し、電源制御部は、ＣＰＵ部０３０１に電源を供給すると共に、ＣＰＵ部０３０１の指示に従い、例えば、アナログハード部０３０２への電源供給を制御する。電池部の電池容量は、例えば、３Ｖ（ボルト）のリチウムイオン電池であり、例えば、２４００ｍＡｈ（ミリアンペアアワー）の電池であり、検針装置等においては、システムの要求仕様に従い、１個または２個または３個の電池を搭載している。
ＣＰＵ部０３０１は、電源制御部より、必要な電源供給を受け、上位システムとアナログハード部０３０２およびアンテナ部０３０３経由、無線信号で接続を行い、また、下位システムであるＤＴＥ（図示せず）とはＤＴＥ−ＩＦ部（図示せず）経由で接続を行い、上位／下位システム間で各種情報のやりとりを行っている。また、ＣＰＵ部０３０１は、装置としての間欠制御を行い、検針装置等としての長期安定稼働を実現している。
現在、入手可能な市販の汎用１チップＣＰＵの仕様は、例えば、以下に示す仕様がある。以下は、特に、電池駆動の低消費電力システム用に開発されたＣＰＵの仕様である。
□動作クロック ：以下、３種類を選択使用可
高速高精度クロック ：最大８ＭＨｚ以下 （ＣＰＵに外部クロックを供給）
低速高精度クロック ：３２．７６８ｋＨｚ（ＣＰＵに水晶振動子を外付け）
低速低精度クロック ：約１０ｋＨｚ （ＣＰＵ内部クロックを使用）
□間欠処理時消費電流 ：約２７０μＡ（マイクロアンペア）／ＭＨｚ
□待機時消費電流 ：約１．２μＡ
□動作クロック ：以下、３種類を選択使用可
高速高精度クロック ：最大８ＭＨｚ以下 （ＣＰＵに外部クロックを供給）
低速高精度クロック ：３２．７６８ｋＨｚ（ＣＰＵに水晶振動子を外付け）
低速低精度クロック ：約１０ｋＨｚ （ＣＰＵ内部クロックを使用）
□間欠処理時消費電流 ：約２７０μＡ（マイクロアンペア）／ＭＨｚ
□待機時消費電流 ：約１．２μＡ
アナログハード部０３０２は、ＣＰＵ部０３０１で得られたベースバンド信号を直交変調して所望の周波数にダイレクト変換し、電波として、アンテナ部０３０３経由、相手局（図示せず）に送信する。また、アンテナ部０３０３より入力された相手局（図示せず）の受信信号は、アナログハード部０３０２にて直交復調により、ベースバンド信号にダイレクト変換され、ＣＰＵ部０３０１に供給される。
以下、個々のブロック毎に信号の流れを説明する。
以下、個々のブロック毎に信号の流れを説明する。
ＤＴＥ（図示せず）より送信された送信信号ａ０は、ＦＳＫ変調０３１１に入力され、ＦＳＫ変調され、ＦＳＫのベースバンド信号ａ１、ａ２を得る。ＦＳＫ変調０３１１では、アナログハード部０３０２にて発生する送信側のゲインエラーや位相エラー等の各種直交インバランスの劣化要因をも高精度補償している。これにより、アナログハード部０３０２は、低精度の回路構成とすることができるため、アナログハード部０３０２の回路を簡易化でき部品点数を削減、低コスト化が可能となっている。
ＦＳＫ変調０３１１により生成されたデジタルベースバンド信号は、送信Ｄ／Ａ０３１２によりアナログ信号ａ３、ａ４に変換され、アナログハード部０３０２に供給される。
送信ＬＰＦ０３４１は入力信号ａ３、ａ４から不要な高周波成分を除去し、直交変調０３４２に供給する。直交変調０３４２は、入力された信号ａ５、ａ６と分周回路０３５３の出力信号であるローカルのクロック信号ｃ４、ｃ５により、直交変調され、送信増幅０３４３により、信号増幅され、不要帯域をＢＰＦ０３４４にて除去され、アンテナ部０３０３経由、電波となって、相手局（図示せず）に送信される。
送信ＬＰＦ０３４１は入力信号ａ３、ａ４から不要な高周波成分を除去し、直交変調０３４２に供給する。直交変調０３４２は、入力された信号ａ５、ａ６と分周回路０３５３の出力信号であるローカルのクロック信号ｃ４、ｃ５により、直交変調され、送信増幅０３４３により、信号増幅され、不要帯域をＢＰＦ０３４４にて除去され、アンテナ部０３０３経由、電波となって、相手局（図示せず）に送信される。
一方、相手局（図示せず）から送信された受信信号は、アンテナ部０３０３経由、受信され、ＢＰＦ０３４４にて不要帯域が除去された後、ＬＮＡ（Ｌｏｗ Ｎｏｉｓｅ Ａｍｐｌｉｆｉｅｒ）０３６１にて、低雑音増幅された後、直交復調０３６２にて分周回路０３５３の信号ｃ６、ｃ７により、直交復調され、ベースバンド信号ｂ５、ｂ６を得、この後、受信ＬＰＦ０３６３により、復調後の不要帯域が除去された後、ベースバンド信号ｂ３、ｂ４として、ＣＰＵ部０３０１に供給される。
尚、送信増幅０３４３とＢＰＦ０３４４間の黒丸の結合子点には、必要に応じて送受信信号切替のための送受切替スイッチ（図示せず）を搭載する。
尚、送信増幅０３４３とＢＰＦ０３４４間の黒丸の結合子点には、必要に応じて送受信信号切替のための送受切替スイッチ（図示せず）を搭載する。
ＣＰＵ部０３０１では、受信ベースバンド信号ｂ３、ｂ４を受信Ａ／Ｄ０３３１によりデジタル信号に変換され、ＦＳＫ復調０３３２にてデジタルデータｂ０に変換され、ＤＴＥ（図示せず）に出力される。この他にＦＳＫ復調０３３２では、アナログハード部０３０２にて発生する受信レベルの変動や、アナログ回路で発生する直交インバランスなどの劣化要因も低速処理で高精度デジタル補償している。このため、アナログハード部０３０２は、低精度の回路で実現できるため、不要な部品点数を削減でき、アナログハード部０３０２を低コストで実現可能となっている。
検針装置等では、間欠動作により、装置としての低消費電力を実現している。ＣＰＵ部０３０１には、ＬＦＯ０３２１が搭載されており、１０ｋＨｚレベルの低速の周波数でＣＰＵ部０３０１を動作可能である。ＣＰＵ制御部０３２２では、これらの制御を行い、システムとしての低消費電力化を実現している。ＣＰＵ部０３０１は、データを送信あるいは、受信時には、ある程度の高速（約８ＭＨｚ以下）でＣＰＵを動作させる必要があり、このクロックはアナログハード部０３０２より、クロック信号として、分周回路０３５３より供給を受けている。
本発明の実施の形態では、例えば、４００ＭＨｚ帯の通信を想定しているため、例えば、システムの中心周波数を約４２９ＭＨｚとした場合には、４．５分周した約９５．３３ＭＨｚのクロック信号をＶＣＸＯ（Ｖｏｌｔａｇｅ Ｃｏｎｔｒｏｌｌｅｄ Ｃｒｙｓｔａｌ Ｏｓｃｉｌｌａｔｏｒ）０３５２にて発振させ、これを分周回路０３５３にて１２分の１に分周し、約７．９４ＭＨｚとして、約８ＭＨｚ以下のクロック信号として、ＣＰＵ部０３０１に供給している。尚、ＶＣＸＯ Ｄ／Ａ０３５１では、ＶＣＸＯ０３５２の温度変動や電圧変動さらに経年変化を吸収すべく、ＣＰＵ制御部０３２２にて制御し、装置としての高精度クロックを生成している。このため、ＶＣＸＯ０３５２で発生するクロックは低精度でよいため、安価な発振回路とすることが可能となっている。
また、ＶＣＸＯ０３５２で発振する発振周波数は、約９５．３３ＭＨｚと所望信号よりかなり低速の周波数としているため、装置としての低消費電力化にも役立っている。
直交変調ならびに直交復調は本発明のポイントでもあるため、後述する。
本発明の実施の形態では、例えば、４００ＭＨｚ帯の通信を想定しているため、例えば、システムの中心周波数を約４２９ＭＨｚとした場合には、４．５分周した約９５．３３ＭＨｚのクロック信号をＶＣＸＯ（Ｖｏｌｔａｇｅ Ｃｏｎｔｒｏｌｌｅｄ Ｃｒｙｓｔａｌ Ｏｓｃｉｌｌａｔｏｒ）０３５２にて発振させ、これを分周回路０３５３にて１２分の１に分周し、約７．９４ＭＨｚとして、約８ＭＨｚ以下のクロック信号として、ＣＰＵ部０３０１に供給している。尚、ＶＣＸＯ Ｄ／Ａ０３５１では、ＶＣＸＯ０３５２の温度変動や電圧変動さらに経年変化を吸収すべく、ＣＰＵ制御部０３２２にて制御し、装置としての高精度クロックを生成している。このため、ＶＣＸＯ０３５２で発生するクロックは低精度でよいため、安価な発振回路とすることが可能となっている。
また、ＶＣＸＯ０３５２で発振する発振周波数は、約９５．３３ＭＨｚと所望信号よりかなり低速の周波数としているため、装置としての低消費電力化にも役立っている。
直交変調ならびに直交復調は本発明のポイントでもあるため、後述する。
ＢＰＦ０３４４はＳＡＷ（Ｓｕｒｆａｃｅ Ａｃｏｕｓｔｉｃ Ｗａｖｅ：弾性表面波）フィルタを使用しているため、消費電力はゼロとすることができ、かつ、双方向フィルタであるため、送受共用型とできる。本発明の実施の形態では必須の部品となっている。
図４は、本発明の実施の形態である直交変調０３４２の内部構成を示したものである。
図４に示す通り、実施の形態では、送信乗算Ａ０４０１、送信乗算Ｂ０４０２、送信合成０４０３の３つのブロックにより構成されている。
送信乗算Ａ０４０１では、入力されたベースバンド信号ａ５（例えばリアル側信号）と分周回路０３５３の出力信号ｃ４のローカルクロック信号（ｃｏｓ側クロック）と乗算する。また、送信乗算Ｂ０４０２では、入力されたベースバンド信号ａ６（例えばイマジナリ側信号）と分周回路０３５３の出力信号ｃ５のローカルクロック信号（−ｓｉｎ側クロック）と乗算する。この後、変調信号ｄ０、ｄ１信号は、送信合成０４０３に入力され、合成され、最終的な変調信号ａ７を得る。
図４に示す通り、実施の形態では、送信乗算Ａ０４０１、送信乗算Ｂ０４０２、送信合成０４０３の３つのブロックにより構成されている。
送信乗算Ａ０４０１では、入力されたベースバンド信号ａ５（例えばリアル側信号）と分周回路０３５３の出力信号ｃ４のローカルクロック信号（ｃｏｓ側クロック）と乗算する。また、送信乗算Ｂ０４０２では、入力されたベースバンド信号ａ６（例えばイマジナリ側信号）と分周回路０３５３の出力信号ｃ５のローカルクロック信号（−ｓｉｎ側クロック）と乗算する。この後、変調信号ｄ０、ｄ１信号は、送信合成０４０３に入力され、合成され、最終的な変調信号ａ７を得る。
これは、一般的な直交変調回路と同様な構成であるが、本発明の実施形態では、ローカルクロック信号ｃ４、ｃ５が、一般的なローカルクロック信号と異なっている。
一般的な直交変調では、所望の中心周波数で９０度位相の異なる直交クロックを使用してそれぞれを合成することで、所望の変調信号としている。例えば、ベースバンド信号を（ｘ＋ｊｙ）とし、クロック信号を（ｃｏｓθ＋ｊｓｉｎθ）とした場合には、変調後の信号ｓは、ｓ＝（ｘｃｏｓθ−ｙｓｉｎθ）+ｊ（ｘｓｉｎθ＋ｙｃｏｓ）となるが、この内の送信信号はリアルパート部分のみの伝送で良いため、装置実現時は、ベースバンド信号のそれぞれに直交クロックを乗算し加算することで、リアルパート信号を生成し、所望の変調信号を得ている。
尚、直交復調も同様な回路であるため、受信側の説明は割愛する。
一般的な直交変調では、所望の中心周波数で９０度位相の異なる直交クロックを使用してそれぞれを合成することで、所望の変調信号としている。例えば、ベースバンド信号を（ｘ＋ｊｙ）とし、クロック信号を（ｃｏｓθ＋ｊｓｉｎθ）とした場合には、変調後の信号ｓは、ｓ＝（ｘｃｏｓθ−ｙｓｉｎθ）+ｊ（ｘｓｉｎθ＋ｙｃｏｓ）となるが、この内の送信信号はリアルパート部分のみの伝送で良いため、装置実現時は、ベースバンド信号のそれぞれに直交クロックを乗算し加算することで、リアルパート信号を生成し、所望の変調信号を得ている。
尚、直交復調も同様な回路であるため、受信側の説明は割愛する。
この直交変調をアナログ回路で実現する場合には、デバイスのバラツキ等により、リアル系統とイマジナリ系統のゲインエラーが生じたり、あるいは、直交クロックに位相誤差が発生し、位相エラーが生じたり、さらに、ベースバンド信号の直流オフセット信号により、さらに、クロック信号が変調出力にリークしたりすることで、各種アナログでの劣化要因となる。具体的には、キャリアリークや、振幅インバランス、さらに位相インバランスが発生し、変調信号への劣化要因となる。
これらの劣化要因に対する従来技術での対策内容は、特許文献１〜５に述べた通りであり、いずれも高価な対策内容となっている。
例えば、変調回路自体でも、一般的には、トランジスタを複数用いた、シングルバランスドミキサやダブルバランスドミキサなど、１個の乗算器に複数のトランジスタ回路を用いた変調回路としているため、高精度ではあるが、部品点数増大に伴う、消費電力増、さらに高価な回路となっている。
本発明では、これらに対策するため、基本的に１個の乗算回路には１個のトランジスタのみで乗算回路を実現している。このため、部品点数最小化に伴う低消費電力化や低コスト化が可能な構造となっている。具体的な本発明での特徴内容を６点、以下に説明する。
例えば、変調回路自体でも、一般的には、トランジスタを複数用いた、シングルバランスドミキサやダブルバランスドミキサなど、１個の乗算器に複数のトランジスタ回路を用いた変調回路としているため、高精度ではあるが、部品点数増大に伴う、消費電力増、さらに高価な回路となっている。
本発明では、これらに対策するため、基本的に１個の乗算回路には１個のトランジスタのみで乗算回路を実現している。このため、部品点数最小化に伴う低消費電力化や低コスト化が可能な構造となっている。具体的な本発明での特徴内容を６点、以下に説明する。
（特徴その１：基本クロック周波数の低減）
一般論として、装置の消費電力は、その回路を動作させている基本クロック周波数に依存する。即ち、基本クロック周波数が高くなればなるほど、消費電力も増大する。また、基本クロック周波数が高ければ高いほど、扱う部品も高価となり、部品のバラツキも大きなものとなる。従って、装置で扱う基本クロック周波数は、できるだけ低く設定することが低消費電力化／低コスト化の重要なポイントとなる。
一般論として、装置の消費電力は、その回路を動作させている基本クロック周波数に依存する。即ち、基本クロック周波数が高くなればなるほど、消費電力も増大する。また、基本クロック周波数が高ければ高いほど、扱う部品も高価となり、部品のバラツキも大きなものとなる。従って、装置で扱う基本クロック周波数は、できるだけ低く設定することが低消費電力化／低コスト化の重要なポイントとなる。
一方、一般的な直交変調器に必要とするローカルクロック周波数は、所望のクロック周波数の２倍のクロック周波数を必要としている。これは、ローカルクロック周波数のデューティ比の変動に対応するばかりでなく、安定した直交性確保のために必要な具体策である。本発明での所望のキャリア周波数は、例えば、約４２９ＭＨｚを想定しているため、２倍のローカルクロック周波数となると、所望のローカルクロック周波数は、約４２９ＭＨｚの２倍の８５８ＭＨｚとなる。これでは、扱う部品も高価となり、また、部品のバラツキも無視できない状況となる。従って、低消費電力化並びに低コスト化を目標としている装置としては、この周波数の低減は必須となる。
変調および復調に伴うクロック周波数を低減する策は、所望クロック周波数の奇数分の１の周波数を基本クロック周波数に設定することである。直交変調器に供給されるローカルクロックは矩形波であるため、フーリエ変換により、奇数次の高調波が発生する。従って、例えば、約４２９ＭＨｚの奇数分の１のローカルクロック周波数を使用すれば、自動的に奇数次倍の変調波が得られ、または、逆の奇数次倍の周波数点での復調が可能となる。また、デューティ比および直交性の安定化も可能となる。
以上から、本発明でのローカルクロック周波数は、所望の中心周波数ｆ０のｎ分の１（ｎは奇数）の周波数のｍ倍（ｍは偶数、例えば２倍）の周波数をＶＣＸＯ０３５２の基本の発振周波数に設定している。
尚、このｎ、ｍをどのように最適化するかであるが、ｎ（ｎは奇数）は大きくすればするほど、ローカルクロック周波数の低減は可能であるが、逆にフーリエ変換にも示されるように、奇数次周波数点のレベルは、ｎ分１にレベルが低下し、即ち、装置として必要なレベルの確保やＳ／Ｎ（信号対雑音比）の確保が難しくなる。従って、この数値にはある最適値が存在する。また、ｍは、できるだけ小さいことが望まれるため、本発明では最小である２倍に設定した。
具体的には、本発明では、例えば、所望の周波数は約４２９ＭＨｚであるため、ｎ＝９、ｍ＝２に設定している。ｎ＝９に設定した場合、直交変調器では、９倍の高調波を抽出し送信信号として送信し、直交復調器では、９倍の高調波点での復調を行い、ベースバンド信号を得る。これにより、装置としての低消費電力化ならびに低コスト化を実現する。
以上から、本発明でのローカルクロック周波数は、所望の中心周波数ｆ０のｎ分の１（ｎは奇数）の周波数のｍ倍（ｍは偶数、例えば２倍）の周波数をＶＣＸＯ０３５２の基本の発振周波数に設定している。
尚、このｎ、ｍをどのように最適化するかであるが、ｎ（ｎは奇数）は大きくすればするほど、ローカルクロック周波数の低減は可能であるが、逆にフーリエ変換にも示されるように、奇数次周波数点のレベルは、ｎ分１にレベルが低下し、即ち、装置として必要なレベルの確保やＳ／Ｎ（信号対雑音比）の確保が難しくなる。従って、この数値にはある最適値が存在する。また、ｍは、できるだけ小さいことが望まれるため、本発明では最小である２倍に設定した。
具体的には、本発明では、例えば、所望の周波数は約４２９ＭＨｚであるため、ｎ＝９、ｍ＝２に設定している。ｎ＝９に設定した場合、直交変調器では、９倍の高調波を抽出し送信信号として送信し、直交復調器では、９倍の高調波点での復調を行い、ベースバンド信号を得る。これにより、装置としての低消費電力化ならびに低コスト化を実現する。
（特徴その２：ＳＡＷフィルタの搭載）
特徴その１に示すような周波数をローカルクロックに使用した場合には、送信側では、不要な高調波が、所望の周波数ｆ０＝約４２９ＭＨｚの前後に発生することとなる。従って、送信側では、所望の中心周波数ｆ０前後の（ｎ−２）次の高調波ならびに（ｎ＋２）次の高調波をＢＰＦ０３４４で除去することが必須となる。また、同様に、受信側でも（ｎ−２）次の高調波点ならびに（ｎ＋２）次の高調波点での復調が発生するため、必要とする周波数ｆ０のみを通過させるためのＢＰＦ０３４４が必須となる。本発明では双方向に対応可能なＳＡＷフィルタをＢＰＦ０３４４に適用することで、この不要波に対する除去を実現している。本発明では、このＳＡＷフィルタが必須事項となる。
特徴その１に示すような周波数をローカルクロックに使用した場合には、送信側では、不要な高調波が、所望の周波数ｆ０＝約４２９ＭＨｚの前後に発生することとなる。従って、送信側では、所望の中心周波数ｆ０前後の（ｎ−２）次の高調波ならびに（ｎ＋２）次の高調波をＢＰＦ０３４４で除去することが必須となる。また、同様に、受信側でも（ｎ−２）次の高調波点ならびに（ｎ＋２）次の高調波点での復調が発生するため、必要とする周波数ｆ０のみを通過させるためのＢＰＦ０３４４が必須となる。本発明では双方向に対応可能なＳＡＷフィルタをＢＰＦ０３４４に適用することで、この不要波に対する除去を実現している。本発明では、このＳＡＷフィルタが必須事項となる。
（特徴その３：ＣＰＵ制御による発振周波数の高精度化）
ローカルクロック周波数の安定化であるが、一般的にはＴＣＸＯ（Ｔｅｍｐｅｒａｔｕｒｅ Ｃｏｍｐｅｎｓａｔｅｄ Ｃｒｙｓｔａｌ Ｏｓｃｉｌｌａｔｏｒ：温度補償水晶発振器）を使用すればよい。ただし、市販のＴＣＸＯは汎用的に開発されているため、システムによっては、その要求仕様を満足しない場合がある。ＴＣＸＯは技術的に確立した技術であるため、本発明では、装置トータルとして、ＴＣＸＯを実現すべく、ＣＰＵ制御部０３２２を使用し、周波数ｃ３を制御している。
ローカルクロック周波数の安定化であるが、一般的にはＴＣＸＯ（Ｔｅｍｐｅｒａｔｕｒｅ Ｃｏｍｐｅｎｓａｔｅｄ Ｃｒｙｓｔａｌ Ｏｓｃｉｌｌａｔｏｒ：温度補償水晶発振器）を使用すればよい。ただし、市販のＴＣＸＯは汎用的に開発されているため、システムによっては、その要求仕様を満足しない場合がある。ＴＣＸＯは技術的に確立した技術であるため、本発明では、装置トータルとして、ＴＣＸＯを実現すべく、ＣＰＵ制御部０３２２を使用し、周波数ｃ３を制御している。
具体的には、ＣＰＵ制御部０３２２では、ＣＰＵ内の温度センサおよび電圧センサ等（図示せず）を使用し、ＶＣＸＯ０３５２の周波数をＶＣＸＯ Ｄ／Ａ０３５１経由制御することで、市販のＴＣＸＯと同等な性能を実現している。
ＶＣＸＯ Ｄ／Ａ０３５１は、本来、ＣＰＵ部０３０１内で実現すべきであるが、本発明の実施の形態で使用したＣＰＵはＤ／Ａのサポート数に限りがあったため、やむなくアナログハード部０３０２にＶＣＸＯ Ｄ／Ａ０３５１を搭載した。尚、ＶＣＸＯ Ｄ／Ａ０３５１は低コスト化を実現するため、簡易なラダー抵抗回路により実現している。
ＶＣＸＯ Ｄ／Ａ０３５１は、本来、ＣＰＵ部０３０１内で実現すべきであるが、本発明の実施の形態で使用したＣＰＵはＤ／Ａのサポート数に限りがあったため、やむなくアナログハード部０３０２にＶＣＸＯ Ｄ／Ａ０３５１を搭載した。尚、ＶＣＸＯ Ｄ／Ａ０３５１は低コスト化を実現するため、簡易なラダー抵抗回路により実現している。
（特徴その４：ローカルリークの抑圧）
直交変調回路をトランジスタ１個で実現した場合であるが、一般的にはローカルリークが発生する。このローカルリークはＦＳＫ変調０３１１でＤＣ（Ｄｉｒｅｃｔ Ｃｕｒｒｅｎｔ：直流）オフセット成分を発生させることで抑圧が可能である。ただし、抑圧範囲には限りがあるため、概略の抑圧を直交変調０３４２そのもので対策し、残りの高精度化は、ＦＳＫ変調０３１１内のＤＣオフセット制御によるＤＣオフセット補償により対策する。このＤＣオフセット補償技術は一般的な技術である。
直交変調回路をトランジスタ１個で実現した場合であるが、一般的にはローカルリークが発生する。このローカルリークはＦＳＫ変調０３１１でＤＣ（Ｄｉｒｅｃｔ Ｃｕｒｒｅｎｔ：直流）オフセット成分を発生させることで抑圧が可能である。ただし、抑圧範囲には限りがあるため、概略の抑圧を直交変調０３４２そのもので対策し、残りの高精度化は、ＦＳＫ変調０３１１内のＤＣオフセット制御によるＤＣオフセット補償により対策する。このＤＣオフセット補償技術は一般的な技術である。
図５は、送信乗算Ａ０４０１の内部回路を説明したものである。送信乗算Ｂ０４０２他、受信部の直交復調０３６２も同様な回路で実現できるため、個々の説明は割愛する。
図５では、低精度であるが、ローカルリークを直交変調回路そのもの、即ち、トランジスタ１個の乗算回路そのもので、ある程度のローカルリーク抑圧が可能な実施例を示している。実施の形態では、トランジスタを例に示したが、ＦＥＴ（電界効果トランジスタ：Ｆｉｅｌｄ Ｅｆｆｅｃｔ Ｔｒａｎｓｉｓｔｏｒ）回路等でも同様に実施は可能である。
図５では、低精度であるが、ローカルリークを直交変調回路そのもの、即ち、トランジスタ１個の乗算回路そのもので、ある程度のローカルリーク抑圧が可能な実施例を示している。実施の形態では、トランジスタを例に示したが、ＦＥＴ（電界効果トランジスタ：Ｆｉｅｌｄ Ｅｆｆｅｃｔ Ｔｒａｎｓｉｓｔｏｒ）回路等でも同様に実施は可能である。
送信乗算Ａ０４０１の回路は、図５に示すように、トランジスタ０５００と複数の抵抗、Ｒ１Ｂ０５０１、Ｒ２Ｂ０５０２、Ｒ３Ｂ０５０３、Ｒ１Ｅ０５０４、Ｒ４Ｂ０５０５、Ｒ１Ｃ０５０６、Ｒ２Ｅ０５０７により構成されている。
送信乗算Ａ０４０１の入力信号は、送信ＬＰＦ０３４１から出力されるベースバンド信号ａ５（ＢＢ信号：ＢａｓｅＢａｎｄ信号）と、分周回路０３５３から供給されるローカルクロック信号ｃ４（例えば、ｃｏｓクロック信号）である。この回路の出力信号ｄ０は、後段の送信合成０４０３に供給され、イマジナリ側の変調信号と合成される。
送信乗算Ａ０４０１は、ローカルクロック信号ｃ４をトランジスタ０５００のベースに信号注入することで、トランジスタを高速スイッチングし、ベースバンド信号ａ５の変調波形ｄ０を得ている。ただし、ベース注入だけでは単なる変調回路であり、シングルバランスドミキサでもなければ、ダブルバランスドミキサでもない。従って、ローカルクロック信号が出力側にリークすることとなる。従って、本発明の実施の形態では、このローカルクロック信号ｃ４をベースのみでなくエミッタ側にも同時供給することで、ローカルリークをある程抑圧した変調信号を得ている。トランジスタ０５００では、ベース信号ｄ２を反転させた信号をコレクタ側ｄ０に出力している。一方、エミッタ側に供給されたローカルクロック信号は、同位相で変調出力ｄ０に加算される。即ち、後述するように、トランジスタ１個である程度のローカルリーク成分を抑圧可能となる。その他の抵抗定数は、後述する出力波形が得られるように、パラメータが決定される。ここは、単純なトランジスタ回路であり、従来技術で十分に設計できる回路であるため、パラメータ決定法の詳細は割愛する。
送信乗算Ａ０４０１の入力信号は、送信ＬＰＦ０３４１から出力されるベースバンド信号ａ５（ＢＢ信号：ＢａｓｅＢａｎｄ信号）と、分周回路０３５３から供給されるローカルクロック信号ｃ４（例えば、ｃｏｓクロック信号）である。この回路の出力信号ｄ０は、後段の送信合成０４０３に供給され、イマジナリ側の変調信号と合成される。
送信乗算Ａ０４０１は、ローカルクロック信号ｃ４をトランジスタ０５００のベースに信号注入することで、トランジスタを高速スイッチングし、ベースバンド信号ａ５の変調波形ｄ０を得ている。ただし、ベース注入だけでは単なる変調回路であり、シングルバランスドミキサでもなければ、ダブルバランスドミキサでもない。従って、ローカルクロック信号が出力側にリークすることとなる。従って、本発明の実施の形態では、このローカルクロック信号ｃ４をベースのみでなくエミッタ側にも同時供給することで、ローカルリークをある程抑圧した変調信号を得ている。トランジスタ０５００では、ベース信号ｄ２を反転させた信号をコレクタ側ｄ０に出力している。一方、エミッタ側に供給されたローカルクロック信号は、同位相で変調出力ｄ０に加算される。即ち、後述するように、トランジスタ１個である程度のローカルリーク成分を抑圧可能となる。その他の抵抗定数は、後述する出力波形が得られるように、パラメータが決定される。ここは、単純なトランジスタ回路であり、従来技術で十分に設計できる回路であるため、パラメータ決定法の詳細は割愛する。
図６は、縦軸が振幅、横軸は時間軸を示したものである。図６は、送信乗算Ａ０４０１の動作タイムチャートを説明したものである。具体的には、上からローカルクロック信号ｃ４、ベースバンド信号ａ５、送信乗算出力信号ｄ０、さらに基準となるタイムチャートの位相を示したものである。
ローカルクロック信号ｃ４は、図６に示すように、ｈｉｇｈとｌｏｗを繰り返すクロック信号である。このクロックの位相を説明用に示したものが、位相０６００である。位相０ではローカルクロック信号ｃ４はｌｏｗであり、位相１においては、ｈｉｇｈである。以後、これを繰り返す。
まず、ローカルクロック信号ｃ４がｈｉｇｈの時であるが、この場合には、送信乗算出力信号ｄ０が中間レベルで固定されるように設計している。ベースバンド信号ａ５が所定の範囲にあり、かつ、ローカルクロック信号ｃ４＝ｈｉｇｈの時には、送信乗算出力信号ｄ０が、図６に示したように中間レベルで固定されるように、ローカルクロック信号ｃ４
は、トランジスタ０５００のベースのみならず、エミッタｄ３にも同時供給される。このエミッタに供給されるｈｉｇｈ信号が、エミッタ電圧を押し上げるため、送信乗算出力信号ｄ０を中間レベルに押し上げることとなる。また、この中間レベルにベースバンド信号ａ５が漏れないように、きちんとトランジスタがスイッチングできるように回路を設計している。
次に、ローカルクロック信号ｃ４がｌｏｗの場合であるが、この場合には、エミッタ抵抗Ｒ２Ｅ０５０７とＲ１Ｅ０５０４が並列にＧＮＤ（グラウンド）に接地されることとなるため、この中間レベルはさらに低下し、送信乗算出力信号ｄ０のダイナミックレンジを拡大することとなる。一方、ローカルクロック信号ｃ４がｌｏｗの場合には、ベースｄ２点に供給される信号はベースバンド信号ａ５がメインとなり、送信乗算出力信号ｄ０には、出力のダイナミックレンジ範囲内で、フルスイングする変調後のベースバンド信号ａ５が出力される。
ＦＳＫ変調０３１１で生成されたＤＣオフセット信号は、ベースバンド信号ａ５として、トランジスタ０５００に供給され、送信乗算出力信号ｄ０に出力されるため、オフセットの中心を中間レベルに合わせることができ、ローカルクロック信号は出力にリークせず、抑圧することが可能となる。
即ち、本来、ローカルクロック信号は、ベースのみの注入が基本であるが、本発明では、エミッタにも信号注入することで、ローカルリークを低減したことを特徴としている。
ローカルクロック信号ｃ４は、図６に示すように、ｈｉｇｈとｌｏｗを繰り返すクロック信号である。このクロックの位相を説明用に示したものが、位相０６００である。位相０ではローカルクロック信号ｃ４はｌｏｗであり、位相１においては、ｈｉｇｈである。以後、これを繰り返す。
まず、ローカルクロック信号ｃ４がｈｉｇｈの時であるが、この場合には、送信乗算出力信号ｄ０が中間レベルで固定されるように設計している。ベースバンド信号ａ５が所定の範囲にあり、かつ、ローカルクロック信号ｃ４＝ｈｉｇｈの時には、送信乗算出力信号ｄ０が、図６に示したように中間レベルで固定されるように、ローカルクロック信号ｃ４
は、トランジスタ０５００のベースのみならず、エミッタｄ３にも同時供給される。このエミッタに供給されるｈｉｇｈ信号が、エミッタ電圧を押し上げるため、送信乗算出力信号ｄ０を中間レベルに押し上げることとなる。また、この中間レベルにベースバンド信号ａ５が漏れないように、きちんとトランジスタがスイッチングできるように回路を設計している。
次に、ローカルクロック信号ｃ４がｌｏｗの場合であるが、この場合には、エミッタ抵抗Ｒ２Ｅ０５０７とＲ１Ｅ０５０４が並列にＧＮＤ（グラウンド）に接地されることとなるため、この中間レベルはさらに低下し、送信乗算出力信号ｄ０のダイナミックレンジを拡大することとなる。一方、ローカルクロック信号ｃ４がｌｏｗの場合には、ベースｄ２点に供給される信号はベースバンド信号ａ５がメインとなり、送信乗算出力信号ｄ０には、出力のダイナミックレンジ範囲内で、フルスイングする変調後のベースバンド信号ａ５が出力される。
ＦＳＫ変調０３１１で生成されたＤＣオフセット信号は、ベースバンド信号ａ５として、トランジスタ０５００に供給され、送信乗算出力信号ｄ０に出力されるため、オフセットの中心を中間レベルに合わせることができ、ローカルクロック信号は出力にリークせず、抑圧することが可能となる。
即ち、本来、ローカルクロック信号は、ベースのみの注入が基本であるが、本発明では、エミッタにも信号注入することで、ローカルリークを低減したことを特徴としている。
（特徴その５：独自のベクトル信号合成型直交変復調の適用）
次は、９０度位相の異なるローカルクロック信号の生成に関して説明する。
図１の本発明の開発の基本コンセプトに戻るが、本発明では、アナログハードを低精度とし、できるだけ簡易な低コストのハード構成とするかわり、装置としての高精度を実現するために、デジタル側で低速高精度補償を実現することにある。デジタル側は高速の高精度補償でなく、低速の高精度補償とすることで、安価なシステムを実現することにある。従って、アナログの低精度劣化要因には注意が必要である。
具体的には、アナログの劣化要因には、動的な劣化要因と静的な劣化要因がある。動的な劣化要因の中にも高速に変動する劣化要因と低速に変動する劣化要因がある。例えば、発振回路の経年変化はゆっくりとして低速の変動要因であり、温度変動なども比較的に低速な変動要因である。しかしながら、例えば、電圧変動等による劣化要因は、どちらかと言えば高速の動的劣化要因となる場合がある。ＣＰＵ部０３０１は低速のＣＰＵであるため、低速の高精度処理は得意であるが、高速の高精度処理は得意ではない。従って、アナログハードの劣化要因の内、高速で変動するような劣化要因に関しては、できるだけ、ハード側で対策しておく必要がある。また、ＣＰＵ側で演算負荷が大きい処理に関しても同様な考慮がハード設計には必要である。
次は、９０度位相の異なるローカルクロック信号の生成に関して説明する。
図１の本発明の開発の基本コンセプトに戻るが、本発明では、アナログハードを低精度とし、できるだけ簡易な低コストのハード構成とするかわり、装置としての高精度を実現するために、デジタル側で低速高精度補償を実現することにある。デジタル側は高速の高精度補償でなく、低速の高精度補償とすることで、安価なシステムを実現することにある。従って、アナログの低精度劣化要因には注意が必要である。
具体的には、アナログの劣化要因には、動的な劣化要因と静的な劣化要因がある。動的な劣化要因の中にも高速に変動する劣化要因と低速に変動する劣化要因がある。例えば、発振回路の経年変化はゆっくりとして低速の変動要因であり、温度変動なども比較的に低速な変動要因である。しかしながら、例えば、電圧変動等による劣化要因は、どちらかと言えば高速の動的劣化要因となる場合がある。ＣＰＵ部０３０１は低速のＣＰＵであるため、低速の高精度処理は得意であるが、高速の高精度処理は得意ではない。従って、アナログハードの劣化要因の内、高速で変動するような劣化要因に関しては、できるだけ、ハード側で対策しておく必要がある。また、ＣＰＵ側で演算負荷が大きい処理に関しても同様な考慮がハード設計には必要である。
この考慮すべきアナログの劣化要因に関して、発振回路の温度、電圧、雑音等の変化に伴うクロックパルス幅のデューティ比の変動がある。このデューティ比の変動は、回路を簡易化すれば、そのまま位相インバランスの動的変動劣化要因となり、位相インバランスはベースバンド信号で乗算回路による補償が必要となるため、できるだけ避けたい事項である。以上から、本発明では、デューティ比が動的変動した場合に、位相インバランスの動的劣化に反映するのではなく、位相インバランスの劣化要因を振幅インバランスの劣化要因に変換するためのローカルクロック信号を生成する。このことで、多少のデューティ比に変動があっても、全て、振幅インバランスの変動に変換されるため、受信側でのデジタル補償に伴う処理低減が容易となってくる。
このために、本発明の実施の形態では、９０度異なる位相のクロック生成に特別な工夫を実施している。
このために、本発明の実施の形態では、９０度異なる位相のクロック生成に特別な工夫を実施している。
図７はその工夫を説明するためのローカル信号クロック生成のタイムチャートである。図７の縦軸は振幅、横軸は時間軸を示している。
上から順番に、ＶＣＸＯクロック信号０７００、０度信号０７０１、−９０度信号０７０２、＋９０度信号０７０３、＋４５度信号０７０４、−４５度信号０７０５、０度のｈｉｇｈクロックパルス幅０７０６、＋４５度のｌｏｗクロックパルス幅０７０７、−４５度のｌｏｗクロックパルス幅０７０８を示している。
まず、ＶＣＸＯ０３５２では、基準となるクロック信号、即ち、所望の中心周波数のｎ分の１（ｎは奇数）のｍ倍（ｍは偶数）のクロック信号を生成する。これが、ＶＣＸＯクロック信号０７００（ｃ３）である。基本はデューティ比５０％の矩形波パルスであるが、実際には、デバイスのバラツキや温度、電圧等でデューティ比は動的に変動する。この場合、各種インバランスによる劣化要因が発生する。
変調復調では、トランジスタをスイッチングするパルス幅が極めて重要であるため、本発明の実施例でも、基準のクロックを２分の１に分周することで、デューティ比の変動に影響しない、安定したパルス幅０７０６を得ている。
上から順番に、ＶＣＸＯクロック信号０７００、０度信号０７０１、−９０度信号０７０２、＋９０度信号０７０３、＋４５度信号０７０４、−４５度信号０７０５、０度のｈｉｇｈクロックパルス幅０７０６、＋４５度のｌｏｗクロックパルス幅０７０７、−４５度のｌｏｗクロックパルス幅０７０８を示している。
まず、ＶＣＸＯ０３５２では、基準となるクロック信号、即ち、所望の中心周波数のｎ分の１（ｎは奇数）のｍ倍（ｍは偶数）のクロック信号を生成する。これが、ＶＣＸＯクロック信号０７００（ｃ３）である。基本はデューティ比５０％の矩形波パルスであるが、実際には、デバイスのバラツキや温度、電圧等でデューティ比は動的に変動する。この場合、各種インバランスによる劣化要因が発生する。
変調復調では、トランジスタをスイッチングするパルス幅が極めて重要であるため、本発明の実施例でも、基準のクロックを２分の１に分周することで、デューティ比の変動に影響しない、安定したパルス幅０７０６を得ている。
図３の分周回路０３５３は、本発明の実施例では、ＣＰＬＤ（Ｃｏｍｐｌｅｘ Ｐｒｏｇｒａｍｍａｂｌｅ Ｌｏｇｉｃ Ｄｅｖｉｃｅ）を使用し、ソフトで所望の分周波形（図７）を得ている。この波形生成はディスクリート部品、例えば、ＪＫ−ＦＦ等のフリップフロップＩＣ（Ｉｎｔｅｇｒａｔｅｄ Ｃｉｒｃｕｉｔ）等を使用して実現しても良い。実現手段は特に問わない。
分周回路０３５３は、まず、ＣＰＬＤ内部で０度の信号０７０１と−９０度の信号０７０２と＋９０度の信号０７０３を生成する。これらの信号は、ｈｉｇｈのパルス幅は安定しているが、０度を基準にすると、９０度の信号も−９０度の信号も基本クロックのデューティ比が変動すると、実は、９０度の直交関係に変動を受けることとなる。
例えば、０度の９０度の位相差は０７０７に示す時間差になっており、また、０度と−９０度の位相差は０７０８の時間差となっており、基本クロックのデューティ比が変動すれば、時間差が変動し、位相が変動する形態となっている。従って、このまま、この９０度異なる信号をローカルクロック信号として使用した場合には、デューティ比の変動を受け、安価なハードを実現することは困難となってくる。このため、本発明では、図７に示すように、２種のクロックを合成した、＋４５度の信号０７０４と−４５度の信号０７０５を生成し、これをローカルクロック信号として使用している。具体的には＋４５度信号０７０４を分周回路０３５３の出力信号ｃ４として、直交変調０３４２に供給し、−４５度の信号０７０５を分周回路０３５３の出力信号ｃ５として、直交変調０３４２に供給している。
＋４５度の信号０７０４は、０度の信号０７０１と＋９０度の信号０７０３を合成したものであり、合成後のベクトル位相は＋４５度となる。また、−４５度の信号０７０５は０度の信号０７０１と−９０度の信号０７０２を合成したものであり、合成後のベクトル位相は−４５度となる。従って、＋４５度の信号０７０４と−４５度の信号０７０５とは、９０度位相の異なった直交クロックとなる。
ＶＣＸＯクロック信号０７００のデューティ比が変動した場合、例えば、ＶＣＸＯクロック信号０７００のｈｉｇｈのパルス幅が短くなった場合、ｌｏｗのパルス幅はその分長くなるため、その場合、時間長０７０７は短くなるが、同時に時間長０７０８は長くなる方向にシフトする。この場合、＋９０度の位相は反時計回りに回転し、ベクトル合成後の位相は＋４５度より、増大した角度となる。一方、−４５度の位相は、−９０度位相成分が同様に反時計方向に回転するため、合成後のベクトル位相は−４５度の位相より小さい角度位相になる。従って、また、クロック信号の振幅成分は、双方とも同一と考えるとベクトル信号合成後の＋４５度と−４５度の角度差は９０度の位相をキープしており、従って、デューティ比が変動しても安定した直交関係の維持が可能である。ただし、ベクトル合成により、正方形を構成したベクトル空間はひし形となるため、直交関係は維持できるものの、振幅に関しては変動を受けることとなる。しかしながら、振幅変動はデジタル補償時の演算量が低くできるため、ＣＰＵ部０３０１の負荷とはならない。
分周回路０３５３は、まず、ＣＰＬＤ内部で０度の信号０７０１と−９０度の信号０７０２と＋９０度の信号０７０３を生成する。これらの信号は、ｈｉｇｈのパルス幅は安定しているが、０度を基準にすると、９０度の信号も−９０度の信号も基本クロックのデューティ比が変動すると、実は、９０度の直交関係に変動を受けることとなる。
例えば、０度の９０度の位相差は０７０７に示す時間差になっており、また、０度と−９０度の位相差は０７０８の時間差となっており、基本クロックのデューティ比が変動すれば、時間差が変動し、位相が変動する形態となっている。従って、このまま、この９０度異なる信号をローカルクロック信号として使用した場合には、デューティ比の変動を受け、安価なハードを実現することは困難となってくる。このため、本発明では、図７に示すように、２種のクロックを合成した、＋４５度の信号０７０４と−４５度の信号０７０５を生成し、これをローカルクロック信号として使用している。具体的には＋４５度信号０７０４を分周回路０３５３の出力信号ｃ４として、直交変調０３４２に供給し、−４５度の信号０７０５を分周回路０３５３の出力信号ｃ５として、直交変調０３４２に供給している。
＋４５度の信号０７０４は、０度の信号０７０１と＋９０度の信号０７０３を合成したものであり、合成後のベクトル位相は＋４５度となる。また、−４５度の信号０７０５は０度の信号０７０１と−９０度の信号０７０２を合成したものであり、合成後のベクトル位相は−４５度となる。従って、＋４５度の信号０７０４と−４５度の信号０７０５とは、９０度位相の異なった直交クロックとなる。
ＶＣＸＯクロック信号０７００のデューティ比が変動した場合、例えば、ＶＣＸＯクロック信号０７００のｈｉｇｈのパルス幅が短くなった場合、ｌｏｗのパルス幅はその分長くなるため、その場合、時間長０７０７は短くなるが、同時に時間長０７０８は長くなる方向にシフトする。この場合、＋９０度の位相は反時計回りに回転し、ベクトル合成後の位相は＋４５度より、増大した角度となる。一方、−４５度の位相は、−９０度位相成分が同様に反時計方向に回転するため、合成後のベクトル位相は−４５度の位相より小さい角度位相になる。従って、また、クロック信号の振幅成分は、双方とも同一と考えるとベクトル信号合成後の＋４５度と−４５度の角度差は９０度の位相をキープしており、従って、デューティ比が変動しても安定した直交関係の維持が可能である。ただし、ベクトル合成により、正方形を構成したベクトル空間はひし形となるため、直交関係は維持できるものの、振幅に関しては変動を受けることとなる。しかしながら、振幅変動はデジタル補償時の演算量が低くできるため、ＣＰＵ部０３０１の負荷とはならない。
図８は、ベクトル信号のイメージ図である。図８では、理解を容易にするために、デューティ比を反時計方向にシフトした場合を示している。
０度のベクトル信号は０８００であり、−９０度のベクトル信号は０８０１であり、＋９０度のベクトル信号は０８０２で示されている。このベクトル位相は前述したように、反時計方向に位相が歪んだ場合を示している。ただし、クロック信号の振幅は同一と仮定しているため、同一の単位円に存在したベクトルとなっている。この０度のベクトル信号０８００と＋９０度のベクトル信号０８０２を合成したベクトル信号が０８０４であり、＋４５度のベクトル信号０８０４を生成している。一方、０度のベクトル信号０８００と−９０度のベクトル信号０８０１を合成したベクトル信号が０８０３であり、−４５度のベクトル信号０８０３を生成している。図から明らかなように、−４５度のベクトル信号０８０３と＋４５度のベクトル信号０８０４の角度差は常に９０度を維持しており、直交関係は保たれている。従って、位相インバランスはない。一方、−４５度のベクトル信号０８０３と＋４５度のベクトル信号０８０４はベクトル空間がひし形となっているため、振幅に差が生じている。従って、位相インバランスはここで、振幅インバランスへと変換が行われている。振幅インバランスの補償は軸がぶれないため、デジタル補償は容易である。角度が直交であることは、数学的に容易に説明可能であるが、ここでは説明は割愛する。
０度のベクトル信号は０８００であり、−９０度のベクトル信号は０８０１であり、＋９０度のベクトル信号は０８０２で示されている。このベクトル位相は前述したように、反時計方向に位相が歪んだ場合を示している。ただし、クロック信号の振幅は同一と仮定しているため、同一の単位円に存在したベクトルとなっている。この０度のベクトル信号０８００と＋９０度のベクトル信号０８０２を合成したベクトル信号が０８０４であり、＋４５度のベクトル信号０８０４を生成している。一方、０度のベクトル信号０８００と−９０度のベクトル信号０８０１を合成したベクトル信号が０８０３であり、−４５度のベクトル信号０８０３を生成している。図から明らかなように、−４５度のベクトル信号０８０３と＋４５度のベクトル信号０８０４の角度差は常に９０度を維持しており、直交関係は保たれている。従って、位相インバランスはない。一方、−４５度のベクトル信号０８０３と＋４５度のベクトル信号０８０４はベクトル空間がひし形となっているため、振幅に差が生じている。従って、位相インバランスはここで、振幅インバランスへと変換が行われている。振幅インバランスの補償は軸がぶれないため、デジタル補償は容易である。角度が直交であることは、数学的に容易に説明可能であるが、ここでは説明は割愛する。
各種直交インバランスや、ＤＣオフセットに対するデジタル補償技術は周知技術であるため、詳細は割愛するが、本発明では、このデジタル補償をより低速で実現可能なように、さらなる工夫を実施している。以下にその工夫を示す。
（特徴その６：独自の低速高精度デジタル補償による高精度化）
図９は、各種直交インバランス補償、を説明したものである。
各種直交インバランス補償０９００は、ＦＳＫ変調０３１１の出力段に設けられており、補償前ＦＳＫＢＢ信号ｅ１、ｅ４を各種直交インバランス補償０９００に入力し、各種直交インバランス補償０９００内で各種直交インバランス補償が行われ、補償後ＦＳＫＢＢ信号ａ１、ａ２を得る。そして、補償後ＦＳＫＢＢ信号ａ１、ａ２は、送信Ｄ／Ａ０３１２に出力され、アナログベースバンド信号ａ３、ａ４に変換される。
補償前ＦＳＫＢＢ信号ｅ１、ｅ４は、ＦＳＫ変調０３１１内部で生成される。ベースバンド信号でかつ、劣化がないＦＳＫ信号であるため、半径１の単一円で回転するベクトル信号である。
図９は、各種直交インバランス補償、を説明したものである。
各種直交インバランス補償０９００は、ＦＳＫ変調０３１１の出力段に設けられており、補償前ＦＳＫＢＢ信号ｅ１、ｅ４を各種直交インバランス補償０９００に入力し、各種直交インバランス補償０９００内で各種直交インバランス補償が行われ、補償後ＦＳＫＢＢ信号ａ１、ａ２を得る。そして、補償後ＦＳＫＢＢ信号ａ１、ａ２は、送信Ｄ／Ａ０３１２に出力され、アナログベースバンド信号ａ３、ａ４に変換される。
補償前ＦＳＫＢＢ信号ｅ１、ｅ４は、ＦＳＫ変調０３１１内部で生成される。ベースバンド信号でかつ、劣化がないＦＳＫ信号であるため、半径１の単一円で回転するベクトル信号である。
各種直交インバランス補償０９００は加算Ａ０９０１、乗算Ａ０９０２、乗算Ｂ０９０３、加算Ｃ０９０４、加算Ｂ０９０５により構成されている。
アナログハード部０３０２で発生した位相エラーに関しては、位相エラーｅ３に入力され、乗算Ａ０９０２にて、補償前ＦＳＫＢＢＩ（ベースバンドイマジナリ信号）と乗算され、位相エラーによる干渉成分が計算され、これを加算Ａ０９０１にて、補償前ＦＳＫＢＢＲ（ベースバンドリアル信号）と加算することで、位相エラーの干渉成分を抑圧可能な信号ｅ６を得る。その後、加算Ｂ０９０５でＤＣオフセットリアルｅ２が加算され、ＤＣオフセット成分を抑圧可能な状態として、補償後ＦＳＫＢＢＲ信号ａ１を得る。ここでは、アナログハード部０３０２で発生する劣化と逆の成分が生成され、この信号がアナログハード部０３０２を経由することで、劣化のない信号がアンテナ部０３０３より、送出される。
アナログハード部０３０２で発生した位相エラーに関しては、位相エラーｅ３に入力され、乗算Ａ０９０２にて、補償前ＦＳＫＢＢＩ（ベースバンドイマジナリ信号）と乗算され、位相エラーによる干渉成分が計算され、これを加算Ａ０９０１にて、補償前ＦＳＫＢＢＲ（ベースバンドリアル信号）と加算することで、位相エラーの干渉成分を抑圧可能な信号ｅ６を得る。その後、加算Ｂ０９０５でＤＣオフセットリアルｅ２が加算され、ＤＣオフセット成分を抑圧可能な状態として、補償後ＦＳＫＢＢＲ信号ａ１を得る。ここでは、アナログハード部０３０２で発生する劣化と逆の成分が生成され、この信号がアナログハード部０３０２を経由することで、劣化のない信号がアンテナ部０３０３より、送出される。
イマジナリ側であるが、まず、補償前ＦＳＫＢＢＩ信号ｅ４は、乗算Ｂ０９０３にて、ゲインエラーｅ５と乗算され、ゲインエラー抑圧信号ｅ７を得る。その後、加算Ｃ０９０４にて、ＤＣオフセットイマジナリｅ６と加算され、ＤＣオフセットの抑圧信号が加算された補償後ＦＳＫＢＢＩ信号ａ２を得る。以上により、アナログハード部０３０２で発生する各種直交インバランス劣化要因は、劣化のない状態となって、アンテナ部０３０３より送出される。
図９で示す回路は従来技術で構成されたものであるため、複数の乗算器を高速で動作させる必要があり、低速ＣＰＵでは処理が重い内容となっている。本発明では、この処理内容を以降に示す回路に変換することで、低速ＣＰＵでも容易に処理できる内容としている。
図１０は、各種直交インバランス補償低速処理版の説明図である。
図１０は、図９の処理内容を劇的に減らした回路構成となっている。
図１０の各種直交インバランス補償低速処理版１０００は、Ｋビットカウンタ１００１とＲＯＭ変換１００２と変換係数１００３とＲＡＭ変換テーブル１００４とで構成されている。図９をブラックボックス的にみると、補償前ＦＳＫＢＢ信号ｅ１、ｅ４と各種補償用パラメータが入力され、所定の計算を実行した上で補償後ＦＳＫＢＢ信号ａ１、ａ２を得ている。即ち、いろいろ計算はしているが、１：１の関係で単純に計算結果が出力されていることがわかる。そもそも、ＦＳＫＢＢ信号は振幅一定の単一円周上の信号点で表せるため、実際の信号点数が例えば、９ビット（５１２点）であった場合には、単純に９ビットの情報さえ持ってくれば、劣化のない信号点はＲＯＭで計算できる。このＲＯＭがＲＯＭ変換１００２である。従って、実施の形態では、Ｋビットカウンタ１００１で例えば、９ビットの５１２通りのカウント出力を生成し、これでＲＯＭ変換１００２をアクセスし変換後のベクトル信号ｇ２を得る。このｇ２は、劣化のないベクトル信号点であるため、これに位相エラーｅ３、ゲインエラーｅ５、ＤＣオフセットリアルｅ２、ＤＣオフセットイマジナリｅ６を変換係数生成１００３に入力する。変換係数生成１００３では、Ｋビットの信号点、例えば９ビットの５１２信号点に対する、各種直交インバランス補償した信号ｇ３を生成し、ＲＡＭ変換テーブル１００４にＫビットカウンタ１００１のアドレスｇ１を基準でデータを書き込む。このことで、全ての信号点の計算が終了したら、実際の送信データである補償前ＦＳＫＢＢ信号ｇ０を入力し、ＲＡＭ変換テーブル１００４にてデータ変換を行い、補償後ＦＳＫＢＢ信号ａ１、ａ２信号を得る。
実際の送信信号はリアルタイムで大量のデータが出力されるため、図９の回路で演算した場合には、かなりの演算処理が必要であるが、図１０の回路に従えば、必要最小限の演算で済み、劇的な演算量削減を実現可能である。尚、変換係数生成１００３では、図９の演算内容をそのまま必要信号点数分のみ実行している。
図１０は、図９の処理内容を劇的に減らした回路構成となっている。
図１０の各種直交インバランス補償低速処理版１０００は、Ｋビットカウンタ１００１とＲＯＭ変換１００２と変換係数１００３とＲＡＭ変換テーブル１００４とで構成されている。図９をブラックボックス的にみると、補償前ＦＳＫＢＢ信号ｅ１、ｅ４と各種補償用パラメータが入力され、所定の計算を実行した上で補償後ＦＳＫＢＢ信号ａ１、ａ２を得ている。即ち、いろいろ計算はしているが、１：１の関係で単純に計算結果が出力されていることがわかる。そもそも、ＦＳＫＢＢ信号は振幅一定の単一円周上の信号点で表せるため、実際の信号点数が例えば、９ビット（５１２点）であった場合には、単純に９ビットの情報さえ持ってくれば、劣化のない信号点はＲＯＭで計算できる。このＲＯＭがＲＯＭ変換１００２である。従って、実施の形態では、Ｋビットカウンタ１００１で例えば、９ビットの５１２通りのカウント出力を生成し、これでＲＯＭ変換１００２をアクセスし変換後のベクトル信号ｇ２を得る。このｇ２は、劣化のないベクトル信号点であるため、これに位相エラーｅ３、ゲインエラーｅ５、ＤＣオフセットリアルｅ２、ＤＣオフセットイマジナリｅ６を変換係数生成１００３に入力する。変換係数生成１００３では、Ｋビットの信号点、例えば９ビットの５１２信号点に対する、各種直交インバランス補償した信号ｇ３を生成し、ＲＡＭ変換テーブル１００４にＫビットカウンタ１００１のアドレスｇ１を基準でデータを書き込む。このことで、全ての信号点の計算が終了したら、実際の送信データである補償前ＦＳＫＢＢ信号ｇ０を入力し、ＲＡＭ変換テーブル１００４にてデータ変換を行い、補償後ＦＳＫＢＢ信号ａ１、ａ２信号を得る。
実際の送信信号はリアルタイムで大量のデータが出力されるため、図９の回路で演算した場合には、かなりの演算処理が必要であるが、図１０の回路に従えば、必要最小限の演算で済み、劇的な演算量削減を実現可能である。尚、変換係数生成１００３では、図９の演算内容をそのまま必要信号点数分のみ実行している。
図１１は、本発明の実施の形態である原理構成図を示したものである。図１１内部の構成ブロックで同一番号は前述した回路ブロックの同一内容を示している。発振回路１１０１は、所望の基準クロックを生成可能な発振回路であり、ＶＣＸＯ０３５２でも良い。
システムで必要とする基準クロックを生成できるものであれば何でも良い。
システムで必要とする基準クロックを生成できるものであれば何でも良い。
図１１に示すように、送信ＬＰＦの出力信号ａ５、ａ６は、直交変調０３４２により、分周回路０３５３の出力信号であるローカルクロック信号ｃ４、ｃ５を用いて直交変調され、ＢＰＦ０３４４にて不要帯域を除去した後、アンテナ経由、相手局（図示せず）へ送出される。また、相手局（図示せず）より送信された信号は、アンテナ経由受信され、ＢＰＦ０３４４にて不要帯域が除去された後、直交復調０３６２により、分周回路出力０３５３の出力信号であるローカルクロック信号ｃ６、ｃ７にて、直交復調され、アナログベースバンド信号ｂ５、ｂ６として、出力される。
尚、説明の都合上、送信側のローカルクロック信号ｃ４、ｃ５と受信側のローカルクロック信号ｃ６、ｃ７は分周回路０３５３の内部にて分岐された信号であり、同じ直交クロックである。
また、直交変調０３４２とＢＰＦ０３４４との間の黒丸点には、図示せずの送受切替スイッチがあり、必要に応じて、送受信信号の切替を行っている。
尚、説明の都合上、送信側のローカルクロック信号ｃ４、ｃ５と受信側のローカルクロック信号ｃ６、ｃ７は分周回路０３５３の内部にて分岐された信号であり、同じ直交クロックである。
また、直交変調０３４２とＢＰＦ０３４４との間の黒丸点には、図示せずの送受切替スイッチがあり、必要に応じて、送受信信号の切替を行っている。
発振回路１１０１では、基準となるクロック信号、即ち、所望の中心周波数のｎ分の１（ｎは奇数）のｍ倍（ｍは偶数）のクロック信号ｃ３を生成する。これを分周回路０３５３にて分周し、直交変復調に必要な９０度位相の異なった合成クロック信号（図７の０７０４、０７０５）を得る。この合成クロック信号ｄ７、ｄ８は、それぞれ、分周回路０３５３の内部で分岐され、ローカルクロック信号ｃ４、ｃ５，ｃ６，ｃ７を得る。
ＢＰＦ０３４４は、送受の不要高調波を除去する。具体的には、（ｎ−２）次以下の低調波成分、さらに、（ｎ＋２）次以上の高調波成分を阻止し、所望の中心周波数ｆ０は、通過帯域として通過されるフィルタである。以上により、ローカルクロック信号ｃ４〜ｃ７を所望の中心周波数ｆ０のｎ（ｎは奇数）の周波数に設定した場合でも安定した直交変調、直交復調が可能となる。
ＢＰＦ０３４４は、送受の不要高調波を除去する。具体的には、（ｎ−２）次以下の低調波成分、さらに、（ｎ＋２）次以上の高調波成分を阻止し、所望の中心周波数ｆ０は、通過帯域として通過されるフィルタである。以上により、ローカルクロック信号ｃ４〜ｃ７を所望の中心周波数ｆ０のｎ（ｎは奇数）の周波数に設定した場合でも安定した直交変調、直交復調が可能となる。
また、さらに等価な内容で別な表現を用いれば、
送信ベースバンド信号（ａ５、ａ６）を直交変調し、送信信号を得る直交変調装置において、
所望の中心周波数ｆ０のｎ分の１（ｎは奇数）のｍ倍（ｍは偶数）の基準クロック（ｃ３：０７００）を生成する発振回路（１１０１）と、
これをｍ分周し０度の基準位相クロック（０７０１）と＋９０度のクロック（０７０３）とを合成した＋４５度のローカルクロック信号（ｃ４：０７０４）と、
前記０度の基準位相クロック（０７０１）と−９０度のクロック（０７０２）とを合成した−４５度のローカルクロック信号（ｃ５：０７０５）を生成する分周回路（０３５３）とを用い、
前記送信ベースバンド信号（ａ５、ａ６）を直交変調（０３４２）し、バンドパスフィルタ（ＢＰＦ：０３４４）にて前記直交変調後の信号から（ｎ−２）次以下及び（ｎ＋２）次以上の不要な周波数成分を除去することで、前記送信信号を得ることを特徴とする直交変調装置。
送信ベースバンド信号（ａ５、ａ６）を直交変調し、送信信号を得る直交変調装置において、
所望の中心周波数ｆ０のｎ分の１（ｎは奇数）のｍ倍（ｍは偶数）の基準クロック（ｃ３：０７００）を生成する発振回路（１１０１）と、
これをｍ分周し０度の基準位相クロック（０７０１）と＋９０度のクロック（０７０３）とを合成した＋４５度のローカルクロック信号（ｃ４：０７０４）と、
前記０度の基準位相クロック（０７０１）と−９０度のクロック（０７０２）とを合成した−４５度のローカルクロック信号（ｃ５：０７０５）を生成する分周回路（０３５３）とを用い、
前記送信ベースバンド信号（ａ５、ａ６）を直交変調（０３４２）し、バンドパスフィルタ（ＢＰＦ：０３４４）にて前記直交変調後の信号から（ｎ−２）次以下及び（ｎ＋２）次以上の不要な周波数成分を除去することで、前記送信信号を得ることを特徴とする直交変調装置。
受信信号を直交復調し、受信ベースバンド信号（ｂ５、ｂ６）を得る直交復調装置において、
所望の中心周波数ｆ０のｎ分の１（ｎは奇数）のｍ倍（ｍは偶数）の基準クロック（ｃ３：０７００）を生成する発振回路（１１０１）と、
これをｍ分周し０度の基準位相クロック（０７０１）と＋９０度のクロック（０７０３）とを合成した＋４５度のローカルクロック信号（ｃ６：０７０４）と、
前記０度の基準位相クロック（０７０１）と−９０度のクロック（０７０２）とを合成した−４５度のローカルクロック信号（ｃ７：０７０５）を生成する分周回路（０３５３）とを用い、
バンドパスフィルタ（ＢＰＦ：０３４４）にて前記受信信号から（ｎ−２）次以下及び（ｎ＋２）次以上の不要な周波数成分を除去し、前記除去後の信号（ｂ７）を前記＋４５度のローカルクロック信号（ｃ６：０７０４）及び前記−４５度のローカルクロック信号（ｃ７：０７０５）を用いて直交復調（０３６２）し、前記受信ベースバンド信号（ｂ５、ｂ６）を得ることを特徴とする直交復調装置。
所望の中心周波数ｆ０のｎ分の１（ｎは奇数）のｍ倍（ｍは偶数）の基準クロック（ｃ３：０７００）を生成する発振回路（１１０１）と、
これをｍ分周し０度の基準位相クロック（０７０１）と＋９０度のクロック（０７０３）とを合成した＋４５度のローカルクロック信号（ｃ６：０７０４）と、
前記０度の基準位相クロック（０７０１）と−９０度のクロック（０７０２）とを合成した−４５度のローカルクロック信号（ｃ７：０７０５）を生成する分周回路（０３５３）とを用い、
バンドパスフィルタ（ＢＰＦ：０３４４）にて前記受信信号から（ｎ−２）次以下及び（ｎ＋２）次以上の不要な周波数成分を除去し、前記除去後の信号（ｂ７）を前記＋４５度のローカルクロック信号（ｃ６：０７０４）及び前記−４５度のローカルクロック信号（ｃ７：０７０５）を用いて直交復調（０３６２）し、前記受信ベースバンド信号（ｂ５、ｂ６）を得ることを特徴とする直交復調装置。
前記直交変調装置において、
直交変調（０３４２）は、それぞれ１個のトランジスタ回路からなる送信乗算Ａ（０４０１）と送信乗算Ｂ（０４０２）とを含み、
前記＋４５度のローカルクロック信号（ｃ４：０７０４）と前記−４５度のローカルクロック信号（ｃ５：０７０５）は、それぞれ前記トランジスタのベース及びエミッタに供給され、ローカルリークを抑圧したことを特徴とする直交変調装置。
直交変調（０３４２）は、それぞれ１個のトランジスタ回路からなる送信乗算Ａ（０４０１）と送信乗算Ｂ（０４０２）とを含み、
前記＋４５度のローカルクロック信号（ｃ４：０７０４）と前記−４５度のローカルクロック信号（ｃ５：０７０５）は、それぞれ前記トランジスタのベース及びエミッタに供給され、ローカルリークを抑圧したことを特徴とする直交変調装置。
特定小電力無線（４００ＭＨｚ／１２００ＭＨｚ帯使用）は、テレメータ／テレコントロール用の遠隔制御やデータ取得用に国内で標準仕様化されたもので、現在では、例えば、水道等の社会インフラのみならず、クレーン／溶鉱炉制御装置／無人搬送台車や構内ディーゼル機関車など、鉄鋼・建設分野等の産業用途を中心に利用が進んでいる。
総務省の電波の利用状況調査（平成２１〜２６年度）によれば、これらの出荷台数は毎年１３０万台前後で推移しており、最近では、新たに、ドローン制御／農薬散布／無人重機／救助用ロボット／山岳遭難事故対策用登山者や、鳥獣被害対策用狩猟者の位置把握、更に、社会インフラのスマート化など、ＩｏＴ用途での検討も進んでおり、本発明はこれらの間欠処理型装置で低コストが要求される産業用途分野等においても幅広く利用が可能である。
尚、本発明の実施の形態では、主にＦＳＫ変復調を中心に説明したが、本発明の技術は、ＦＳＫ変調のみならず、直交振幅多値変調など、他の直交変調方式にも適用が可能である。
総務省の電波の利用状況調査（平成２１〜２６年度）によれば、これらの出荷台数は毎年１３０万台前後で推移しており、最近では、新たに、ドローン制御／農薬散布／無人重機／救助用ロボット／山岳遭難事故対策用登山者や、鳥獣被害対策用狩猟者の位置把握、更に、社会インフラのスマート化など、ＩｏＴ用途での検討も進んでおり、本発明はこれらの間欠処理型装置で低コストが要求される産業用途分野等においても幅広く利用が可能である。
尚、本発明の実施の形態では、主にＦＳＫ変復調を中心に説明したが、本発明の技術は、ＦＳＫ変調のみならず、直交振幅多値変調など、他の直交変調方式にも適用が可能である。
（図１関係）
０１００：高価／高消費
０１０１：安価／低消費
（図２関係）
０２００：Ａ社仕様
０２０１：Ｂ社仕様
０２０２：本発明仕様
（図３関係）
０３０１：ＣＰＵ部
０３０２：アナログハード部
０３０３：アンテナ部
０３１１：ＦＳＫ変調
０３１２：送信Ｄ／Ａ
０３２１：ＬＦＯ（低周波発振回路部）
０３２２：ＣＰＵ制御部
０３３１：受信Ａ／Ｄ
０３３２：ＦＳＫ復調
０３４１：送信ＬＰＦ
０３４２：直交変調
０３４３：送信増幅
０３４４：ＢＰＦ
０３５１：ＶＣＸＯ Ｄ／Ａ
０３５２：ＶＣＸＯ
０３５３：分周回路
０３６１：ＬＮＡ
０３６２：直交復調
０３６３：受信ＬＰＦ
（図４関係）
０４０１：送信乗算Ａ
０４０２：送信乗算Ｂ
０４０３：送信合成
（図５関係）
０５００：トランジスタ
０５０１：Ｒ１Ｂ（抵抗）
０５０２：Ｒ２Ｂ（抵抗）
０５０３：Ｒ３Ｂ（抵抗）
０５０４：Ｒ１Ｅ（抵抗）
０５０５：Ｒ４Ｂ（抵抗）
０５０６：Ｒ１Ｃ（抵抗）
０５０７：Ｒ２Ｅ（抵抗）
（図６関係）
０６００：変調タイムチャートの位相を示したものである。
０６０１：変調タイムチャートのローカルクロック信号ｃ４を示したものである。
０６０２：変調タイムチャートのベースバンド信号ａ５を示したものである。
０６０３：変調タイムチャートの送信乗算出力信号ｄ０を示したものである。
（図７関係）
０７００：ＶＣＸＯクロック信号ｃ３のタイムチャートである。
０７０１：０度クロック信号ｄ４のタイムチャートである。
０７０２：−９０度クロック信号ｄ５のタイムチャートである。
０７０３：＋９０度クロック信号ｄ６のタイムチャートである。
０７０４：＋４５度クロック信号ｄ７のタイムチャートである。
０７０５：−４５度クロック信号ｄ８のタイムチャートである。
０７０６：０度クロック信号のｈｉｇｈのパルス幅を示している。
０７０７：＋４５度クロック信号のｌｏｗのパルス幅を示している。
０７０８：−４５度クロック信号のｌｏｗのパルス幅を示している。
（図８関係）
０８００：０度のベクトル信号である。
０８０１：−９０度のベクトル信号である。
０８０２：＋９０度のベクトル信号である。
０８０３：−４５度のベクトル信号である。
０８０４：＋４５度のベクトル信号である。
（図９関係）
０９００：各種直交インバランス補償回路
０９０１：加算Ａ
０９０２：乗算Ａ
０９０３：乗算Ｂ
０９０４：加算Ｃ
０９０５：加算Ｂ
（図１０関係）
１０００：各種直交インバランス補償低速処理版
１００１：Ｋビットカウンタ
１００２：ＲＯＭ変換
１００３：変換係数生成
１００４：ＲＡＭ変換テーブル
（図１１関係）
１１００：原理構成図
１１０１：発振回路
０３５３：分周回路
０３４２：直交変調
０３４４：ＢＰＦ
０３６２：直交復調
０１００：高価／高消費
０１０１：安価／低消費
（図２関係）
０２００：Ａ社仕様
０２０１：Ｂ社仕様
０２０２：本発明仕様
（図３関係）
０３０１：ＣＰＵ部
０３０２：アナログハード部
０３０３：アンテナ部
０３１１：ＦＳＫ変調
０３１２：送信Ｄ／Ａ
０３２１：ＬＦＯ（低周波発振回路部）
０３２２：ＣＰＵ制御部
０３３１：受信Ａ／Ｄ
０３３２：ＦＳＫ復調
０３４１：送信ＬＰＦ
０３４２：直交変調
０３４３：送信増幅
０３４４：ＢＰＦ
０３５１：ＶＣＸＯ Ｄ／Ａ
０３５２：ＶＣＸＯ
０３５３：分周回路
０３６１：ＬＮＡ
０３６２：直交復調
０３６３：受信ＬＰＦ
（図４関係）
０４０１：送信乗算Ａ
０４０２：送信乗算Ｂ
０４０３：送信合成
（図５関係）
０５００：トランジスタ
０５０１：Ｒ１Ｂ（抵抗）
０５０２：Ｒ２Ｂ（抵抗）
０５０３：Ｒ３Ｂ（抵抗）
０５０４：Ｒ１Ｅ（抵抗）
０５０５：Ｒ４Ｂ（抵抗）
０５０６：Ｒ１Ｃ（抵抗）
０５０７：Ｒ２Ｅ（抵抗）
（図６関係）
０６００：変調タイムチャートの位相を示したものである。
０６０１：変調タイムチャートのローカルクロック信号ｃ４を示したものである。
０６０２：変調タイムチャートのベースバンド信号ａ５を示したものである。
０６０３：変調タイムチャートの送信乗算出力信号ｄ０を示したものである。
（図７関係）
０７００：ＶＣＸＯクロック信号ｃ３のタイムチャートである。
０７０１：０度クロック信号ｄ４のタイムチャートである。
０７０２：−９０度クロック信号ｄ５のタイムチャートである。
０７０３：＋９０度クロック信号ｄ６のタイムチャートである。
０７０４：＋４５度クロック信号ｄ７のタイムチャートである。
０７０５：−４５度クロック信号ｄ８のタイムチャートである。
０７０６：０度クロック信号のｈｉｇｈのパルス幅を示している。
０７０７：＋４５度クロック信号のｌｏｗのパルス幅を示している。
０７０８：−４５度クロック信号のｌｏｗのパルス幅を示している。
（図８関係）
０８００：０度のベクトル信号である。
０８０１：−９０度のベクトル信号である。
０８０２：＋９０度のベクトル信号である。
０８０３：−４５度のベクトル信号である。
０８０４：＋４５度のベクトル信号である。
（図９関係）
０９００：各種直交インバランス補償回路
０９０１：加算Ａ
０９０２：乗算Ａ
０９０３：乗算Ｂ
０９０４：加算Ｃ
０９０５：加算Ｂ
（図１０関係）
１０００：各種直交インバランス補償低速処理版
１００１：Ｋビットカウンタ
１００２：ＲＯＭ変換
１００３：変換係数生成
１００４：ＲＡＭ変換テーブル
（図１１関係）
１１００：原理構成図
１１０１：発振回路
０３５３：分周回路
０３４２：直交変調
０３４４：ＢＰＦ
０３６２：直交復調
Claims (3)
- 送信ベースバンド信号（ａ５、ａ６）を直交変調し、送信信号を得る直交変調装置において、
所望の中心周波数ｆ０のｎ分の１（ｎは奇数）のｍ倍（ｍは偶数）の基準クロック（ｃ３：０７００）を生成する発振回路（１１０１）と、
これをｍ分周し０度の基準位相クロック（０７０１）と＋９０度のクロック（０７０３）とを合成した＋４５度のローカルクロック信号（ｃ４：０７０４）と、
前記０度の基準位相クロック（０７０１）と−９０度のクロック（０７０２）とを合成した−４５度のローカルクロック信号（ｃ５：０７０５）を生成する分周回路（０３５３）とを用い、
前記送信ベースバンド信号（ａ５、ａ６）を直交変調（０３４２）し、バンドパスフィルタ（ＢＰＦ：０３４４）にて前記直交変調後の信号から（ｎ−２）次以下及び（ｎ＋２）次以上の不要な周波数成分を除去することで、前記送信信号を得ることを特徴とする直交変調装置。 - 受信信号を直交復調し、受信ベースバンド信号（ｂ５、ｂ６）を得る直交復調装置において、
所望の中心周波数ｆ０のｎ分の１（ｎは奇数）のｍ倍（ｍは偶数）の基準クロック（ｃ３：０７００）を生成する発振回路（１１０１）と、
これをｍ分周し０度の基準位相クロック（０７０１）と＋９０度のクロック（０７０３）とを合成した＋４５度のローカルクロック信号（ｃ６：０７０４）と、
前記０度の基準位相クロック（０７０１）と−９０度のクロック（０７０２）とを合成した−４５度のローカルクロック信号（ｃ７：０７０５）を生成する分周回路（０３５３）とを用い、
バンドパスフィルタ（ＢＰＦ：０３４４）にて前記受信信号から（ｎ−２）次以下及び（ｎ＋２）次以上の不要な周波数成分を除去し、前記除去後の信号（ｂ７）を前記＋４５度のローカルクロック信号（ｃ６：０７０４）及び前記−４５度のローカルクロック信号（ｃ７：０７０５）を用いて直交復調（０３６２）し、前記受信ベースバンド信号（ｂ５、ｂ６）を得ることを特徴とする直交復調装置。 - 請求項１の直交変調装置において、
前記直交変調（０３４２）は、それぞれ１個のトランジスタ回路からなる送信乗算Ａ（０４０１）と送信乗算Ｂ（０４０２）とを含み、
前記＋４５度のローカルクロック信号（ｃ４：０７０４）と前記−４５度のローカルクロック信号（ｃ５：０７０５）は、それぞれ前記トランジスタのベース及びエミッタに供給され、ローカルリークを抑圧したことを特徴とする直交変調装置。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2017189287A JP6268627B1 (ja) | 2017-09-29 | 2017-09-29 | ＩｏＴに対応可能な低コストを実現したＦＳＫ変復調回路 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2017189287A JP6268627B1 (ja) | 2017-09-29 | 2017-09-29 | ＩｏＴに対応可能な低コストを実現したＦＳＫ変復調回路 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JP6268627B1 true JP6268627B1 (ja) | 2018-01-31 |
| JP2019068154A JP2019068154A (ja) | 2019-04-25 |
Family
ID=61074660
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP2017189287A Active JP6268627B1 (ja) | 2017-09-29 | 2017-09-29 | ＩｏＴに対応可能な低コストを実現したＦＳＫ変復調回路 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP6268627B1 (ja) |
Families Citing this family (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| KR102210638B1 (ko) | 2019-06-17 | 2021-02-03 | 한국과학기술원 | Fsk 신호 변복조 방법 및 장치 |
Citations (7)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH0563741A (ja) * | 1991-08-30 | 1993-03-12 | Kenwood Corp | 並列ｍｓｋ変調システム |
| JPH0637829A (ja) * | 1992-07-15 | 1994-02-10 | Fujitsu Ltd | バースト発振器 |
| JPH08237310A (ja) * | 1995-02-28 | 1996-09-13 | Ando Electric Co Ltd | 信号発生器 |
| JPH08307299A (ja) * | 1995-05-02 | 1996-11-22 | Sony Corp | 直交変調回路および受信回路 |
| JP2001245005A (ja) * | 2000-02-28 | 2001-09-07 | Nec Microsystems Ltd | デジタル信号送信装置 |
| JP2003507922A (ja) * | 1999-08-18 | 2003-02-25 | インフィネオン テクノロジーズ アクチエンゲゼルシャフト | 変調−復調器 |
| JP2011109525A (ja) * | 2009-11-19 | 2011-06-02 | Fujitsu Semiconductor Ltd | 半導体装置及び無線通信機 |
-
2017
- 2017-09-29 JP JP2017189287A patent/JP6268627B1/ja active Active
Patent Citations (7)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH0563741A (ja) * | 1991-08-30 | 1993-03-12 | Kenwood Corp | 並列ｍｓｋ変調システム |
| JPH0637829A (ja) * | 1992-07-15 | 1994-02-10 | Fujitsu Ltd | バースト発振器 |
| JPH08237310A (ja) * | 1995-02-28 | 1996-09-13 | Ando Electric Co Ltd | 信号発生器 |
| JPH08307299A (ja) * | 1995-05-02 | 1996-11-22 | Sony Corp | 直交変調回路および受信回路 |
| JP2003507922A (ja) * | 1999-08-18 | 2003-02-25 | インフィネオン テクノロジーズ アクチエンゲゼルシャフト | 変調−復調器 |
| JP2001245005A (ja) * | 2000-02-28 | 2001-09-07 | Nec Microsystems Ltd | デジタル信号送信装置 |
| JP2011109525A (ja) * | 2009-11-19 | 2011-06-02 | Fujitsu Semiconductor Ltd | 半導体装置及び無線通信機 |
Also Published As
| Publication number | Publication date |
|---|---|
| JP2019068154A (ja) | 2019-04-25 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JP3316723B2 (ja) | 受信装置の補償方法・受信装置及び送受信装置 | |
| KR100286722B1 (ko) | 엔벨로프가 가변인 변조파를 송신하는 트랜스미터 및 그 송신방법 | |
| US20080198903A1 (en) | Frequency switcher, RFID system and distance measuring apparatus incorporating the Frequency switcher | |
| US7092454B2 (en) | Method and apparatus of compensating imbalance of a modulator | |
| US9537520B2 (en) | Method and apparatus for calibrating distortion of signals | |
| US8324962B2 (en) | Apparatus and method for demodulation | |
| CN112291173B (zh) | 一种iq不平衡系数获取方法及装置、可读存储介质 | |
| US8831076B2 (en) | Transceiver IQ calibration system and associated method | |
| JP6268627B1 (ja) | ＩｏＴに対応可能な低コストを実現したＦＳＫ変復調回路 | |
| JP4437097B2 (ja) | ２点変調型周波数変調装置及び無線送信装置 | |
| CN101540640B (zh) | 用于发射前端的载波泄漏校正电路和方法 | |
| US8965290B2 (en) | Amplitude enhanced frequency modulation | |
| CN101552754A (zh) | 用于射频收发机的载波泄漏校正系统 | |
| JP2001217743A (ja) | データ通信装置 | |
| CN201409128Y (zh) | 用于零中频或低中频结构的射频收发机校正装置 | |
| JP5263081B2 (ja) | 送信回路 | |
| JP6026924B2 (ja) | 送信装置、受信装置、通信システム、送信方法、及び受信方法 | |
| CN104270097A (zh) | 一次上变频发射机本振泄漏及边带抑制的处理系统及方法 | |
| CN201717850U (zh) | 载波泄漏校正电路 | |
| CN106059708B (zh) | 一种多码率数据无线传输系统 | |
| US7801246B2 (en) | Multi-mode communication device for generating constant envelope modulated signals using a quadrature modulator | |
| US10666491B2 (en) | Signal imbalance detection systems and methods | |
| CN101227221A (zh) | 提高零中频射频信号接收系统性能的方法 | |
| CN101795252A (zh) | 直接变频调制方法及其调制装置 | |
| CN103795435B (zh) | 一种镜频抑制方法和装置 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A975 | Report on accelerated examination |
Free format text: JAPANESE INTERMEDIATE CODE: A971005 Effective date: 20171026 |
|
| TRDD | Decision of grant or rejection written | ||
| A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20171211 |
|
| A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20171214 |
|
| R150 | Certificate of patent or registration of utility model |
Ref document number: 6268627 Country of ref document: JP Free format text: JAPANESE INTERMEDIATE CODE: R150 |