JPH0344694B2 - - Google Patents
Info
- Publication number
- JPH0344694B2 JPH0344694B2 JP60252914A JP25291485A JPH0344694B2 JP H0344694 B2 JPH0344694 B2 JP H0344694B2 JP 60252914 A JP60252914 A JP 60252914A JP 25291485 A JP25291485 A JP 25291485A JP H0344694 B2 JPH0344694 B2 JP H0344694B2
- Authority
- JP
- Japan
- Prior art keywords
- frequency
- phase
- output
- divider
- voltage controlled
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Lifetime
Links
- 230000010355 oscillation Effects 0.000 claims description 25
- 239000013078 crystal Substances 0.000 description 2
- 238000010586 diagram Methods 0.000 description 1
Landscapes
- Stabilization Of Oscillater, Synchronisation, Frequency Synthesizers (AREA)
Description
〔産業上の利用分野〕
この発明は特に無線通信機の局部発振器に用い
るフエーズロツクループ（以下PLLと略記する）
制御発振回路の改良に関するものである。 〔従来の技術〕 現在の無線通信機の局部発振器には周波数安定
度・周波数設定精度・発振純度（高周波やスプリ
アス）の良いPLL発振回路が多く使用されてい
るが、一部の固定通信機以外は相当範囲の同調周
波数の可変調整が必要であり、これに伴うPLL
局部発振回路の問題点があるので説明を加える。 第２図はPLL発振回路の基本構成を示し、電
圧制御発振器VCOの出力周波数を可変（プログ
ラマブル）分周器PDにて分周した周波数と基準
発振周波数とを位相比較器φDにて位相比較し、
位相比較器よりの位相差出力をローパスフイルタ
LPFを通してVCOに加えて発振周波数を制御し、
分周器PD出力と基準周波数Rの位相が一致した
状態に発振周波数を安定化するものであり、発振
周波数の変更は分周器PDの分周比を変えること
により行うのであつて、その分周比を変えるごと
に発振周波数は基準周波数Rだけ変化するもので
ある。 従つてこのPLL発振器の最小可変周波数は基
準周波数Rと等しくなるので、例えば1kHzステツ
プで同調するためには基準周波数Rは1kHzとしな
ければならない。この周波数自体は適当な水晶発
振器の出力を分周することにより容易に得られる
が、基準周波数Rが低いほどローパスフイルタ
LPFのカツトオフ周波数を低くする必要があり、
ローパスフイルタLPFの時定数が増加して発振
周波数が安定するまでのロツクアツプ時間が増大
するという問題が出てくる。 これに対応する手段として、第３図に例示する
ように分周器PDの前にミクサ段MIXを入れて分
周器PD入力に適当な周波数になるように周波数
変換すると共に局部発振器LOの周波数を微細調
整することによりVCO周波数の微細な変化を可
能とするものである。ただし局部発振器LOの周
波数安定度がVCOの周波数安定度に影響するた
め、多くは可変水晶発振回路VXOを用いて実用
的性能を得ているが、周波数設定精度には問題が
残るのである。 第４図は第３図の局部発振器LOを第２のPLL
回路PLL2で構成したものであつて、その周波数
を固定分周器FDで分周して局部発振器LO周波数
として用いることにより、前記の性能上の諸問題
を解決することができるが回路が複雑となるため
のコストとスペース増加の問題が残り、簡易機や
小形機には採用困難である。 〔発明が解決しようとする課題〕 この発明は基本的PLL発振回路に僅かの回路
を付加することにより、基準周波数より微細なス
テツプの周波数変化の可能なPLL発振回路の提
供を目的とする。 〔課題を解決するための手段〕 PLL発振回路において、電圧制御発振機の出
力周波数と該出力周波数を第１の分周器にて分周
した周波数と、ミクサ回路で混合し、その出力の
和周波数を第２の分周器に供給して分周し、分周
した出力を位相比較器で基準周波数と比較し、そ
の出力の位相差信号をローパスフイルタを通して
電圧制御発振器に加えて発振周波数を制御する構
成である。 〔実施例〕 第１図は本発明のPLL回路の一実施例を示す
構成図である。第１図により説明すると、図中１
はVCO、２は第１の分周器PD1である。３は第
２の分周器PD2で４は位相比較器φDである。５
はローパスフイルタLPF、６は基準周波数発振
器Rで、７は周波数混合器MIXである。以上の
構成になるPLL発振回路である。 VCO１の出力周波数Ｆと周波数Ｆを第１分周
器PD1２によつてN1分周した周波数とを周波数
混合器M1×７に供給して混合し、出力した和周
波数（差周波数出力は目的に適合しないので採用
しない）を通すバンドパスフイルタBPF８を通
して取り出し、第２分周器PD2３によつてN2分
周して、位相比較器φD４によつて基準周波数発
振器Rの出力と位相比較する較成とすると （Ｆ／N1＋Ｆ）／N2＝R ……(1) であり、回路のロツクイン状態では Ｆ＝N1×N2／N1＋１×2 ……(2) となる。 基本的PLL回路（第２図）の場合では発振周
波数をF′とし、分周器PDの分周比をN2とすれ
ば、 F′＝N2 R ……(3) であるから、(3)式を(2)式に代入して Ｆ＝N1／N1＋１×F′ ……(4) を得て、本発明による第１図の構成の発振周波数
Ｆは基本的PLL回路の発振周波数F′のN1／N1＋１倍 であり、具体的には(4)式に数値を入れてみると N1＝２では Ｆ＝0.6F′ N1＝３では Ｆ＝0.75F′ N1＝４では Ｆ＝0.8F′ のようにＦはF′より小さくなる。これを逆にいえ
ば同一発振周波数および変化ステツプを得るため
には本発明の構成ではN1＋１／N1だけRを高くする ことができる。 特許請求の範囲第２項に記載したように、第１
図のN1を固定しN2を変化することにより、第２
図の分周器PDのＮを変化するのと全く同一の手
段によりVCO１の発振周波数の最小変化ステツ
プN1／N1＋１に微細化でき、またRをN1＋１／N1だけ 増大できるものである。 また、特許請求の範囲第３項に記載したよう
に、第１図の構成から分周器PD1，PD2の分周比
N1N2を同時に変化する組合せにより更に微細の
周波数変化ステツプを行えるものである。そこ
で、無線機の運用周波数は0.5〜30MHzとして、
局部発振器を構成するPLL発振回路の基準周波
数に5kHzを採用した構成でその最小ステツプを
1kHzステツプでの周波数調整を可能にしようと
するものである。 適用無線通信機の第１中間周波数は73.055MHz
とする。第１局部発振周波数は上側に取るから、
上記運用周波数に対して73.55〜103.055MHzであ
る。 いま運用周波数7MHz付近とすると、基準周波
数発振器Rの5kHz出力で、1kHzステツプ変化を
得るためには、VCO発振周波数Ｆの1kHz変化ご
とのN1とN2について述べると、前記(2)式より Ｆ＝N1×N2／N1＋１×R であり、運用周波数7MHzに対するVCO１の周波
数は Ｆ＝7000＋73055＝80055（ｋHz） であるから、第１の分周器の分周比N1を２・
３・４……と変化して、基準周波数発振器の5k
Hz出力でVCO１の出力周波数Ｆが80055kHz付近
となる第２分周器PD2の分周比N2を求めてみる
と、 N1＝２ N2＝24018でＦ＝80060kHz N1＝３ N2＝21348でＦ＝80055kHz N1＝４ N2＝20014でＦ＝80056kHz となる。それ等をまとめると表示のようになる。
この中には完全な1kHzステツプとならない場合
も出てくるが、その誤差は表示最少桁の15％以下
であるから通常の使用目的には全く支障がない。
またVCO１の周波数Ｆで割り切れる周波数の場
合には
るフエーズロツクループ（以下PLLと略記する）
制御発振回路の改良に関するものである。 〔従来の技術〕 現在の無線通信機の局部発振器には周波数安定
度・周波数設定精度・発振純度（高周波やスプリ
アス）の良いPLL発振回路が多く使用されてい
るが、一部の固定通信機以外は相当範囲の同調周
波数の可変調整が必要であり、これに伴うPLL
局部発振回路の問題点があるので説明を加える。 第２図はPLL発振回路の基本構成を示し、電
圧制御発振器VCOの出力周波数を可変（プログ
ラマブル）分周器PDにて分周した周波数と基準
発振周波数とを位相比較器φDにて位相比較し、
位相比較器よりの位相差出力をローパスフイルタ
LPFを通してVCOに加えて発振周波数を制御し、
分周器PD出力と基準周波数Rの位相が一致した
状態に発振周波数を安定化するものであり、発振
周波数の変更は分周器PDの分周比を変えること
により行うのであつて、その分周比を変えるごと
に発振周波数は基準周波数Rだけ変化するもので
ある。 従つてこのPLL発振器の最小可変周波数は基
準周波数Rと等しくなるので、例えば1kHzステツ
プで同調するためには基準周波数Rは1kHzとしな
ければならない。この周波数自体は適当な水晶発
振器の出力を分周することにより容易に得られる
が、基準周波数Rが低いほどローパスフイルタ
LPFのカツトオフ周波数を低くする必要があり、
ローパスフイルタLPFの時定数が増加して発振
周波数が安定するまでのロツクアツプ時間が増大
するという問題が出てくる。 これに対応する手段として、第３図に例示する
ように分周器PDの前にミクサ段MIXを入れて分
周器PD入力に適当な周波数になるように周波数
変換すると共に局部発振器LOの周波数を微細調
整することによりVCO周波数の微細な変化を可
能とするものである。ただし局部発振器LOの周
波数安定度がVCOの周波数安定度に影響するた
め、多くは可変水晶発振回路VXOを用いて実用
的性能を得ているが、周波数設定精度には問題が
残るのである。 第４図は第３図の局部発振器LOを第２のPLL
回路PLL2で構成したものであつて、その周波数
を固定分周器FDで分周して局部発振器LO周波数
として用いることにより、前記の性能上の諸問題
を解決することができるが回路が複雑となるため
のコストとスペース増加の問題が残り、簡易機や
小形機には採用困難である。 〔発明が解決しようとする課題〕 この発明は基本的PLL発振回路に僅かの回路
を付加することにより、基準周波数より微細なス
テツプの周波数変化の可能なPLL発振回路の提
供を目的とする。 〔課題を解決するための手段〕 PLL発振回路において、電圧制御発振機の出
力周波数と該出力周波数を第１の分周器にて分周
した周波数と、ミクサ回路で混合し、その出力の
和周波数を第２の分周器に供給して分周し、分周
した出力を位相比較器で基準周波数と比較し、そ
の出力の位相差信号をローパスフイルタを通して
電圧制御発振器に加えて発振周波数を制御する構
成である。 〔実施例〕 第１図は本発明のPLL回路の一実施例を示す
構成図である。第１図により説明すると、図中１
はVCO、２は第１の分周器PD1である。３は第
２の分周器PD2で４は位相比較器φDである。５
はローパスフイルタLPF、６は基準周波数発振
器Rで、７は周波数混合器MIXである。以上の
構成になるPLL発振回路である。 VCO１の出力周波数Ｆと周波数Ｆを第１分周
器PD1２によつてN1分周した周波数とを周波数
混合器M1×７に供給して混合し、出力した和周
波数（差周波数出力は目的に適合しないので採用
しない）を通すバンドパスフイルタBPF８を通
して取り出し、第２分周器PD2３によつてN2分
周して、位相比較器φD４によつて基準周波数発
振器Rの出力と位相比較する較成とすると （Ｆ／N1＋Ｆ）／N2＝R ……(1) であり、回路のロツクイン状態では Ｆ＝N1×N2／N1＋１×2 ……(2) となる。 基本的PLL回路（第２図）の場合では発振周
波数をF′とし、分周器PDの分周比をN2とすれ
ば、 F′＝N2 R ……(3) であるから、(3)式を(2)式に代入して Ｆ＝N1／N1＋１×F′ ……(4) を得て、本発明による第１図の構成の発振周波数
Ｆは基本的PLL回路の発振周波数F′のN1／N1＋１倍 であり、具体的には(4)式に数値を入れてみると N1＝２では Ｆ＝0.6F′ N1＝３では Ｆ＝0.75F′ N1＝４では Ｆ＝0.8F′ のようにＦはF′より小さくなる。これを逆にいえ
ば同一発振周波数および変化ステツプを得るため
には本発明の構成ではN1＋１／N1だけRを高くする ことができる。 特許請求の範囲第２項に記載したように、第１
図のN1を固定しN2を変化することにより、第２
図の分周器PDのＮを変化するのと全く同一の手
段によりVCO１の発振周波数の最小変化ステツ
プN1／N1＋１に微細化でき、またRをN1＋１／N1だけ 増大できるものである。 また、特許請求の範囲第３項に記載したよう
に、第１図の構成から分周器PD1，PD2の分周比
N1N2を同時に変化する組合せにより更に微細の
周波数変化ステツプを行えるものである。そこ
で、無線機の運用周波数は0.5〜30MHzとして、
局部発振器を構成するPLL発振回路の基準周波
数に5kHzを採用した構成でその最小ステツプを
1kHzステツプでの周波数調整を可能にしようと
するものである。 適用無線通信機の第１中間周波数は73.055MHz
とする。第１局部発振周波数は上側に取るから、
上記運用周波数に対して73.55〜103.055MHzであ
る。 いま運用周波数7MHz付近とすると、基準周波
数発振器Rの5kHz出力で、1kHzステツプ変化を
得るためには、VCO発振周波数Ｆの1kHz変化ご
とのN1とN2について述べると、前記(2)式より Ｆ＝N1×N2／N1＋１×R であり、運用周波数7MHzに対するVCO１の周波
数は Ｆ＝7000＋73055＝80055（ｋHz） であるから、第１の分周器の分周比N1を２・
３・４……と変化して、基準周波数発振器の5k
Hz出力でVCO１の出力周波数Ｆが80055kHz付近
となる第２分周器PD2の分周比N2を求めてみる
と、 N1＝２ N2＝24018でＦ＝80060kHz N1＝３ N2＝21348でＦ＝80055kHz N1＝４ N2＝20014でＦ＝80056kHz となる。それ等をまとめると表示のようになる。
この中には完全な1kHzステツプとならない場合
も出てくるが、その誤差は表示最少桁の15％以下
であるから通常の使用目的には全く支障がない。
またVCO１の周波数Ｆで割り切れる周波数の場
合には
【表】
【表】
Claims (1)
- 【特許請求の範囲】 １ 少なくとも電圧制御発振器、第１および第２
の分周器、位相比較器、ローパスフイルタ、基準
発振器およびミクサにより構成されるフエーズロ
ツクループ回路において、電圧制御発振器の出力
周波数と、該電圧制御発振器の出力周波数を第１
の分周器で分周した周波数とを、ミクサで混合し
て出力した和の周波数を第２の分周器で分周し該
第２の分周器の出力周波数を位相比較器で基準周
波数と位相比較し、該位相比較の位相差出力をロ
ーパスフイルタを通して電圧制御発振器に加えて
発振周波数を制御することにより、基準周波数よ
りも微細なステツプの周波数設定を可能にしたこ
とを特徴とするフエーズロツクループ回路。 ２ 前記第１の分周器の分周比は固定とし、第２
の分周器の分周比を変えることにより前記電圧制
御発振器の発振周波数を変化することを特徴とす
る特許請求の範囲第１項記載のフエーズロツクル
ープ回路。 ３ 前記第１および第２の分周器の分周比を変化
させて前記電圧制御発振器の発振周波数を可変さ
せることを特徴とする特許請求の範囲第１項記載
のフエーズロツクループ回路。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP60252914A JPS62114331A (ja) | 1985-11-13 | 1985-11-13 | フエ−ズロツクル−プ回路 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP60252914A JPS62114331A (ja) | 1985-11-13 | 1985-11-13 | フエ−ズロツクル−プ回路 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPS62114331A JPS62114331A (ja) | 1987-05-26 |
| JPH0344694B2 true JPH0344694B2 (ja) | 1991-07-08 |
Family
ID=17243921
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP60252914A Granted JPS62114331A (ja) | 1985-11-13 | 1985-11-13 | フエ−ズロツクル−プ回路 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPS62114331A (ja) |
Families Citing this family (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2015171131A (ja) * | 2014-03-11 | 2015-09-28 | 三菱電機株式会社 | Ｐｌｌシンセサイザ |
Citations (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS60186116A (ja) * | 1984-03-05 | 1985-09-21 | Sony Corp | Ｐｌｌ回路 |
-
1985
- 1985-11-13 JP JP60252914A patent/JPS62114331A/ja active Granted
Patent Citations (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS60186116A (ja) * | 1984-03-05 | 1985-09-21 | Sony Corp | Ｐｌｌ回路 |
Also Published As
| Publication number | Publication date |
|---|---|
| JPS62114331A (ja) | 1987-05-26 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US5140284A (en) | Broad band frequency synthesizer for quick frequency retuning | |
| US5152005A (en) | High resolution frequency synthesis | |
| JPS63219225A (ja) | クロック信号発生器 | |
| JP2002540669A (ja) | 周波数シンセサイザ | |
| JPS6363138B2 (ja) | ||
| US20020090917A1 (en) | Frequency synthesizer and method of generating frequency-divided signal | |
| JPS6221418B2 (ja) | ||
| GB2250877A (en) | Shifting spurious frequencies away from signal frequency | |
| JPH0344694B2 (ja) | ||
| JPH0834589B2 (ja) | サンプリングクロック発生回路 | |
| JPH07202638A (ja) | 電圧制御発振器 | |
| US4095190A (en) | Tuning system | |
| JPH09186587A (ja) | Ｐｌｌ回路 | |
| JPS6131647B2 (ja) | ||
| JP3248453B2 (ja) | 発振装置 | |
| JP2589531B2 (ja) | 電圧制御発振器 | |
| JPH055207B2 (ja) | ||
| JPH05268109A (ja) | 受信機用ｉｃ及びこれを使用した受信機 | |
| JPS5846586Y2 (ja) | 位相同期ル−プを有する回路 | |
| JPH10285027A (ja) | Ｐｌｌ発振回路 | |
| JPS5918757Y2 (ja) | Ｐｌｌ回路使用の周波数シンセサイザ | |
| JP2024048453A (ja) | Ｐｌｌ回路 | |
| JPH06326603A (ja) | Ｐｌｌ周波数シンセサイザ回路 | |
| JPS5912827Y2 (ja) | 受信機の局部発振周波数微調整回路 | |
| JPS5829010B2 (ja) | 周波数シンセサイザ− |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| LAPS | Cancellation because of no payment of annual fees |