JPS5912827Y2 - 受信機の局部発振周波数微調整回路 - Google Patents

Description

【考案の詳細な説明】 本考案は、ＰＬＬシンセサイザーを局部発振段に用い、
各チャンネルが基本的に一定の周波数間隔（チャンネル
スペース）を置いて配置される帯域で使用されるトラン
シーバ−等の受信機に於いて、可変分周器の分周比を成
る一定の仕方に基づきプログラムすることにより、局部
発振周波数を微調整（デルタチューニング）する回路に
関するものである。

尚、基本的に一定の周波数間隔を置いて配置される帯域
とは、例えば米国で認可されている市民バンド（ＣＢ）
）ランシーバーの２７ ＭＨｚがそうであり、このバ
ンドの場合第１〜第４０チヤンネルが１０ＫＨｚ間隔で
配置されている。

但し第３チヤンネルと第４チヤンネルの間化数ケ所では
チャンネル間隔が２０ＫＨｚになっている。

従来市民バンドＣＢ）ランシーバーに於いて、デルタチ
ューニング回路は、ＰＬＬ部の水晶発振器の周波数を切
換えることにより、電圧制御発振器ＶＣＯの周波数、即
ち受信部の混合器の注入周波数（局部発振周波数）を切
換え受信最良点に選局していた。

第１図にＰＬＬシンセサイザー回路を示す。

第１図において、１は基準発振器、２は分周器で、その
出力周波数（基準周波数）をｆｒとする。

３は周波数位相比較器、４は低域通過フィルター、５は
電圧制御発振器■ＣＯで、その発振周波数をｆｏとする
。

６は周波数変換器である。７は６へのミキシングダウン
用の発振器で、その発振周波数をｆｍとする。

８は分周比Ｎの可変分周器（プログラマブルデバイダ−
）である。

第１図に示すＰＬＬシンセサイザー回路の動作原理は周
知であり、ここに電圧制御発振器５の出力周波数ｆｏは
、 ｆｏ＝ｆｍ−）−Ｎ、ｆｒ・・・・・・・・・・・・（
１）となる。

いま発振周波数ｆｍを△ｆｍシフトすれば、■Ｃ０５の
周波数ｆｏも△ｆｍシフトする。

従って従来は発振器７の周波数を切換えることによりデ
ルタチューニングを行なっていた。

ここで従来回路について第２図に示した具体的な回路図
に従い更に詳細に説明する。

水晶振動子Ｘ１とトランジスタＴｒ□でコルピッツ発振
回路が形成されている。

抵抗Ｒ１，Ｒ２，Ｒ３゜Ｒ４はトランジスタＴｒ１のバ
イアス抵抗である。

Ｃ７はバイパスコンデンサ、Ｃ４，Ｃ５，Ｃ６は発振回
路を形成するコンデンサで、Ｃ６は周波数微調整用トリ
マである。

水晶振動子Ｘ１はコンデンサＣ１を通してアースされて
いる。

このコンデンサＣ１に並列に、コンデンサＣ２とトラン
ジスタＴｒ２との直列回路及びコンデンサＣ３とトラン
ジスタＴｒ３との直列回路が夫々接続されている。

トランジスタＴｒ２゜Ｔｒａのベースには夫々バイパス
コンデンサＣ８，ｑが接地されていて、又ベース抵抗Ｒ
５，Ｒ６がデルタチューニングスイッチＳＷの「０」端
子、「−」端子に夫々接続されている。

ＳＷの共通端子ＣＯＭは受信時電源（十Ｂ）に接続され
る。

今、デルタチューニングスイッチＳＷが「＋」ポジショ
ンのとき、Ｔｒ２．Ｔｒ３ともバイアスがかからず、両
方共ＯＦＦ状態である。

従って水晶振動子Ｘ１はＴｒｌのベースからコンデンサ
Ｃ１を通じて接地されたことになり、この時の負荷容量
で発振周波数が決定される。

スイッチＳＷを「０」端子にするとベース抵抗Ｒ５を通
じてトランジスタＴｒ２のベースにバイアスが加わる為
、Ｔｒ２がＯＮ状態になり、水晶振動子Ｘ１はコンデン
サＣ□、Ｃ２によって接地されたことにより、負荷容量
が大きくなり発振周波数が下がる。

同様にスイッチＳＷを「−」端子にするとトランジスタ
Ｔｒ３がＯＮ状態となり、Ｃ１にＣ３が並列に接続され
ることになる。

Ｃ３〉Ｃ２とすれば、 Ｃ３＋Ｃ□＞Ｃ２＋Ｃ，＞Ｃ１・・・・・・・・・（２
）となり、「−」時が一番負荷容量が大きくなり、「十
」時が一番小さくなる。

従ってコンデンサＣ１，Ｃ２゜Ｃ３を適当な値にしてス
イッチＳＷの位置を「十」又は「−」にしたとき、「０
」位置に比べ発振周波数ｆｍが士△ｆｍずれるようにす
ればよい。

この発振周波数を第１図の周波数変換器６に注入すれば
ｖＣＯ５の周波数を士△ｆｍシフトすることができる。

この時、発振器７と周波数変換器６との間に周波数逓倍
器を挿入することもある。

以上の如く、従来は水晶発振器の水晶の負荷容量を切換
えることにより発振周波数をシフトさせるようにしてい
る為、水晶振動子やコンデンサのバラツキ等で発振周波
数のシフトの幅がばらついたり、発振条件が悪くなる等
の欠点があった、又第１図のヘテロダイン方式以外のダ
イレクト方式、プリスケーラ方式のＰＬＬでは、発振器
７を用いないので、デルタチューニングが非常に困難で
あり、又デルタチューニングをするにしてもその場合に
は基準周波数ｆｒをシフトしなければならないから、チ
ャンネルによって発振周波数のシフトの幅に差が生じる
等の欠点があった。

本考案は斯る点に鑑み、水晶発振器の周波数をシフトす
るのではなく、ＰＬＬループの可変分周器のＮを可変し
てテ゛ルタチューニングを行なうことにより、上記の欠
点を解消したものである。

今、対象とする通信帯域のチャンネルスペース△ｆとデ
ルタチューニングする周波数偏差分△ｆＤとの間に置か
れている関係を下記の式になる様に設定すると、 △ｆ＝に、△ｆＤ・・・・・・・・・（３）となる。

（但しＫは正の整数） 例えば市民バンドＣＢ ）ランシーバーの２７ＭＨｚ帯
では、各チャンネルの周波数間隔、俗に謂うチャンネル
スペースは１０ＫＨｚを基本間隔としている。

ところでデルタチューニング回路の周波数偏差分△ｆＤ
は１．０〜１．３ＫＨｚに設計されている。

いまこの△ｆＤを１．２５ＫＨｚに選定すると、（３）
式％式％） 従って、（１）式において基準周波数ｆｒを△ｆ／にと
おき、ＮをＫｎ＋ １ 、Ｋｎ、 Ｋｎ−１（但しｎ＝
１．２・−ｎ−１，ｎ） とすればよい。

即ち、△ｆ− ＋側にずらす場合は、ｆｏ＝ｆｍ十（Ｋ、ｎ＋１ ）Ｔ
−ｆｍ＋△ｆ、ｎ＋千・・・・・・・（５）どちらにも
ずらさない場合は、ｆｏ＝ｆｍ＋に、ｎＸ乎＝ｆｍ＋△
ｆ、ｎ・・・・・・・・・（６）−側にずらす場合は、
ｆｏ ＝ ｆｒｎ ＋（Ｋ 、ｎ １ ）’ｊ；’
＝△ｆ ｆｍ ＋ △ｆ、ｎ−ｒ ’ ”’ ・・’（７）とな
る。

ココで△ｆ＝１０ ＫＨｚ、 Ｋ＝ ８ （７）とき式
（５）。（６）、 （７）は、 ｆｏ＝ｆｍ＋１０Ｘｎ ＣＫＨｚ） ＋１．２５ ［Ｋ
Ｈｚ、ｌ−・−（５）’ｆｏ＝ｆｍ＋１０Ｘｎ （ＫＨ
ｚ） ・・−・・−−（６Ｙｆｏ＝ｆｍ＋１０Ｘｎ （
ＫＨｚｌ −１，２５（ＫＨｚ） ・＝（７Ｙとなる。

上記（５）’、 （６）’、 （７）’の式を満たす回
路として考えられたのが本考案の回路で、以下本考案の
実施例を第３図に従い説明する。

尚第３図に於いて、第１図と同一個所については第１図
と同一の図番を用いることにする。

第３図に於いて、９はチャンネルセレクタ（チャンネル
切換スイッチ）である。

破線内は本考案の要部を示し、１０はチャンネルセレク
タ９によって制御されチャンネルに対応した分周比（Ｎ
＝Ｋ。

ｎ）を発生する第１コード変換器ＲＯＭ、１１はデルタ
チューニングスイッチＳＷ′によって制御され、第１コ
ード変換器１０の設定する分周比に対己十１．０、−１
の演算を施こす第２コード変換器で、チャンネルセレク
タ９、第１第２コード変榛器１０．１１及びデルタチュ
ーニングスイッチＳＷ′にて可変分周器８′の分局比を
切換えている。

即ち今チャンネルセレクタ９によって所定のチャンネル
が選択されたとき、第１コード変換器１０からは、分周
比Ｎ＝に、ｎに対応するバイナリ−コードが出力され、
その出力が第２コード変換器１１に印加される。

該第２コード変換器ではデルタチューニングスイッチＳ
Ｗ′の切換えによって演算がなされる。

即ちデルタチューニングスイッチＳＷ′を「十」位置に
設定したときには、第１コード変換器１０の設定する分
周比に対し＋１の演算をなし、可変分周器８′での分周
比をＮ＋１ ＝に、ｎ＋１にする信号を第２コード変換
器１１から発生する。

又デルタチューニングスイッチＳＷ′を「０」位置に設
定したときには、第１コード変換器１０の設定する分周
比Ｎ＝に、ｎがそのまま可変分周器８′での分周比とな
るようにする信号を第２コード変換器１１から発生する
。

そして、デルタチューニングスイッチＳＷ′を「−」位
置に設定したときには、第１コード変換器１０の設定す
る分周比に対し−１の演算をなし、可変分周器８′での
分周比をＮ１＝に、ｎ−１にする信号を第２コード変換
器１１から発生する。

斯様にデルタチューニングスイッチＳＷ′を切換えるこ
とにより、可変分周器８′の分周比をに、ｎ＋１、Ｋ、
ｎ、に、ｎ−１と切換えるごとが出来る。

そして又第３図の回路では発振器７′の発振周波数ｆｍ
はシフトしないようにしている。

従って式（５）、 （６）、 （７）から明らかな様に
、チャンネルセレクタ９の切換えによるｎのワンステッ
プの変化毎に、ＶＣＯ５の出力周波数はチャンネルスペ
ース△ｆづつ正確にステップしていく。

又このとき各チャンネルでテ゛ルタチューニングスイッ
チＳＷ′を切換えることにより、ＶＣＯ５の出力周波数
を±Δｆ／にずらしてデルタチューニングを行なうこと
が出来る。

尚、ＰＬＬシンセサイザの構成として本実施例では系内
ミキシングダウン方式（ヘテロダイン方式）で示したが
、本考案はＰＬＬ方式そのものは熱論要件ではなく、ミ
キサーを用いないダイレクト方式或いは併用するプリス
ケーラ方式、逓倍方式等でもよく、ＰＬＬシンセサイザ
自体の構成は全く任意の問題である。

以上の様に本考案に係る受信機の局部発振周波数微調整
回路は、水晶発振器の水晶の負荷容量を切換えて発振周
波数をシフトするのではなく、ＰＬＬループの可変分周
器の分周比を可変して局部発振周波数を微調整（デルタ
チューニング）する様にしているので、部品のバラツキ
により発振周波数のシフトの幅がばらついたり、発振条
件が悪くなったりする虞れがなく極めて信頼性が良い。

又本考案は、ヘテロダイン方式のみならず、ダイレクト
′方式、プリスケーラ方式等のＰＬＬシンセサイザ回路
に用いた場合でも全てのチャンネルで発振周波数を正確
に所定幅シフトすることが出来る。

【図面の簡単な説明】

第１図はＰＬＬシンセサイザ回路のブロック図、□第２
図は従来の受信機の局部発振周波数微調整回路を示す回
路結線図、第３図は本考案に係る受信機の局部発振周波
数微調整回路を備えたＰＬＬシンセサイザ回路のブロッ
ク図である。 ３・・・位相比較器、５・・・電圧制御発振器、８′・
・・可変分周器、９・・・チャンネルセレクタ、１０・
・・第１コード変換器、１１・・・第２コード変換器、
ＳＷ′・・・デルタチューニングスイッチ。

Claims (1)

【実用新案登録請求の範囲】
1. 各チャンネルが基本的に一定の周波数間隔を置いて配置
   された帯域で使用され、局部発振段に少なくとも位相比
   較器、電圧制御発振器、可変分周器を含むＰＬＬシンセ
   サイザー回路を用いた受信機に於いて、チャンネルセク
   タと、該チャンネルセクタによって制御され各チャンネ
   ルに対応した分周比を発生する第１コード変換器と、デ
   ルタチューニングスイッチと、該デルタチューニングス
   イッチによって制御され前記第１コード変換器の設定す
   る分周比に対し＋１．０、−１の演算を施こす第２コー
   ド変換器とを設け、前記チャンネルセレクタ、第１第２
   コード変換器、及びデルタチューニングスイッチにて、
   前記可変分周器の分周比を各チャンネル毎に、中心分周
   比と、該中心分周比に対し＋ｌずれた分周比と、前記中
   心分周比に対し−１ずれた分周比とに切換えるようにし
   たことを特徴とする受信機の局部発振周波数微調整回路
   。