JPH01309516A - 周波数シンセサイザ - Google Patents
周波数シンセサイザInfo
- Publication number
- JPH01309516A JPH01309516A JP63140777A JP14077788A JPH01309516A JP H01309516 A JPH01309516 A JP H01309516A JP 63140777 A JP63140777 A JP 63140777A JP 14077788 A JP14077788 A JP 14077788A JP H01309516 A JPH01309516 A JP H01309516A
- Authority
- JP
- Japan
- Prior art keywords
- frequency
- output signal
- phase
- voltage controlled
- controlled oscillator
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
- 230000010355 oscillation Effects 0.000 claims description 11
- 230000002194 synthesizing effect Effects 0.000 claims 1
- 238000010586 diagram Methods 0.000 description 4
- 230000000694 effects Effects 0.000 description 1
- 230000001360 synchronised effect Effects 0.000 description 1
Landscapes
- Stabilization Of Oscillater, Synchronisation, Frequency Synthesizers (AREA)
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
「産業上の利用分野」
この発明は、少ない可変周波数発振器と位相同期ループ
で、高分解能で低雑音の周波数シンセサイザを実現しよ
うとするものである。
で、高分解能で低雑音の周波数シンセサイザを実現しよ
うとするものである。
「従来技術の説明」
第２図に従来の周波数シンセサイザの回路図を示す。
入力端子１１．１２からそれぞれ周波数ｆｒｌ、ｆｒ２
の信号が入力される。位相／周波数比較器１５の一方の
入力側には、入力端子１１を通じて入力した周波数ｆ
ｒｌの信号が供給される。位相／周波数比較器１５の他
方の入力側には、電圧制御発振器１４の出力信号が可変
分周器１６を通して供給される。位相／周波数比較器１
５は２つの入力信号を比較し、その比較結果に対応した
電圧を電圧側？Ｉｎ発振器１４に供給する。電圧制御発
振器１４、可変分周器１６、位相／周波数比較器１５に
より位相同期ループ１７が構成されている。可変分周器
１６の分周率をＮ、とおくと、電圧制御発振器１４から
周波数Ｎ１ ・ｆ ｒｌの信号が出力される。
の信号が入力される。位相／周波数比較器１５の一方の
入力側には、入力端子１１を通じて入力した周波数ｆ
ｒｌの信号が供給される。位相／周波数比較器１５の他
方の入力側には、電圧制御発振器１４の出力信号が可変
分周器１６を通して供給される。位相／周波数比較器１
５は２つの入力信号を比較し、その比較結果に対応した
電圧を電圧側？Ｉｎ発振器１４に供給する。電圧制御発
振器１４、可変分周器１６、位相／周波数比較器１５に
より位相同期ループ１７が構成されている。可変分周器
１６の分周率をＮ、とおくと、電圧制御発振器１４から
周波数Ｎ１ ・ｆ ｒｌの信号が出力される。
この信号がミキサ１９の一方の入力側に供給される。ミ
キサ１９の他方の入力側には、別の電圧制御発振器１８
の出力信号が供給され、ミキサ１９から２つの入力信号
の差の周波数を有する信号が出力される。位相／周波数
比較器２１の一方の入力端には入力端子１２を通じて入
力した周波数ｆ、□の信号が供給され、他方の入力側に
はミキサ１９の出力信号が可変分周器２０を通じて供給
される。
キサ１９の他方の入力側には、別の電圧制御発振器１８
の出力信号が供給され、ミキサ１９から２つの入力信号
の差の周波数を有する信号が出力される。位相／周波数
比較器２１の一方の入力端には入力端子１２を通じて入
力した周波数ｆ、□の信号が供給され、他方の入力側に
はミキサ１９の出力信号が可変分周器２０を通じて供給
される。
位相／周波数比較器２１は２つの入力信号を比較し、そ
の比較結果に対応した電圧を低域通過ろ波器２２を通じ
て電圧制御発振器１８に供給する。
の比較結果に対応した電圧を低域通過ろ波器２２を通じ
て電圧制御発振器１８に供給する。
電圧制御発振器１８、ミキサ１９、可変分周器２０、位
相／周波数比較器２１、低域通過ろ波器２２により位相
同期ループ２３が構成されている。可変分周器２０の分
周率をＮ２とおくと、電圧制御発振器１８から周波数Ｎ
ｌ −ｆ、＋＋Ｎｚ ・ｆｒ２の信号が出力される
。この信号が出力端子１３から出力される。
相／周波数比較器２１、低域通過ろ波器２２により位相
同期ループ２３が構成されている。可変分周器２０の分
周率をＮ２とおくと、電圧制御発振器１８から周波数Ｎ
ｌ −ｆ、＋＋Ｎｚ ・ｆｒ２の信号が出力される
。この信号が出力端子１３から出力される。
出力端子１３から出力される信号の周波数Ｎ１” ｒｌ
＋Ｎ２ ’ ｆ ｒ２は、可変分周器１６及び２０
の分周率を変化させることにより調整している。
＋Ｎ２ ’ ｆ ｒ２は、可変分周器１６及び２０
の分周率を変化させることにより調整している。
ところが現在市販されている狭帯域の低域通過ろ波器を
用いても、２つの位相同期ループ１７．２３のめで多桁
の分解能で高速、高純度に発振周波数を調整することは
できない。このことを実現しようとすると、更に電圧制
御発振器と可変分周器と位相／周波数比較器とから成る
位相同期ループを付は加えなければならず、高価になる
という問題がある。
用いても、２つの位相同期ループ１７．２３のめで多桁
の分解能で高速、高純度に発振周波数を調整することは
できない。このことを実現しようとすると、更に電圧制
御発振器と可変分周器と位相／周波数比較器とから成る
位相同期ループを付は加えなければならず、高価になる
という問題がある。
「問題点を解決するための手段」
この発明による周波数シンセサイザは、Ａ、第１電圧制
御発振器と、 Ｂ、可変周波数発振器と、 Ｃ１該可変周波数発振器の出力信号が供給され、位相が
互いに９０度ずれた信号を出力する９０度シフタと、 Ｄ、上記第１電圧制御発振器の出力信号と上記９０度シ
フタの一方の出力信号とを周波数合成する第１ミキサと
、 Ｅ、上記第１電圧制御発振器の出力信号と上記９０度シ
フタの他方の出力信号とを周波数合成する第２ミキサと
、 Ｆ、上記第１ミキサ及び第２ミキサの出力信号が供給さ
れて、上記第１電圧制御発振器の発振周波数と上記９０
度シフタの発振周波数の差の周波数の信号及び和の周波
数の信号を合成する９０度ハイブリッドと、 Ｇ、該９０度ハイブリッドの１つの出力信号を分周する
第１可変分周器と、 Ｈ，該第１可変分周器の出力信号と基準信号とを比較す
る第１位相／周波数比較器と、 Ｉ、上記９０度ハイブリッドの一方の出力側に接続され
た遅延回路と、 Ｊ、該遅延回路を通過した９０度ハイブリッドの一方の
出力信号と、他方の出力信号とを周波数合成する第３ミ
キサと、 Ｋ、上記周波数発振器の出力信号又は上記第３ミキサの
出力信号を逓倍又は分周することにより他方の出力信号
と同一の周波数に変換する第１周波数変換器と、 Ｌ、該第１周波数変換器で周波数変換された上記周波数
発振器の出力信号又は上記第３ミキサの出力信号と、他
方の出力信号とを比較する第２位相／周波数比較器と、 Ｍ、上記第１位相／周波数比較器の出力電圧と上記第２
位相／周波数比較器の出力電圧とを加算して、上記第１
電圧制御発振器に供給する加算器と、 により構成される。
御発振器と、 Ｂ、可変周波数発振器と、 Ｃ１該可変周波数発振器の出力信号が供給され、位相が
互いに９０度ずれた信号を出力する９０度シフタと、 Ｄ、上記第１電圧制御発振器の出力信号と上記９０度シ
フタの一方の出力信号とを周波数合成する第１ミキサと
、 Ｅ、上記第１電圧制御発振器の出力信号と上記９０度シ
フタの他方の出力信号とを周波数合成する第２ミキサと
、 Ｆ、上記第１ミキサ及び第２ミキサの出力信号が供給さ
れて、上記第１電圧制御発振器の発振周波数と上記９０
度シフタの発振周波数の差の周波数の信号及び和の周波
数の信号を合成する９０度ハイブリッドと、 Ｇ、該９０度ハイブリッドの１つの出力信号を分周する
第１可変分周器と、 Ｈ，該第１可変分周器の出力信号と基準信号とを比較す
る第１位相／周波数比較器と、 Ｉ、上記９０度ハイブリッドの一方の出力側に接続され
た遅延回路と、 Ｊ、該遅延回路を通過した９０度ハイブリッドの一方の
出力信号と、他方の出力信号とを周波数合成する第３ミ
キサと、 Ｋ、上記周波数発振器の出力信号又は上記第３ミキサの
出力信号を逓倍又は分周することにより他方の出力信号
と同一の周波数に変換する第１周波数変換器と、 Ｌ、該第１周波数変換器で周波数変換された上記周波数
発振器の出力信号又は上記第３ミキサの出力信号と、他
方の出力信号とを比較する第２位相／周波数比較器と、 Ｍ、上記第１位相／周波数比較器の出力電圧と上記第２
位相／周波数比較器の出力電圧とを加算して、上記第１
電圧制御発振器に供給する加算器と、 により構成される。
第１電圧制御発振器の発振周波数をｆ。、９０度シフタ
の発振周波数をｆ、とおく。周波数ｆ。
の発振周波数をｆ、とおく。周波数ｆ。
は周波数ｆ。と比較して小さい。この時、９０度ハイブ
リッドの２つの出力端子からそれぞれ差の周波数ｆ。−
ｆ、の信号と、和の周波数ｆ。１−ｆｌの信号が出力さ
れる。
リッドの２つの出力端子からそれぞれ差の周波数ｆ。−
ｆ、の信号と、和の周波数ｆ。１−ｆｌの信号が出力さ
れる。
そして例えば差の周波数ｆ。−ｆｌの出力信号は第１可
変分周器を通じて第１位相／周波数比較器の一方の入力
側に供給される。この第１位相／周波数比較器の他方の
入力側には、例えば信号源から一定の周波数ｆｒの基準
信号が供給される。
変分周器を通じて第１位相／周波数比較器の一方の入力
側に供給される。この第１位相／周波数比較器の他方の
入力側には、例えば信号源から一定の周波数ｆｒの基準
信号が供給される。
第１位相／周波数比較器はこれらの２つの入力信号を比
較し、比較結果に対応した電圧を加算器の一方の入力側
を通じて第１電圧制御発振器に供給する。第１電圧制御
発振器、第１ミキサ、９０度ハイブリッド、第１可変分
周器、第１位相／周波数比較器により第１位相同期ルー
プが構成される。
較し、比較結果に対応した電圧を加算器の一方の入力側
を通じて第１電圧制御発振器に供給する。第１電圧制御
発振器、第１ミキサ、９０度ハイブリッド、第１可変分
周器、第１位相／周波数比較器により第１位相同期ルー
プが構成される。
ここで、第１可変分周器の分周率をＮＩとおくと、第１
電圧制御発振器から周波数ｆ。−ｆ、 十Ｎ。
電圧制御発振器から周波数ｆ。−ｆ、 十Ｎ。
・ｆ、の信号が出力される。
第３ミキサには９０度ハイブリッドの２つの出力信号が
供給され、差の周波数２ｆ、の信号が合成される。この
信号は第１周波数変換器を通じて、又は直接第２位相／
周波数比較器の一方の入力端に供給される。第２位相／
周波数比較器の他方の入力側には可変周波数発振器の出
力信号が直接、又は第１周波数変換器を通じて供給され
る。この第２位相／周波数比較器からの比較結果を示す
電圧は、加算器の他方の入力側を通じて第１電圧制御発
振器に供給される。第１電圧制御発振器、第１ミキサ及
び第２ミキサ、９０度ハイブリッド、第３ミキサ、第２
位相／周波数比較器により第２位相同期ループが構成さ
れる。
供給され、差の周波数２ｆ、の信号が合成される。この
信号は第１周波数変換器を通じて、又は直接第２位相／
周波数比較器の一方の入力端に供給される。第２位相／
周波数比較器の他方の入力側には可変周波数発振器の出
力信号が直接、又は第１周波数変換器を通じて供給され
る。この第２位相／周波数比較器からの比較結果を示す
電圧は、加算器の他方の入力側を通じて第１電圧制御発
振器に供給される。第１電圧制御発振器、第１ミキサ及
び第２ミキサ、９０度ハイブリッド、第３ミキサ、第２
位相／周波数比較器により第２位相同期ループが構成さ
れる。
このように第１電圧制御発振器の出力信号を２つの位相
同期ループで制御しているので、この第１電圧制御発振
器から低雑音の信号が出力される。
同期ループで制御しているので、この第１電圧制御発振
器から低雑音の信号が出力される。
また可変周波数発振器を、例えば第２電圧制御発振器と
第２可変分周器と第３位相／周波数比較器とから成る第
３位相同期ループと、この第３位相同期ループの出力信
号を分周して上記９０度シフタに供給する分周器とによ
り構成する。このようにすると第３位相同期ループから
出力される信号に含まれる雑音成分は、分周器で低減さ
れる。
第２可変分周器と第３位相／周波数比較器とから成る第
３位相同期ループと、この第３位相同期ループの出力信
号を分周して上記９０度シフタに供給する分周器とによ
り構成する。このようにすると第３位相同期ループから
出力される信号に含まれる雑音成分は、分周器で低減さ
れる。
そして第１電圧制御発振器から出力される信号の周波数
は第１可変分周器と第２可変分周器で調整できるので、
従来と比較して安価で高分解能の周波数シンセサイザが
得られる。
は第１可変分周器と第２可変分周器で調整できるので、
従来と比較して安価で高分解能の周波数シンセサイザが
得られる。
また第３位相同期ループの出力信号を分周する分周器の
代わりにミキサを用いてもよい。そしてこのミキサで第
３位相同期ループの出力信号を、上記可変周波数発振器
の出力側に接続された回路が動作可能な周波数帯域に周
波数変換する。このように構成しても高分解能の周波数
シンセサイザが得られる。
代わりにミキサを用いてもよい。そしてこのミキサで第
３位相同期ループの出力信号を、上記可変周波数発振器
の出力側に接続された回路が動作可能な周波数帯域に周
波数変換する。このように構成しても高分解能の周波数
シンセサイザが得られる。
「実施例」
第１図にこの発明の一実施例である周波数シンセサイザ
の回路図を示す。
の回路図を示す。
ＳＳＢミキサ２８は９０度シフタ２７、第１ミキサ２９
、第２ミキサ３０．９０度ハイブリッド４７により構成
されている。第１電圧制御発振器２４の出力信号は第１
ミキサ２９及び第２ミキサ３０の一方の入力側に供給さ
れる。また可変周波数発振器２６の出力信号は、９０度
シフタ２７に供給される。９０度シフタ２７は例えばデ
ジタル型のフリップフロップ回路により構成されており
、可変周波数発振器２６の出力信号を１／４の周波数の
信号に変換する。そしてこの９０度シフタ２７から第１
ミキサ２９及び第２ミキサ３０の他方の入力側に、互い
に位相が９０度ずれた信号が供給される。第１ミキサ２
９及び第２ミキサ３０の出力信号は９０度ハイブリッド
４７に供給される。
、第２ミキサ３０．９０度ハイブリッド４７により構成
されている。第１電圧制御発振器２４の出力信号は第１
ミキサ２９及び第２ミキサ３０の一方の入力側に供給さ
れる。また可変周波数発振器２６の出力信号は、９０度
シフタ２７に供給される。９０度シフタ２７は例えばデ
ジタル型のフリップフロップ回路により構成されており
、可変周波数発振器２６の出力信号を１／４の周波数の
信号に変換する。そしてこの９０度シフタ２７から第１
ミキサ２９及び第２ミキサ３０の他方の入力側に、互い
に位相が９０度ずれた信号が供給される。第１ミキサ２
９及び第２ミキサ３０の出力信号は９０度ハイブリッド
４７に供給される。
今、第１電圧制御発振器２４、可変周波数発振器２６か
ら出力される信号の周波数をそれぞれｆ。、４ｆ、とお
く。ここでｆｌはｆ。より小さい。この時９０度シフタ
２７から出力される信号の周波数はｆｌ となる。９０
度ハイブリット４７の一方の出力側から差の周波数ｆ。
ら出力される信号の周波数をそれぞれｆ。、４ｆ、とお
く。ここでｆｌはｆ。より小さい。この時９０度シフタ
２７から出力される信号の周波数はｆｌ となる。９０
度ハイブリット４７の一方の出力側から差の周波数ｆ。
−ｆ、の信号が出力された場合、他方の出力側から和の
周波数ｆ。＋ｆ１の信号が出力される。
周波数ｆ。＋ｆ１の信号が出力される。
例えば差の周波数ｆ。−ｆｌの出力信号は、第１可変分
周器３１で分周されて第１位相／周波数比較器３３の一
方の入力側に供給される。第１位相／周波数比較器３３
の他方の入力側には、入力端子３２から周波数ｆｒの基
準信号が供給されている。この第１位相／周波数比較器
３３からの比較結果を示す電圧は、加算器３４の一方の
入力側を通じて第１電圧制御発振器２４に供給される。
周器３１で分周されて第１位相／周波数比較器３３の一
方の入力側に供給される。第１位相／周波数比較器３３
の他方の入力側には、入力端子３２から周波数ｆｒの基
準信号が供給されている。この第１位相／周波数比較器
３３からの比較結果を示す電圧は、加算器３４の一方の
入力側を通じて第１電圧制御発振器２４に供給される。
第１電圧制御発振器２４、第１ミキサ２９．９０度ハイ
ブリッド４７、第１可変分周器３１、第１位相／周波数
比較器３３により第１位相同期ループ３５が構成される
。そして第１可変分周器３１の分周率をＮ１とおくと、
第１電圧制御発振器２４から周波数ｆ。−ｆ、＋Ｎ、
・ｆ、の信号が出力される。この信号が出力端子２５
から出力される。
ブリッド４７、第１可変分周器３１、第１位相／周波数
比較器３３により第１位相同期ループ３５が構成される
。そして第１可変分周器３１の分周率をＮ１とおくと、
第１電圧制御発振器２４から周波数ｆ。−ｆ、＋Ｎ、
・ｆ、の信号が出力される。この信号が出力端子２５
から出力される。
９０度ハイブリッド４７の一方の出力側から出力される
周波数ｆ。−ｆｌの信号は、第３ミキサ３７の一方の入
力側に供給される。また９０度ハイブリッド４７の他方
の出力側から出力される周波数ｆ。＋ｆ、の信号は、遅
延回路３６を通じて第３ミキサ３７の他方の入力側に供
給される。第３ミキサ３７は２つの入力信号の差の周波
数２ｆ。
周波数ｆ。−ｆｌの信号は、第３ミキサ３７の一方の入
力側に供給される。また９０度ハイブリッド４７の他方
の出力側から出力される周波数ｆ。＋ｆ、の信号は、遅
延回路３６を通じて第３ミキサ３７の他方の入力側に供
給される。第３ミキサ３７は２つの入力信号の差の周波
数２ｆ。
の信号を合成し、これを第２位相／周波数比較器３９の
一方の入力側に供給する。第２位相／周波数比較器３９
の他方の入力側には、可変周波数発振器２６の出力信号
が分周率１／２の第１分周器３８を通じて供給される。
一方の入力側に供給する。第２位相／周波数比較器３９
の他方の入力側には、可変周波数発振器２６の出力信号
が分周率１／２の第１分周器３８を通じて供給される。
この第２位相／周波数比較器３９からの比較結果を示す
電圧は、加算器３４の他方の入力側を通じて第１電圧制
御発振器２４に供給される。ここで９０度ハイブリット
４７の他方の出力側に遅延回路３６を接続したのは、第
１電圧制御発振器２４の出力信号に雑音が生じた時、そ
の雑音成分が第３ミキサ３７で打ち消されないで、第１
電圧制御発振器２４に帰還できるようにするためである
。第１電圧制御発振器２４、ＳＳＢミキサ２８、第３ミ
キサ３７、第２位相／周波数比較器３９、加算器３４に
より第２位相同期ループ４０が構成される。
電圧は、加算器３４の他方の入力側を通じて第１電圧制
御発振器２４に供給される。ここで９０度ハイブリット
４７の他方の出力側に遅延回路３６を接続したのは、第
１電圧制御発振器２４の出力信号に雑音が生じた時、そ
の雑音成分が第３ミキサ３７で打ち消されないで、第１
電圧制御発振器２４に帰還できるようにするためである
。第１電圧制御発振器２４、ＳＳＢミキサ２８、第３ミ
キサ３７、第２位相／周波数比較器３９、加算器３４に
より第２位相同期ループ４０が構成される。
以上のように第１電圧制御発振器２４の出力信号を、第
１位相同期ループ３５及び第２位相同期ループ４０で２
重に同期をとっているので、出力端子２５から低雑音の
信号が出力される。
１位相同期ループ３５及び第２位相同期ループ４０で２
重に同期をとっているので、出力端子２５から低雑音の
信号が出力される。
第１分周器３８の変わりに第３ミキサ３７の出力側に逓
倍率が２倍の逓倍器を設け、この逓倍器で逓倍された信
号と可変周波数発振器２６の出力信号とを第２位相周波
数比較器３９で比較するようにしてもよい。
倍率が２倍の逓倍器を設け、この逓倍器で逓倍された信
号と可変周波数発振器２６の出力信号とを第２位相周波
数比較器３９で比較するようにしてもよい。
また可変周波数発振器２６を第１図に示すように構成す
ることにより、分解能を向上させることができる。可変
周波数発振器２６において、第２電圧制御発振器４１の
出力信号は第２可変分周器４２で分周されて第３位相／
周波数比較器４３の一方の入力側に供給される。第３位
相／周波数比較器４３の他方の入力側には、入力端子４
４から周波数ｆｓの基準信号が供給されている。第３位
相／周波数比較器４３からの比較結果を示す電圧は、第
２電圧制御発振器４１に帰還される。第２電圧制御発振
器４１、第２可変分周器４２、第３位相／周波数比較器
４１により第３位相同期ループ４５が構成される。この
第３位相同期ループ４５で周波数合成された信号は、第
２分周器４６で分周されて９０度シフタ２７及び第１分
周器３８に供給される。このように第３位相同期ループ
４５で周波数合成された信号を第２分周器４６で分周し
て出力しているので、第３位相同期ループ４５の可変範
囲を比較的広くしても、可変周波数発振器２６から雑音
の少ない信号が出力される。
ることにより、分解能を向上させることができる。可変
周波数発振器２６において、第２電圧制御発振器４１の
出力信号は第２可変分周器４２で分周されて第３位相／
周波数比較器４３の一方の入力側に供給される。第３位
相／周波数比較器４３の他方の入力側には、入力端子４
４から周波数ｆｓの基準信号が供給されている。第３位
相／周波数比較器４３からの比較結果を示す電圧は、第
２電圧制御発振器４１に帰還される。第２電圧制御発振
器４１、第２可変分周器４２、第３位相／周波数比較器
４１により第３位相同期ループ４５が構成される。この
第３位相同期ループ４５で周波数合成された信号は、第
２分周器４６で分周されて９０度シフタ２７及び第１分
周器３８に供給される。このように第３位相同期ループ
４５で周波数合成された信号を第２分周器４６で分周し
て出力しているので、第３位相同期ループ４５の可変範
囲を比較的広くしても、可変周波数発振器２６から雑音
の少ない信号が出力される。
今、入力端子３２．３３から供給される基準信号の周波
数ｆｒ、ｆｓをそれぞれ１００ＫＨｚ、１０ＫＨｚ、第
１可変分周器３１の分周率の可変範囲をＮ、＝３９８〜
７９７、第２可変分周器４２の分周率の可変範囲をＮ２
＝２０，０００〜３０．０００、第２分周器４６の分周
率を２５０とおく。この時、可変周波数発振器２６の発
振周波数４ｆ＋ は０．８〜１．２Ｍｌ１ｚの間を４０
１１ｚ間隔で変化する。従って９０度シフタ２７で１重
４分周された周波数ｆ、は、０．２〜０．３ＭＨｚの間
を１０Ｈｚ間隔で変化する。また９０度ハイブリッド４
７の一方の出力側から第１可変分周器３１に供給される
信号の周波数Ｎ、−ｆ、は、３９．８〜７９．７Ｍｔｌ
ｚの間を１００ ＫＨｚ間隔で変化する。従って出力端
子２５から出力される信号の周波数ｆ。＝ｆ、−トＮ、
・ｆ、は、４０〜８０ＭＨ２の間を１０Ｈｚ間隔で
変化させることができ、６桁の分解能が得られる。
数ｆｒ、ｆｓをそれぞれ１００ＫＨｚ、１０ＫＨｚ、第
１可変分周器３１の分周率の可変範囲をＮ、＝３９８〜
７９７、第２可変分周器４２の分周率の可変範囲をＮ２
＝２０，０００〜３０．０００、第２分周器４６の分周
率を２５０とおく。この時、可変周波数発振器２６の発
振周波数４ｆ＋ は０．８〜１．２Ｍｌ１ｚの間を４０
１１ｚ間隔で変化する。従って９０度シフタ２７で１重
４分周された周波数ｆ、は、０．２〜０．３ＭＨｚの間
を１０Ｈｚ間隔で変化する。また９０度ハイブリッド４
７の一方の出力側から第１可変分周器３１に供給される
信号の周波数Ｎ、−ｆ、は、３９．８〜７９．７Ｍｔｌ
ｚの間を１００ ＫＨｚ間隔で変化する。従って出力端
子２５から出力される信号の周波数ｆ。＝ｆ、−トＮ、
・ｆ、は、４０〜８０ＭＨ２の間を１０Ｈｚ間隔で
変化させることができ、６桁の分解能が得られる。
また可変周波数発振器２６において、第２分周器４６の
代わりにミキサを用いてもよい。そして第３位相同期ル
ープ４５の出力信号と所定の基準信号とを周波数合成し
て、例えばＳＳＢミキサ２８が動作可能な帯域に周波数
変換する。このように構成することにより、上記と同様
に発振周波数の分解能を向上させることができる。
代わりにミキサを用いてもよい。そして第３位相同期ル
ープ４５の出力信号と所定の基準信号とを周波数合成し
て、例えばＳＳＢミキサ２８が動作可能な帯域に周波数
変換する。このように構成することにより、上記と同様
に発振周波数の分解能を向上させることができる。
「発明の効果」
以上説明したようにこの発明による周波数シンセサイザ
では、第１位相同期ループと第２位相同期ループの２重
のループで第１電圧制御発振器の発振周波数を制御して
いるので、この第１電圧制御発振器から低雑音の信号が
出力される。また可変周波数発振器として第３位相同期
ループとこの第３位相同期ループの出力信号を周波数変
換する第２周波数変換器で構成することにより、この可
変周波数発振器の発振周波数を比較的細かく設定するこ
とができる。従って安価な構成で高分解能の周波数シン
セサイザを実現することができる。
では、第１位相同期ループと第２位相同期ループの２重
のループで第１電圧制御発振器の発振周波数を制御して
いるので、この第１電圧制御発振器から低雑音の信号が
出力される。また可変周波数発振器として第３位相同期
ループとこの第３位相同期ループの出力信号を周波数変
換する第２周波数変換器で構成することにより、この可
変周波数発振器の発振周波数を比較的細かく設定するこ
とができる。従って安価な構成で高分解能の周波数シン
セサイザを実現することができる。
第１図はこの発明の一実施例である周波数シンセサイザ
の回路図、第２図は従来の周波数シンセサイザの回路図
である。 特許出願人 株式会社アトパンテスト 代理人 弁理士 打検 保男
の回路図、第２図は従来の周波数シンセサイザの回路図
である。 特許出願人 株式会社アトパンテスト 代理人 弁理士 打検 保男
Claims (2)
- （１）Ａ、第１電圧制御発振器と、 Ｂ、可変周波数発振器と、 Ｃ、該可変周波数発振器の出力信号が供給され、位相が
互いに９０度ずれた信号を出力する９０度シフタと、 Ｄ、上記第１電圧制御発振器の出力信号と上記９０度シ
フタの一方の出力信号とを周波数合成する第１ミキサと
、 Ｅ、上記第１電圧制御発振器の出力信号と上記９０度シ
フタの他方の出力信号とを周波数合成する第２ミキサと
、 Ｆ、上記第１ミキサ及び第２ミキサの出力信号が供給さ
れて、上記第１電圧制御発振器の発振周波数と上記９０
度シフタの発振周波数の差の周波数の信号及び和の周波
数の信号を合成する９０度ハイブリッドと、 Ｇ、該９０度ハイブリッドの１つの出力信号を分周する
第１可変分周器と、 Ｈ、該第１可変分周器の出力信号と基準信号とを比較す
る第１位相／周波数比較器と、 Ｉ、上記９０度ハイブリッドの一方の出力側に接続され
た遅延回路と、 Ｊ、該遅延回路を通過した９０度ハイブリッドの一方の
出力信号と、他方の出力信号とを周波数合成する第３ミ
キサと、 Ｋ、上記周波数発振器の出力信号又は上記第３ミキサの
出力信号を逓倍又は分周することにより他方の出力信号
と同一の周波数に変換する第１周波数変換器と、 Ｌ、該第１周波数変換器で周波数変換された上記周波数
発振器の出力信号又は上記第３ミキサの出力信号と、他
方の出力信号とを比較する第２位相／周波数比較器と、 Ｍ、上記第１位相／周波数比較器の出力電圧と上記第２
位相／周波数比較器の出力電圧とを加算して、上記第１
電圧制御発振器に供給する加算器と、 を具備して成ることを特徴とする周波数シンセサイザ。 - （２）上記可変周波数発振器は、 Ａ、第２電圧制御発振器と、 Ｂ、該第２電圧制御発振器の出力信号を分周する第２可
変分周器と、 Ｃ、該第２可変分周器の出力信号と基準信号とを比較し
、その比較結果に対応する電圧を上記第２電圧制御発振
器に帰還する第３位相／周波数比較器と、 Ｄ、上記第２電圧制御発振器の出力信号を周波数変換し
て上記９０度シフタ及び第２位相／周波数比較器に供給
する第２周波数変換器と、により構成されて成ることを
特徴とする特許請求の範囲第１項記載の周波数シンセサ
イザ。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP63140777A JP2834740B2 (ja) | 1988-06-08 | 1988-06-08 | 周波数シンセサイザ |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP63140777A JP2834740B2 (ja) | 1988-06-08 | 1988-06-08 | 周波数シンセサイザ |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPH01309516A true JPH01309516A (ja) | 1989-12-13 |
| JP2834740B2 JP2834740B2 (ja) | 1998-12-14 |
Family
ID=15276507
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP63140777A Expired - Fee Related JP2834740B2 (ja) | 1988-06-08 | 1988-06-08 | 周波数シンセサイザ |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP2834740B2 (ja) |
-
1988
- 1988-06-08 JP JP63140777A patent/JP2834740B2/ja not_active Expired - Fee Related
Also Published As
| Publication number | Publication date |
|---|---|
| JP2834740B2 (ja) | 1998-12-14 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JP2526847B2 (ja) | ディジタル方式無線電話機 | |
| US5831481A (en) | Phase lock loop circuit having a broad loop band and small step frequency | |
| JPH0946225A (ja) | マイクロ波・ミリ波帯位相同期発振回路 | |
| JP2001144545A (ja) | 周波数合成装置 | |
| JPS62260429A (ja) | 高周波数シンセサイザ− | |
| US7023948B2 (en) | Frequency converter arrangement | |
| JPS6359116A (ja) | Ｐｌｌ周波数シンセサイザ | |
| US6493410B1 (en) | Wide band high resolution synthesizer | |
| JPH01309516A (ja) | 周波数シンセサイザ | |
| JP2947203B2 (ja) | 周波数シンセサイザ | |
| JPS6238352Y2 (ja) | ||
| Rohde et al. | Digital PLL Synthesizers | |
| JP3248453B2 (ja) | 発振装置 | |
| JPS61135227A (ja) | フエイズロツクドル−プ発振器 | |
| JPS63308413A (ja) | 位相同期ル−プ回路 | |
| JPH08204554A (ja) | ダイレクト・デジタル・シンセサイザ位相同期発振回路 | |
| JP5133893B2 (ja) | 共有発振器を有する信号調整回路 | |
| JPS6165609A (ja) | 周波数変換装置 | |
| JPS6338329A (ja) | マイクロ波シンセサイザ | |
| JPH05284023A (ja) | 周波数シンセサイザ | |
| JPS6384320A (ja) | マイクロ波帯周波数シンセサイザ | |
| JPH09214336A (ja) | 二重比較形シンセサイザ発振器 | |
| JPH0449292B2 (ja) | ||
| JP2006129330A (ja) | 周波数シンセサイザ | |
| JPH0998084A (ja) | 位相同期発振回路 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| LAPS | Cancellation because of no payment of annual fees |